背景技术
肖特基二极管(Schottky Barrier Diode)是一种低功耗、大电流、超高速半导体器件。其反相恢复时间短(可以小到几纳秒),正向导通电压低(0.4伏特),整流电流大(可高达几千安培),因此广泛应用于开关电源、变频器、驱动器等。
现有的肖特基二极管结构是以金属层为正极,以N型半导体衬底为负极,利用两者接触面上形成的势垒具有整流特性而成,关于肖特基二极管结构的更多信息可以参考公开号为CN101667600A的中国专利。现有的肖特基二极管的制作方法请结合图1~图4所示。
首先,请参考图1,提供半导体衬底(未示出),所述半导体衬底表面形成有n型外延层10,以及位于所述n型外延层内的隔离结构11;
然后,请参考图2,在所述n型外延层10表面形成介质层12;
接着,请参考图3,进行刻蚀工艺,在所述n型外延层10上方形成沟槽16,所述沟槽16暴露所述n型外延层10;
然后,请参考图4,在所述沟槽16的侧壁和底部形成阻挡层14,所述阻挡层14包括钛层和氮化钛层,所述钛层位于所述沟槽的侧壁和底部,所述氮化钛层位于所述钛层上方。形成所述阻挡层14后,还需要对所述阻挡层14进行退火,退火的目的是使得所述钛层与下方的半导体衬底形成钛硅化合物,以减小后续填充的金属层与半导体衬底之间的接触电阻。然后,继续参考图4,在所述沟槽内填充金属层15,所述金属层15的材质为钨。
在实际中发现,现有技术形成的肖特基二极管存在穿刺(spike)的问题。
发明内容
本发明实施例解决的问题是提供一种肖特基二极管的制作方法,提高了工艺的稳定性,并提高器件的性能。
为解决上述问题,本发明实施例提供一种肖特基二极管的制作方法,包括:
提供半导体衬底,所述半导体衬底表面形成有n型外延层,以及位于所述n型外延层内的隔离结构;
在所述n型外延层表面和隔离结构表面形成层间介质层;
沿所述层间介质层的厚度方向进行第一刻蚀工艺,去除部分厚度的层间介质层;
进行第二刻蚀工艺,将第一刻蚀工艺后所剩余的层间介质层完全去除,形成暴露所述n型外延层的沟槽;
在所述沟槽的侧壁和底部形成阻挡层;
形成填充满所述沟槽的金属层。
可选地,所述n型外延层的厚度是4.5~5.5微米,所述隔离结构的厚度为0.7-1.5微米,宽度为0.3-0.5微米。
可选地,所述第一刻蚀工艺后,剩余的层间介质层的厚度为300~1300埃。
可选地,所述第二刻蚀工艺有过刻蚀量,所形成的沟槽的底部位于n型外延层和隔离结构内。
可选地,所述隔离结构的形成方法,包括:形成位于所述n型外延层内的开口;形成覆盖所述开口的侧壁和底部的氧化层;形成填充满所述开口的多晶硅层。
可选地,所述层间介质层的材料是二氧化硅。
可选地,所述第二刻蚀工艺对n型外延层和隔离结构的刻蚀选择比为0.8∶1~1.2∶1。
可选地,所述第二刻蚀工艺对n型外延层和隔离结构的刻蚀选择比为1∶1。
可选地,所述第一刻蚀工艺为等离子刻蚀工艺或湿法刻蚀工艺,所述等离子刻蚀工艺采用氧离子的等离子体进行,所述湿法刻蚀工艺采用含氢氟酸的溶液进行。
可选地,所述金属层的材质为钨、铝、银、金、铜中的一种或多种。
可选地,所述阻挡层为钛层/氮化钛层,所述钛层形成于所述沟槽的侧壁和底部,所述氮化钛层形成于所述钛层上,或所述阻挡层为钽层/氮化钽,所述钽层形成于所述沟槽的侧壁和底部,所述氮化钽层形成于所述钽层上。
与现有技术相比,本发明具有以下优点:
综上,本发明实施例通过两次刻蚀工艺,在所述层间介质层内形成沟槽,第一刻蚀工艺去除大部分厚度的层间介质层,第二刻蚀工艺去除剩余厚度的层间介质层,形成暴露所述n型外延层的沟槽,通过控制第二刻蚀工艺的刻蚀选择比,形成底部平整的沟槽,避免了穿刺,提高了工艺的稳定性;
此外,为了使沟槽底部的层间介质层可以被全部去除,在本发明的实施例中,所述第二刻蚀工艺有过刻蚀量,所形成的沟槽的底部位于n型外延层和隔离结构内,通过控制第二刻蚀工艺中对二氧化硅和多晶硅的刻蚀选择比,使得第二刻蚀工艺对n型外延层和隔离结构的刻蚀选择比为1∶1,形成底部位于n型外延层和隔离结构内,且底部平整的沟槽,进一步提高了工艺的稳定性,从而提高了所形成的器件的性能。
具体实施方式
由背景技术可知,现有技术形成的肖特基二极管存在穿刺(spike)的问题。发明人针对上述问题进行研究,发现在进行刻蚀工艺去除所述层间介质层,形成暴露n型外延层的工艺中,会在隔离结构与n型外延层的界面处形成如图3所示的缺陷20,因为后续所形成的阻挡层无法填充满所述缺陷20,所以会在产生图4所示的穿刺的问题。
经过进一步研究,发明人提出一种肖特基二极管的制作方法。图5是本发明一个实施例所提供的肖特基二极管的制作方法的流程示意图,包括:
步骤S101,提供半导体衬底,所述半导体衬底表面形成有n型外延层,以及位于所述n型外延层内的隔离结构;
步骤S102,在所述n型外延层表面和隔离结构表面形成层间介质层;
步骤S103,沿所述层间介质层的厚度方向进行第一刻蚀工艺,去除部分厚度的层间介质层;
步骤S104,进行第二刻蚀工艺,将第一刻蚀工艺后所剩余的层间介质层完全去除,形成暴露所述n型外延层的沟槽;
步骤S105,在所述沟槽的侧壁和底部形成阻挡层;
步骤S106,形成填充满所述沟槽的金属层。
为了进一步地阐述本发明的精神和实质,在下文中结合附图和实施例对本发明进行进一步的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是实例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
首先,参考图5和图6,执行步骤S101,提供半导体衬底(未示出),所述半导体衬底表面形成有n型外延层110,以及位于所述n型外延层110内的隔离结构120。
在本实施例中,所述半导体衬底(未示出)可以硅衬底或者硅锗衬底,或者本领域技术人员所知道的其他半导体衬底。
在本实施例中,所述n型外延层110为掺有n型离子的硅层,所述n型外延层110的形成工艺为离子注入工艺,在本发明的其他实施例中,也可以采用原位掺杂的工艺形成n型外延层110。所述n型外延层110用于在后续工艺中构成肖特基二极管的n极。
本实施例中,所述n型外延层110的厚度为4.5-5.5微米,所述隔离结构120的厚度为0.7-1.5微米,宽度为0.3-0.5微米。
本实施例中,所述隔离结构120的形成方法包括:形成位于所述n型外延层内的开口;形成覆盖所述开口的侧壁和底部的氧化层;形成填充满所述开口的多晶硅层。具体在本实施例中,所述氧化层的材料为二氧化硅。如果没有隔离结构120,击穿时,最大电场位于肖特基二极管正负极接触面上,所述隔离结构120的作用改变击穿二极管时产生的电场的分布,在击穿时,最大电场偏离肖特基二极管正负极接触面,位于n型外延层110内,从而可以减小漏电流。此外,多晶硅的填充性能也比较好。
参考图5和图7,执行步骤S102,在所述n型外延层110表面和隔离结构120表面形成层间介质层130。
在本实施例中,所述层间介质层130的材料是二氧化硅。层间介质层130的形成工艺采用现有的沉积工艺。在本实施例中,所述层间介质层130的厚度为1000-3000埃。
参考图5和图8,执行步骤S103,沿所述层间介质层130的厚度方向进行第一刻蚀工艺,去除部分厚度的层间介质层130。
在本实施例中,层间介质层130被去除的部分的宽度小于n型外延层110的宽度,与层间介质层130被去除的部分对应的区域在后续工艺中形成肖特基二极管,而其他区域可以形成其他器件。在本实施例中,所述第一刻蚀工艺为等离子刻蚀工艺或湿法刻蚀工艺,所述等离子刻蚀工艺采用氧离子的等离子体进行,所述湿法刻蚀工艺采用含氢氟酸的溶液进行。
在第一刻蚀工艺之后,如果所剩余的层间介质层130的厚度过大,会增加第二刻蚀工艺的耗时,从而降低工艺效率,如果所剩余的层间介质层130的厚度过小,第一刻蚀工艺可能会对n型外延层110和隔离结构120造成损伤,不利于在后续第二刻蚀工艺中形成底部平整的沟槽。发明人经过大量的实验研究发现,所述第一刻蚀工艺后,剩余的层间介质层130的厚度为300~1300埃可以相对兼顾工艺效率和沟槽的平整度。在本实施例中,层间介质层130的厚度越大,第一刻蚀工艺后,剩余的层间介质层130的厚度也越大。
参考图5和图9,执行步骤S104,进行第二刻蚀工艺,将第一刻蚀工艺后所剩余的层间介质层130完全去除,形成暴露所述n型外延层110的沟槽140。
在本实施例中,为了确保所形成的沟槽140的底部的层间介质层130被完全去除,所述第二刻蚀工艺有过刻蚀量,即后续形成的沟槽140的底部位于n型外延层110和隔离结构120内。
在本实施例中,所述第二刻蚀工艺对n型外延层110和隔离结构120的刻蚀选择比为0.8∶1~1.2∶1。
作为一个实施例,所述第二刻蚀工艺对n型外延层110和隔离结构120的刻蚀选择比为1∶1。具体到本实施例中,因为n型外延层110的材料是掺有n型离子的硅,隔离结构120的材料是二氧化硅和多晶硅,所以主要调节对二氧化硅、多晶硅以及硅的刻蚀选择比。
通过调节第二刻蚀工艺的刻蚀选择比,使得第二刻蚀工艺对层间介质层130、n型外延层110以及隔离结构120的刻蚀均匀,所以经过第二刻蚀工艺所形成的沟槽140具有平坦的底部。
参考图5和图10,执行步骤S105,在所述沟槽140的侧壁和底部形成阻挡层150。
作为本发明的一实施例,所述阻挡层150包括钛层和氮化钛层。所述钛层位于所述沟槽的侧壁和底部,所述氮化钛层位于所述钛层上方。在所述阻挡层150形成后,可以对其进行退火,以使得所述阻挡层150中的钛层与n型外延层110的硅结合,形成钛硅化合物,减小后续沟槽内形成的金属层与n型外延层110之间的接触电阻。 作为本发明的又一实施例,所述阻挡层150包括钽层和氮化钽层。所述钽层位于所述沟槽的侧壁和底部,所述氮化钽层位于所述钽层上方。在所述阻挡层150形成后,可以对其进行退火,以使得所述阻挡层150中的钽层与n型外延层110的硅结合,形成钽硅化合物,减小后续沟槽内形成的金属层与n型外延层110之间的接触电阻。
参考图5和图11,执行步骤S106,形成填充满所述沟槽140的金属层160。
本实施例中,可以采用电镀的方法在所述阻挡层150表面形成填充满所述沟槽140的金属层160。所述金属层的材质为钨、铝、银、金、铜中的一种或多种。
综上,本发明实施例通过两次刻蚀工艺,在所述层间介质层内形成沟槽,第一刻蚀工艺去除大部分厚度的层间介质层,第二刻蚀工艺去除剩余厚度的层间介质层,形成暴露所述n型外延层的沟槽,通过控制第二刻蚀工艺的刻蚀选择比,形成底部平整的沟槽,避免了穿刺,提高了工艺的稳定性;
此外,为了使沟槽底部的层间介质层可以被全部去除,在本发明的实施例中,所述第二刻蚀工艺有过刻蚀量,所形成的沟槽的底部位于n型外延层和隔离结构内,通过控制第二刻蚀工艺中对二氧化硅和多晶硅的刻蚀选择比,使得第二刻蚀工艺对n型外延层和隔离结构的刻蚀选择比为1∶1,形成底部位于n型外延层和隔离结构内,且底部平整的沟槽,进一步提高了工艺的稳定性,从而提高了所形成的器件的性能。
本发明虽然以较佳实施例公开如上,但其并不是用来限定权利要求,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。