CN102214681A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN102214681A CN102214681A CN 201110149704 CN201110149704A CN102214681A CN 102214681 A CN102214681 A CN 102214681A CN 201110149704 CN201110149704 CN 201110149704 CN 201110149704 A CN201110149704 A CN 201110149704A CN 102214681 A CN102214681 A CN 102214681A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- bulge
- layer
- lamella
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 176
- 238000000034 method Methods 0.000 title claims description 18
- 230000015572 biosynthetic process Effects 0.000 title claims description 17
- 241000446313 Lamella Species 0.000 claims description 78
- 238000000137 annealing Methods 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 26
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 claims description 6
- 238000010276 construction Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000005764 inhibitory process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提出一种半导体结构，包括：Si晶圆；形成在所述Si晶圆之上的多个凸起结构，所述多个凸起结构之间间隔预定距离，且所述多个凸起结构呈阵列排列，所述预定距离小于50nm；和形成在所述多个凸起结构顶部的第一半导体薄层，且所述第一半导体薄层与所述Si晶圆之间间隔预定高度以使所述第一半导体薄层中的一部分相对于所述Si晶圆悬空。可采用本发明实施例形成的半导体薄层形成器件，由于半导体薄层相对于Si晶圆悬空，从而抑制泄漏电流，因此本发明实施例的半导体结构能够抑制泄漏电流的产生。该半导体薄层非常薄，通常小于10nm，因此可以用于制备超浅结。
Description
技术领域
本发明涉及半导体制造及设计技术领域，特别涉及一种半导体结构及其形成方法。
背景技术
长期以来，为了获得更高的芯片密度、更快的工作速度以及更低的功耗。金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸一直遵循着所谓的摩尔定律(Moore’slaw)不断按比例缩小，其工作速度越来越快。当前已经进入到了纳米尺度的范围。然而，随之而来的一个严重的挑战是出现了短沟道效应，例如亚阈值电压下跌(Vtroll-off)、漏极引起势垒降低(DIBL)、源漏穿通(punch through)等现象，使得器件的关态泄漏电流显著增大，从而导致性能发生恶化。
因此。对于目前的器件结构来说，漏电大是制约器件小型化的关键因素。特别是对于Si材料器件来说，其漏电现象更为严重，因此，如何在现有Si材料工艺的基础之上有效解决器件漏电问题成为了亟待解决的问题。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，特别是解决器件的漏电问题。
为达到上述目的，本发明一方面提出了一种半导体结构，包括：Si晶圆；形成在所述Si晶圆之上的多个凸起结构，所述多个凸起结构之间间隔预定距离，且所述多个凸起结构呈阵列排列，所述预定距离小于50nm；和形成在所述多个凸起结构顶部的第一半导体薄层，且所述第一半导体薄层中的一部分相对于所述Si晶圆悬空。
在本发明的一个实施例中，所述凸起结构从所述凸起结构的中部向顶部逐渐增大以使两个凸起结构顶部之间的间隙小于所述两个凸起结构中部之间的间隙。
在本发明的一个实施例中，所述凸起结构为Si、Si1-xCx、SiyGe1-y或Ge。
在本发明的一个实施例中，所述凸起结构为多层结构，所述凸起结构的底层为Si，所述凸起结构的顶层为Si1-xCx、SiyGe1-y或Ge。
在本发明的一个实施例中，所述第一半导体薄层通过对所述多个凸起结构退火形成，其中，所述退火温度为800-1350度，且在退火时气氛中含有氢气。
在本发明的一个实施例中，在退火时还通入SiH4、GeH4、SiH2Cl2、SiHCl3中的一种或多种气体。
在本发明的一个实施例中，所述第一半导体薄层为Si、Si1-xCx、SiyGe1-y层或Ge。
在本发明的一个实施例中，还包括：形成在所述第一半导体薄层之上的第二半导体层。
在本发明的一个实施例中，所述第二半导体层为应变Si层或Ge层。
在本发明的一个实施例中，所述第二半导体层为应变SiyGe1-y层，其中，所述第二半导体层的Ge组分大于所述第一半导体薄层的Ge组分。
本发明实施例另一方面还提出了一种半导体结构的形成方法，包括以下步骤：提供Si晶圆；在所述Si晶圆之上形成多个凸起结构，所述多个凸起结构之间间隔预定距离，且所述多个凸起结构呈阵列排列，所述预定距离小于50nm；和在所述多个凸起结构顶部形成第一半导体薄层，且所述第一半导体薄层中的一部分相对于所述Si晶圆悬空。
在本发明的一个实施例中，所述凸起结构从所述凸起结构的中部向顶部逐渐增大以使两个凸起结构顶部之间的间隙小于所述两个凸起结构中部之间的间隙。
在本发明的一个实施例中，所述凸起结构为Si、Si1-xCx、SiyGe1-y或Ge。
在本发明的一个实施例中，所述凸起结构为多层结构，所述凸起结构的底层为Si，所述凸起结构的底层为Si1-xCx、SiyGe1-y或Ge。
在本发明的一个实施例中，所述第一半导体薄层通过对所述多个凸起结构退火形成，其中，所述退火温度为800-1350度，且在退火时气氛中含有氢气。
在本发明的一个实施例中，在退火时还通入SiH4、GeH4、SiH2Cl2、SiHCl3中的一种或多种气体。
在本发明的一个实施例中，所述第一半导体薄层为Si、Si1-xCx、SiyGe1-y层或Ge。
在本发明的一个实施例中，还包括：在所述第一半导体薄层之上形成第二半导体层。
在本发明的一个实施例中，所述第二半导体层为应变Si层或Ge层。
在本发明的一个实施例中，所述第二半导体层为应变SiyGe1-y层，其中，所述第二半导体层的Ge组分大于所述第一半导体薄层的Ge组分。
在本发明的一个实施例中，通过外延在所述多个凸起结构之上形成所述第一半导体薄层。
在本发明的一个实施例中，所述在Si晶圆之上形成多个凸起结构进一步包括：在所述Si晶圆之上形成第一半导体材料层；向所述第一半导体材料层之中注入Si或Ge离子以在所述第一半导体材料层之中形成离子注入层；和对所述第一半导体材料层进行选择性刻蚀以形成所述多个凸起结构。
可采用本发明实施例形成的半导体薄层形成器件，由于半导体薄层相对于Si晶圆悬空，从而抑制泄漏电流，因此本发明实施例的半导体结构能够抑制泄漏电流的产生。该半导体薄层非常薄，通常小于10nm，因此可以用于制备超浅结。
在本发明的一个实施例中，可采用半导体薄层作为源漏，采用凸起结构作为沟道，这样一方面使得源漏中掺杂杂质向衬底的扩散被抑制，从而易制备超浅结，另一方面由于源漏及衬底之间不存在接触，因此还可以抑制源漏与衬底之间的BTBT漏电。此外，还减小了源漏的寄生结电容，提高了器件的性能。
在本发明的另一个实施例中，可采用半导体薄层作为沟道，采用凸起结构作为源漏，这样也可以抑制源漏中掺杂杂质向沟道中的扩散，从而易制备超浅结。
另外，在本发明的另一个实施例中，可在第一半导体薄层之上形成第二半导体层，第一半导体薄层为SiyGe1-y层，在制备凸起结构以及后续的高温退火过程中，第一半导体薄层的SiyGe1-y将发生弛豫，在此基础上外延第二半导体层，可形成应变Si层、Ge或应变SiyGe1-y层，从而形成高质量的异质外延结构。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例的半导体结构中Si晶圆和多个凸起结构的俯视图；
图2为本发明一个实施例的半导体结构中Si晶圆和多个凸起结构的剖视图；
图3为本发明另一个实施例的半导体结构中Si晶圆和多个凸起结构的剖视图；
图4为本发明一个实施例的半导体结构的剖视图；
图5为本发明另一个实施例的半导体结构的剖视图；
图6为本发明实施例的多层凸起结构的示意图；
图7a和7b为本发明再一个实施例的半导体结构的剖视图；和
图8为本发明实施例的半导体结构的形成方法流程图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
如图1所示，为本发明实施例的半导体结构中Si晶圆和多个凸起结构的俯视图。如图2所示，为本发明一个实施例的半导体结构中Si晶圆和多个凸起结构的剖视图。如图3所示，为本发明另一个实施例的半导体结构中Si晶圆和多个凸起结构的剖视图。如图4所示，为本发明一个实施例的半导体结构的剖视图。如图5所示，为本发明另一个实施例的半导体结构的剖视图。该半导体结构包括Si晶圆1100，形成在Si晶圆1100之上的多个凸起结构1200，多个凸起结构1200之间间隔预定距离，且多个凸起结构1200呈阵列排列，如图1所示。其中，本发明所述的预定距离非常小，一般预定距离小于50nm，优选地小于30nm。需要说明的是，在本发明的一个实施例之中凸起结构可为垂直结构，而在图2和图3的实施例中，凸起结构1200从凸起结构1200的中部向顶部逐渐增大以使两个凸起结构1200顶部之间的间隙小于两个凸起结构1200中部之间的间隙，从而可以通过退火或外延形成半导体薄层1300。如果对于两个凸起结构1200顶部之间间隙小于中部之间间隙的情况来说，上述预定距离是两个凸起结构1200之间的最近距离，即两个凸起结构1200顶部之间的距离。本发明适于小尺寸器件，特别适于解决小尺寸器件的漏电问题。
该半导体结构还包括形成在多个凸起结构1200顶部的第一半导体薄层1300，且第一半导体薄层1300与Si晶圆1100之间间隔预定高度，从而形成悬空结构。在本发明实施例中所述的预定高度需要根据刻蚀的最大深度确定，但只要第一半导体薄层1300与Si晶圆1100之间不接触即可。凸起结构1200可为多种形状，例如柱状、长条形等，在本发明的实施例中，只要两个凸起结构1200之间间隔的预定距离足够小以至于通过退火或外延能够形成第一半导体薄层1300即可。对于某些特定晶向的半导体薄层1300来说，其在顶部的侧向生长速度不低于纵向生长速度，从而可以使得外延的材料很快将两个凸起结构1200之间顶部的间隙封闭，从而半导体薄层1300与Si晶圆1100之间不会直接接触。在本发明的实施例中，第一半导体薄层1300通常都很薄，一般约为10nm以下，从而便于形成超浅结器件。
在本发明的一个实施例中，凸起结构1200为Si、SiyGe1-y或Ge，第一半导体薄层1300包括Si1-xCx、Si、SiyGe1-y或Ge。优选地，凸起结构1200为多层结构，凸起结构1200的底层为Si，凸起结构1200的顶层为SiyGe1-y或Ge，这样在退火之后，顶层的SiyGe1-y或Ge会形成高迁移率的第一半导体薄层1300。
本发明实施例通过高温氢气氛退火能使表面原子发生迁移，退火温度一般约在800-1350度，同时在本发明实施例中退火时还需要气氛中含有氢气以活化形成的半导体薄层1300的表面。优选地，在退火时还通入SiH4、GeH4、SiH2Cl2、SiHCl3中的一种或多种气体，通过气体分解在表面沉积少量的Si和/或Ge原子，以使获得的半导体薄层1300的表面更加平整，从而获得更好的效果。在退火之后，两个相邻的多个凸起结构1200的顶部会相互接触从而形成第一半导体薄层1300。在本发明实施例中对于凸起结构材料不同，其退火温度也不同，例如对于Si材料来说，一般退火温度较高，约1200度左右，而对于Ge材料来说，退火温度较低，约900度左右。
在本发明的一个实施例中，第一半导体薄层1300为Si、Si1-xCx、SiyGe1-y层或Ge。例如对图6来说，凸起结构1200可包括低Ge组分的SiyGe1-y层1210和Ge层1220。
在本发明的一个实施例中，该半导体结构还需要在第一半导体薄层1300之上的第二半导体层2000，如图7a和7b所示。由于第一半导体薄层1300为SiyGe1-y层，则该第二半导体层2000可为应变Si层。在本发明的另一个实施例中，第二半导体层2000为SiyGe1-y层或Ge层，该SiyGe1-y层可为应变或非应变的SiyGe1-y层，其中，第二半导体层2000的Ge组分大于第一半导体薄层1300的Ge组分，从而第一半导体薄层1300可作为第二半导体层2000和Si晶圆之间的过渡层。
如图8所示，为本发明实施例的半导体结构的形成方法流程图，包括以下步骤：
步骤S801，提供Si晶圆。
步骤S802，在Si晶圆之上形成多个凸起结构，其中，多个凸起结构之间间隔预定距离，且多个凸起结构呈阵列排列，一般预定距离小于50nm，优选地小于30nm。其中，如图2和3所示，凸起结构从凸起结构的中部向顶部逐渐增大以使两个凸起结构顶部之间的间隙小于两个凸起结构中部之间的间隙，从而可以通过退火或外延形成半导体薄层。在本发明的实施例中，可通过刻蚀形成多个凸起结构，例如先在Si晶圆上外延一层或多层用于形成凸起结构的材料，接着对其进行刻蚀以形成多个凸起结构。当然在本发明的其他实施例中，也可以将晶圆片表层作为第一半导体材料层，即直接在晶圆片的表面进行刻蚀以形成多个凸起结构。
优选地，为了形成图2所示的凸起结构，需要采用具有各向异性的湿法刻蚀对外延的第一半导体材料层进行刻蚀。
或者，可替换地，在另一个优选实施例中，先向第一半导体材料层之中注入Si或Ge离子以在第一半导体材料层之中形成离子注入层，接着采用干法刻蚀对第一半导体材料层进行选择性刻蚀以形成多个凸起结构，由于离子注入层中损伤严重，晶体结构被打乱，其刻蚀速度大于第一半导体材料层其他部分的刻蚀速度，从而可以形成图3所示的结构。
步骤S803，通过退火或外延在多个凸起结构顶部形成第一半导体薄层，且第一半导体薄层与Si晶圆之间间隔预定高度以使所述第一半导体薄层中的一部分相对于所述Si晶圆悬空。其中，第一半导体薄层包括Si、Si1-xCx、SiyGe1-y或Ge等。在本发明实施例中，可对Si晶圆及多个凸起结构退火形成所述第一半导体薄层。本发明实施例通过退火能使表面材料发生迁移，退火温度一般约在800-1350度，同时在本发明实施例中退火时还需要气氛中含有氢气以活化形成的半导体薄层的表面。优选地，当凸起结构包括高Ge组分SiyGe1-y或Ge时，在退火时还通入SiH4、GeH4、SiH2Cl2、SiHCl3中的一种或多种气体以使获得的半导体薄层的表面更加平整，从而获得更好的效果。
在本发明的另一个实施例中，还可通过外延的方式形成第一半导体薄层。包括表面为(100)晶向的Si、Si1-xCx、SiyGel-y、Ge晶片，由于外延材料在顶部的侧向生长速度不低于纵向生长速度，从而可以使得外延的材料很快将两个凸起结构之间顶部的间隙封闭，从而第一半导体薄层与Si晶圆之间不会直接接触，从而依然能够保持第一半导体薄层的一部份相对于Si晶圆悬空。在本发明的另一个实施例中，如果第一半导体薄层通过外延形成，则第一半导体薄层还可以为III-V族化合物半导体材料。
在本发明的一个优选实施例中，如果退火之后半导体薄层的厚度比较厚的话，则还需要对该半导体薄层进行刻蚀或减薄处理。
步骤S804，在第一半导体薄层之上形成第二半导体层，该第二半导体层可为应变Si层。在本发明的另一个实施例中，第二半导体层为SiyGe1-y层或Ge层，该SiyGe1-y层或Ge层可为应变或非应变的SiyGe1-y层或Ge层，其中，第二半导体层的Ge组分大于第一半导体薄层的Ge组分，从而第一半导体薄层可作为第二半导体层和Si晶圆之间的过渡层。
步骤S805，根据输入的版图文件对Si晶圆进行划分，将Si晶圆划分为多个第一区域和多个第二区域，其中，在多个第一区域中生长MOS晶体管器件。在本发明的实施例中，第一区域是指生长MOS晶体管器件的区域，第二区域是指接口电路、隔离结构及Pad等的区域。
步骤S806，去除多个第二区域中的第一半导体薄层、第二半导体层和凸起结构。
步骤S807，在多个第一区域中形成MOS晶体管器件，其中，多个第一区域之中的凸起结构作为MOS晶体管器件的沟道，多个第一区域之中的半导体薄层为MOS晶体管器件的源极和漏极。在本发明的另一个实施例中，多个第一区域之中的相邻的两个凸起结构也可以分别作为MOS晶体管器件的源极和漏极，同时，相邻的两个凸起结构之间的半导体薄层作为MOS晶体管器件的沟道。并且，在本发明的另一些实施例中，还可形成其他类似的器件。
但是需要说明的是以上实施例虽然以MOS晶体管为例进行介绍，但是本发明实施例还可用于其他器件。
可采用本发明实施例形成的半导体薄层形成器件，由于半导体薄层相对于Si晶圆悬空，从而抑制泄漏电流，因此本发明实施例的半导体结构能够抑制泄漏电流的产生。该半导体薄层非常薄，通常小于10nm，因此可以用于制备超浅结。
在本发明的一个实施例中，可采用半导体薄层作为源漏，采用凸起结构作为沟道，这样一方面使得源漏中掺杂杂质向衬底的扩散被抑制，从而易制备超浅结，另一方面由于源漏及衬底之间不存在接触，因此还可以抑制源漏与衬底之间的BTBT漏电。此外，还减小了源漏的寄生结电容，提高了器件的性能。
另外，在本发明的另一个实施例中，可采用半导体薄层作为沟道，采用凸起结构作为源漏，这样也可以抑制源漏中掺杂杂质向沟道中的扩散，从而易制备超浅结。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。
Claims (20)
1.一种半导体结构，其特征在于，包括：
Si晶圆；
形成在所述Si晶圆之上的多个凸起结构，所述多个凸起结构之间间隔预定距离，且所述多个凸起结构呈阵列排列，所述预定距离小于50nm；和
形成在所述多个凸起结构顶部的第一半导体薄层，且所述第一半导体薄层中的一部分相对于所述Si晶圆悬空。
2.如权利要求1所述的半导体结构，其特征在于，所述凸起结构从所述凸起结构的中部向顶部逐渐增大以使两个凸起结构顶部之间的间隙小于所述两个凸起结构中部之间的间隙。
3.如权利要求1所述的半导体结构，其特征在于，所述凸起结构为Si、Si1-xCx、SiyGe1-y或Ge。
4.如权利要求1所述的半导体结构，其特征在于，所述凸起结构为多层结构，所述凸起结构的底层为Si，所述凸起结构的顶层为Si1-xCx、SiyGe1-y或Ge。
5.如权利要求1所述的半导体结构，其特征在于，所述第一半导体薄层通过对所述多个凸起结构退火形成，其中，所述退火温度为800-1350度，且在退火时气氛中含有氢气。
6.如权利要求5所述的半导体结构，其特征在于，在退火时还通入SiH4、GeH4、SiH2Cl2、SiHCl3中的一种或多种气体。
7.如权利要求4所述的半导体结构，其特征在于，所述第一半导体薄层为Si、SiyGe1-y层或Ge。
8.如权利要求5所述的半导体结构，其特征在于，还包括：
形成在所述第一半导体薄层之上的第二半导体层。
9.如权利要求8所述的半导体结构，其特征在于，所述第二半导体层为应变Si层或Ge层，或者，所述第二半导体层为应变SiyGe1-y层，其中，所述第二半导体层的Ge组分大于所述第一半导体薄层的Ge组分。
10.一种半导体结构的形成方法，其特征在于，包括以下步骤：
提供Si晶圆；
在所述Si晶圆之上形成多个凸起结构，所述多个凸起结构之间间隔预定距离，且所述多个凸起结构呈阵列排列，所述预定距离小于50nm；和
在所述多个凸起结构顶部形成第一半导体薄层，且所述第一半导体薄层中的一部分相对于所述Si晶圆悬空。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述凸起结构从所述凸起结构的中部向顶部逐渐增大以使两个凸起结构顶部之间的间隙小于所述两个凸起结构中部之间的间隙。
12.如权利要求10所述的半导体结构的形成方法，其特征在于，所述凸起结构为Si、Si1-xCx、SiyGe1-y或Ge。
13.如权利要求10所述的半导体结构的形成方法，其特征在于，所述凸起结构为多层结构，所述凸起结构的底层为Si，所述凸起结构的底层为Si1-xCx、SiyGe1-y或Ge。
14.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第一半导体薄层通过对所述多个凸起结构退火形成，其中，所述退火温度为800-1350度，且在退火时气氛中含有氢气。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，在退火时还通入SiH4、GeH4、SiH2Cl2、SiHCl3中的一种或多种气体。
16.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第一半导体薄层为Si、Si1-xCx、SiyGe1-y层或Ge。
17.如权利要求14所述的半导体结构的形成方法，其特征在于，还包括：
在所述第一半导体薄层之上形成第二半导体层。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述第二半导体层为应变Si层或Ge层，或者，所述第二半导体层为应变SiyGe1-y层，其中，所述第二半导体层的Ge组分大于所述第一半导体薄层的Ge组分。
19.如权利要求11所述的半导体结构的形成方法，其特征在于，通过外延在所述多个凸起结构之上形成所述第一半导体薄层。
20.如权利要求11所述的半导体结构的形成方法，其特征在于，所述在Si晶圆之上形成多个凸起结构进一步包括：
在所述Si晶圆之上形成第一半导体材料层；
向所述第一半导体材料层之中注入Si或Ge离子以在所述第一半导体材料层之中形成离子注入层；和
对所述第一半导体材料层进行选择性刻蚀以形成所述多个凸起结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110149704 CN102214681B (zh) | 2011-06-03 | 2011-06-03 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110149704 CN102214681B (zh) | 2011-06-03 | 2011-06-03 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102214681A true CN102214681A (zh) | 2011-10-12 |
| CN102214681B CN102214681B (zh) | 2013-06-12 |
Family
ID=44745910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110149704 Expired - Fee Related CN102214681B (zh) | 2011-06-03 | 2011-06-03 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102214681B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012163046A1 (en) * | 2011-06-03 | 2012-12-06 | Tsinghua University | Semiconductor structure and method for forming the same |
| CN106435721A (zh) * | 2016-09-22 | 2017-02-22 | 东莞市联洲知识产权运营管理有限公司 | 一种GaAs/Si外延材料制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1379712A (zh) * | 1999-06-03 | 2002-11-13 | 宾夕法尼亚州研究基金会 | 沉积的薄膜空隙－柱网络材料 |
| US7176497B2 (en) * | 1999-07-27 | 2007-02-13 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor |
| US20080044979A1 (en) * | 2006-08-18 | 2008-02-21 | Micron Technology, Inc. | Integrated circuitry, electromagnetic radiation interaction components, transistor devices and semiconductor construction; and methods of forming integrated circuitry, electromagnetic radiation interaction components, transistor devices and semiconductor constructions |
-
2011
- 2011-06-03 CN CN 201110149704 patent/CN102214681B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1379712A (zh) * | 1999-06-03 | 2002-11-13 | 宾夕法尼亚州研究基金会 | 沉积的薄膜空隙－柱网络材料 |
| US7176497B2 (en) * | 1999-07-27 | 2007-02-13 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor |
| US20080044979A1 (en) * | 2006-08-18 | 2008-02-21 | Micron Technology, Inc. | Integrated circuitry, electromagnetic radiation interaction components, transistor devices and semiconductor construction; and methods of forming integrated circuitry, electromagnetic radiation interaction components, transistor devices and semiconductor constructions |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012163046A1 (en) * | 2011-06-03 | 2012-12-06 | Tsinghua University | Semiconductor structure and method for forming the same |
| CN106435721A (zh) * | 2016-09-22 | 2017-02-22 | 东莞市联洲知识产权运营管理有限公司 | 一种GaAs/Si外延材料制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102214681B (zh) | 2013-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102214684B (zh) | 一种具有悬空源漏的半导体结构及其形成方法 | |
| CN103208522B (zh) | 具有伪栅极的横向dmos器件 | |
| KR101695521B1 (ko) | 디바이스 향상을 위한 샌드위치 에피 채널 | |
| US20130154001A1 (en) | Embedded stressors for multigate transistor devices | |
| US9437731B2 (en) | Semiconductor device having vertical channel, resistive memory device including the same, and method of manufacturing the same | |
| CN104979390A (zh) | 高压金属氧化物半导体晶体管及其制造方法 | |
| CN102184954B (zh) | 应变Ge沟道器件及其形成方法 | |
| CN104465760A (zh) | 半导体器件 | |
| CN103295907A (zh) | 半导体装置及其制造方法 | |
| CN102214682B (zh) | 具有悬空源漏的半导体结构及其形成方法 | |
| CN106158957A (zh) | 横向扩散金属氧化物半导体场效应管及其制造方法 | |
| CN101859796B (zh) | 具有原位掺杂源漏的mos管结构及其形成方法 | |
| JP5886802B2 (ja) | 半導体装置 | |
| CN102214685B (zh) | 具有悬空源漏的半导体结构及其形成方法 | |
| CN102214681B (zh) | 半导体结构及其形成方法 | |
| CN102208440B (zh) | 半导体结构及其形成方法 | |
| CN102354708B (zh) | 具有悬空源漏的隧穿场效应晶体管结构及其形成方法 | |
| US9472664B1 (en) | Semiconductor device and manufacturing method thereof | |
| CN104779285A (zh) | Finfet半导体器件及其制备方法 | |
| CN102214683B (zh) | 具有悬空源漏的半导体结构及其形成方法 | |
| CN103531592A (zh) | 高迁移率低源漏电阻的三栅控制型无结晶体管 | |
| CN103280459A (zh) | 具有深槽结构的图形化应变nmos器件及其制作方法 | |
| CN112071909A (zh) | 三维金属-氧化物场效应晶体管及制备方法 | |
| CN112151616B (zh) | 一种堆叠mos器件及其制备方法 | |
| JP2009290069A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130612 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |