JP2010062563A - 局所的に不動態化されたゲルマニウムオンインシュレータ基板の製造方法 - Google Patents

局所的に不動態化されたゲルマニウムオンインシュレータ基板の製造方法 Download PDF

Info

Publication number
JP2010062563A
JP2010062563A JP2009200482A JP2009200482A JP2010062563A JP 2010062563 A JP2010062563 A JP 2010062563A JP 2009200482 A JP2009200482 A JP 2009200482A JP 2009200482 A JP2009200482 A JP 2009200482A JP 2010062563 A JP2010062563 A JP 2010062563A
Authority
JP
Japan
Prior art keywords
substrate
plasma
layer
germanium
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009200482A
Other languages
English (en)
Other versions
JP5240578B2 (ja
Inventor
Thomas Signamarcheix
シグナマーシェイ トーマス
Frederic Allibert
アリビート フレデリック
Chrystel Deguet
デゲット クリステル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Soitec SA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2010062563A publication Critical patent/JP2010062563A/ja
Application granted granted Critical
Publication of JP5240578B2 publication Critical patent/JP5240578B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

【課題】 ＧｅＯｘＮｙ層によって、所望の不動態化と電子移動度に関する所望の改善とが可能なゲルマニウムオンインシュレータ基板の製造方法を提供する。
【解決手段】 本発明は、局所的に不動態化されたゲルマニウムオンインシュレータ基板を製造するための方法に関し、電子の高移動度を実現するために、窒化された領域が局所化された位置に形成される。窒化はプラズマ処理によって実現される。
【選択図】 図１

Description

本発明は、ゲルマニウムオンインシュレータ（ＧｅＯＩ）基板及びその製造方法に関する。
欧州特許出願公開第１６５９６２３明細書は、例えばシリコンウェーハのハンドル基板と、Ｇｅ層との間に埋め込み絶縁体層として酸窒化ゲルマニウム（ＧｅＯｘＮｙ）層が形成されるゲルマニウムオンインシュレータ（ＧｅＯＩ）基板の製造方法を開示する。Ｔ．Ｓｉｇｎａｍａｒｃｈｅｉｘらは、電子移動度（ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ）に関して、活性Ｇｅ層の下に位置するＧｅＯｘＮｙの存在の有利な効果をＡｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ９３、０２２１０９（２００８）に説明している。このように、このタイプの基板は、ｎ−ＭＯＳ技術に基づく電子デバイスに有利に用いられ得る。しかし、正孔移動度がＧｅＯｘＮｙ層の存在によって影響を受けてしまい、ｐ−ＭＯＳデバイスに関しては、この種類の基板はそれほど適合しないように見える。
そこから始まり、従って、本願発明の目的は改良されたゲルマニウムオンインシュレータ基板が得られる方法を提供することにある。
この目的は、請求項１に係る方法で達成され得る。局所的に不動態化された（ｐａｓｓｉｖａｔｅｄ）ゲルマニウムオンインシュレータ基板を製造するための本方法は、ａ）Ｇｅ含有層、特にエピタキシャルＧｅ層又はＳｉＧｅ（シリコンゲルマニウム）層を備える基板、又はＧｅ（ゲルマニウム）基板を、ソース基板として形成するステップと、ｂ）ソース基板を局所的に処理して不動態化された領域、特にＧｅＯｘＮｙを含む領域を形成するステップと、を備える。本発明に係る方法によれば、電気特性、特に不動態化された領域における高い電子移動度と、不動態化されていない領域における高い正孔移動度とを満たすゲルマニウムオンインシュレータ基が得られる。
ＳｉＧｅ層の場合において、本発明の方法は特に５０％より大きな高いＧｅの含有量、特に７０％より大きな高いＧｅの含有量に対して特に有利である。
安定化が必要である自然酸化ゲルマニウム（ｎａｔｉｖｅ Ｇｅ ｏｘｉｄｅ）を表面に含むソース基板の不動態化は、２０％〜５０％の実質的な窒素の含有量を有するＧｅＯｘＮｙ層によって実現される。ＧｅＯｘＮｙ層によって、所望の不動態化と最終的な基板内のその不動態化された領域真上のＧｅ層における電子移動度に関する所望の改善とが達成され得る。
有利なことに、ステップｂ）が、ソース基板上にパターニングされたマスクを形成する工程を備える。この方法によれば、ソース基板上に所定のパターンが実現され、所望の最終構造に係る高い電子移動度を示す領域が実現され得る。代替的に、マスクなしパターニング方法（ｍａｓｋｌｅｓｓ ｐａｔｔｅｒｎｉｎｇ ｍｅｔｈｏｄｓ）も、これらの応用を満たすことができる。
好ましくは、不動態化は窒化により実現され得る。この方法によれば、既に存在する自然の酸化ゲルマニウムを用いてＧｅＯｘＮｙ層を得られるという利点がある。
ステップｂ）が、プラズマ、特にＮＨ３プラズマ、Ｎ２プラズマ、又はＮ２Ｏプラズマを用いて、ソース基板を処理する工程を備えることが好適である。変形例によれば、ＮＨ３プラズマ、Ｎ２プラズマ、又はＮ２Ｏプラズマは１０％〜３０％のＡｒで希釈され得る。この方法により、特に低い圧力（ｐｒｅｓｓｕｒｅ）、特に４０ｍＴｏｒｒ未満、好ましくは１〜１０ｍＴｏｒｒの範囲内のプラズマによって、４０％に至る窒素元素が基板に取り込まれ得る。最適な結果は、５ｍＴｏｒｒの圧力で実現された。このプロセスは、２５℃から６００℃に至る温度で実現され得る。
有利なことに、ステップｂ）が、酸素プラズマ及び／又はアルゴンプラズマを、特にＮＨ３プラズマ、Ｎ２プラズマ、又はＮ２Ｏプラズマを印加する前に、印加する工程を更に備えることができる。酸素含有プラズマは、ソース基板の上面上の酸化ゲルマニウム層を改善し又は厚くすることに有効に用いられ得る。酸素プラズマ後に窒素含有プラズマを適用することで、ソース基板の表面を不動態化するという有利な効果が得られる。
好適な実施形態によれば、本方法は、ステップｂ）の前又は後に、ｃ）ソース基板内に所定の分離領域を形成するステップを更に備えることができる。好ましくは、このステップは、ソース基板内に原子種を埋め込む工程を備えることができる。
本方法は、ステップｃ）の前又は後に、ｄ）絶縁体層、特に酸化層をソース基板上に形成するステップを更に備えることができる。絶縁体層形成工程後に所定の分離領域が形成される場合には、その絶縁体層を少なくとも部分的に除去することで表面の品質を改善することができる。全ての場合において、ソース基板の不動態化されている又は不動態化されていない領域上のＧｅＯＩ基板の埋め込み層の所望の絶縁性を提供するために絶縁体層は用いられる。局所的な不動態化の処理は、僅かな表面トポロジーを形成することがある。局所的に不動態化された表面上への絶縁体層の形成は、平坦化ステップ（例えば、ＣＭＰにより）の実行が可能であるとの利点を有する。これによって、他の基板に容易にボンディングされ得る表面が形成される。
更なる好適な変形例では、局所的に不動態化されたソース基板を、特に約６００℃で１時間以上アニールして、ＧｅＯｘＮｙのパシベーション面を安定化することができる。これは、マスクの除去の前又は後に実行されることができる。熱処理は、ＧｅＯｘＮｙ領域の安定化につながり、使用されるマスクのタイプによってはマスク層が浄化される。
本方法は、ｅ）ソース基板をハンドル基板に、好ましくはボンディングによって取り付けるステップと、ｆ）所定の分離領域でソース基板を分離して、局所的に不動態化されたゲルマニウムオンインシュレータ基板を得るステップと、を更に備えることができる。安定したＧｅＯｘＮｙの絶縁体層によれば、薄いＧｅ層をＧｅＯｘＮｙ層と共に転写することができ要望の局所的に不動態化されたＧｅＯＩ基板を得ることが可能となる。そのハンドル基板は、シリコンウェーハであることが好適である。
有利なことに、本方法は、ステップｅ）の前に、特にソース基板上に如何なる絶縁体層が形成されていないときに、ｇ）絶縁体層、特に酸化層をハンドル基板上に形成するステップを更に備えることができる。シリコンウェーハの場合において、その絶縁体は、熱酸化層及び／又は堆積された酸化層であることができる。従って（このように）、ボンディングは、ソース基板の局所的に不動態化された表面とハンドル基板の絶縁体層との間に、ソース基板の絶縁体層と絶縁体層を有しないハンドル基板の表面との間に、又はハンドル基板の絶縁体層とソース基板の絶縁体層との間において達成され得る。
有利な変形例によれば、本方法は、ステップｅ）の前に、ｈ）プラズマ、特に酸素プラズマ及び／又はＮＨ３プラズマ、Ｎ２プラズマ、又はＮ２Ｏプラズマを用いて、特にＡｒと混合してハンドル基板を活性化するステップを更に備えることができる。ハンドル基板表面の活性化は、改善された取り付け特性を提供する。好ましくは、ステップｅ）が、ソース基板に対するプラズマス処理ステップｂ）及びハンドル基板のプラズマ処理ステップｈ）の直後に、且つ更なるプロセスステップを介することなく行われ得る。取り付けステップを直ちに行うことで、ＧｅＯｘＮｙ面の汚染が回避でき、より優れた最終製品が得られる。従って、本発明によれば、Ｇｅ材料の不動態化及び取り付けのための表面の活性化が一つのステップで達成される。もちろん、ボンディング前にパターニングされたマスクは除去される必要がある。
有利なことに、マスク形成工程において用いられるマスクが、一以上のシャドーマスク、特にテフロンマスク又は金属マスクであり、又は堆積されたマスク、特にフォトレジストベースマスク又はＧｅＯ２マスクである、ことができる。
この種類のマスクは、ソース基板において所望の局所的に不動態化された領域を設けるのに適合している。ボンディング前に、例えばドライエッチング又はウェットエッチングによって、特にＮ２を用いたプラズマエッチング、又はパシベーションが否定的に影響を及ぼさない限り熱処理によって、マスクは除去される。
好ましくは、ステップｂ）が、ソース基板上に自然的なＧｅＯｘ層又は堆積されたＧｅＯｘ層を形成する工程と、フォトレジスト層を形成する工程と、フォトレジスト層をナノインプリンティングするする工程と、プラズマエッチング、特に反応性イオンエッチング（ＲＩＥ）によってパターンを形成する工程と、を備えることができる。代替的には、ＧｅＯｘ層は、レーザー又は電子ビーム処理を用いてパターニングされることができる。ナノインプリンティング工程を用いて、マイクロサイズ及び／又はナノサイズの島状領域（ｉｓｌａｎｄ）のような局所的に不動態化された構造が得られる。
有利なことに、フォトレジスト層を局所的なパシベーション前に除去することができ、フォトレジスト層を除去するステップが局所的に不動態化する領域に影響を及ぼさないようにする。
好適な実施形態によれば、本方法はソース基板内又はソース基板上に合わせマークを形成するステップを更に備えることができる。本発明によれば、局所的に不動態化された領域上の改善された電子移動度によって、基板はｎ−ＭＯＳタイプのデバイスを受けるべきＧｅの“上”層を示す。また、局所的に不動態化された領域から離れた他の領域は、これらの領域においては正孔移動度がより良いのでｐ−ＭＯＳタイプのデバイスを受けるのに適合している。様々なデバイスが対応する領域上に形成されることができるように合わせマークは参照ポイントを提供するので、合わせマークはｎ−ＭＯＳデバイス及び／又はｐ−ＭＯＳデバイスを製造するステップを補助する。
有利なことに、本方法は、合わせマーク形成ステップが、ソース基板パターン内に凹部のパターンを形成するステップを備えることができる。凹部のパターンは、埋め込まれた局所的に不動態化された領域がどこに位置するかが分かるように選ばれる。全ての埋め込まれた局所的な不動態化の領域を位置決めができる限り、不動態化された領域の一つと同じパターンを用いる必要はない。
更なる好適な実施形態によれば、絶縁体層、特にＳｉＯ２層が凹部内に形成されることができる。ＳｉＯ２層の堆積後に、Ｇｅ表面の中にＳｉＯ２島状領域を有する表面を得るように、平坦化（ｐｌａｎａｒｉｓａｔｉｏｎ）工程、例えばＣＭＰ工程が実行されることができる。絶縁体の特性により、不動態化された領域を特定することが可能となる。好ましくは、この絶縁体層はステップｄ）において得られたものと同じである。
好ましくは、ステップｃ）が行われ、所定の分離領域がソース基板内の凹部を横切る（ｃｒｏｓｓ）ことができる。これにより、絶縁体層がその表面上から見られ、従って、基板内に埋め込まれた局所的な領域がその基板の外側から確認できる。好ましくは、凹部は０．５〜２．０μｍの深さを有する。
位置合わせの手段は、局所的に不動態化された領域を形成する前又は後に形成されることができる。不動態化された領域を形成する前に位置合わせの手段を形成すると、位置合わせの手段に関する製造プロセスが局所的に不動態化された領域上に影響を有しないという利点が得られる。
また、本発明は、局所的に不動態化された領域を備えると共に、上記の何れかの方法によって得られるゲルマニウムオンインシュレータ基板に関する。ゲルマニウムオンインシュレータ基板を有すると、上述した利点が実現され得る。
このように、本発明は埋め込まれた不動態化された領域を備えるゲルマニウムオンインシュレータ基板に関する。好適な実施形態によれば、ゲルマニウムオンインシュレータ基板が、局所的に不動態化された領域の位置を特定するように構成且つ配置された合わせマーク、特にＳｉＯ２島状領域を更に備えることができる。好ましくは、合わせマークは、ＧｅＯＩ基板の表面にまで延びる。
その（ａ）〜（ｇ）は、本発明に係るゲルマニウムオンインシュレータ型ウェーハの製造方法の第１実施形態を示す図である。 その（ａ）〜（ｇ）は、本発明に係るゲルマニウムオンインシュレータ型ウェーハの製造方法の第２実施形態を示す図である。 その（ａ）〜（ｇ）は、本発明に係るゲルマニウムオンインシュレータ型ウェーハの製造方法の第３実施形態を示す図である。 その（ａ）〜（ｆ）は、本発明に係るゲルマニウムオンインシュレータ型ウェーハの製造方法の第４実施形態を示す図である。 本発明の第５実施形態、すなわち本発明に係るゲルマニウムオンインシュレータ型ウェーハが製造された基板上に設けられたｎ−ＭＯＳ構造及びｐ−ＭＯＳ構造を備える電子デバイスを示す図である。
本発明に係るゲルマニウムオンインシュレータ型ウェーハの製造方法は、以下において、ＳｍａｒｔＣｕｔ（登録商標）技術に基づいて説明される。しかし、例えば接合及びグラインド（ｇｒｉｎｄ）／エッチバック（ｅｔｃｈ ｂａｃｋ）のように、製造方法を提供する他の好適な半導体オンインシュレータも、本発明に適用され得る。
図１（ａ）は、ゲルマニウム（Ｇｅ）基板１を示し、又は変形例として、その一つの主面上に形成されたＧｅ含有層、特にエピタキシャルＧｅ層、又はシリコン及びゲルマニウムを含むＳｉＧｅ層を有する基板を示す。ＳｉＧｅ層の場合、Ｇｅ含有量は少なくとも５０％であることが好ましく、７０％より大きいことがより好ましい。更なる処理工程前に、ソース基板１の表面３ハ、例えばＨＦベース溶液（フッ酸）で洗浄され得る。
図１（ｂ）は、ハンドル基板５を示す図である。ハンドル基板５は、ゲルマニウムウェーハ、シリコンウェーハ、シリコンカーバイドウェーハ、シリコンゲルマニウムウェーハの正面を有するウェーハ、又はガリウムヒ素ウェーハであることができる。場合によっては、クオーツ式ウェーハも用いられ得る。ソース基板１及びハンドル基板５の両方とも、例えば２００ｍｍ型ウェーハ又は３００ｍｍ型ウェーハのような、適切ならばいかなるサイズ又は形式を有してよい。
図１（ｃ）は、局所的に不動態化されたゲルマニウムオンインシュレータウェーハの製造のための請求項１に係る本発明の方法のステップｂ）及びｃ）を示す。請求項１に係る本発明の方法は、まずソース基板１上にパターニングされたマスク７を形成するステップと、パターニングされたマスク７を用いてソース基板１を処理し、ソース基板1内又はソース基板1上に局所的なＧｅＯｘＮｙ領域９を得るステップとを備える。
マスクは、接触型マスク（ｃｏｎｔａｃｔ ｍａｓｋ）であることができ、よってソース基板１上に形成されることができる。変形例においては、図１（ｃ）に示されているように、ソース基板１の表面３の上側に位置する非接触型マスク（ｎｏｎ−ｃｏｎｔａｃｔ ｍａｓｋ）が設けられ得る。この場合において、マスク７は、ソース基板１上のテフロンマスク又は金属マスクであることができる。
マスク７における開口部１１は、マイクロメータサイズ又はナノメータサイズであり、ソース基板１の局所的に不動態化された領域９もマイクロメータ又はナノメータの範囲である。これらは互いに、不変のサイズであることができ、又は可変のサイズであることもできる。
本発明のこの実施形態によれば、処理ステップは、基板１に窒素原子を含む（ｉｎｃｏｒｐｏｒａｔｅ）ために、窒素含有プラズマ、特にアルゴンプラズマで希釈されたＮＨ３プラズマ、Ｎ２プラズマ、又はＮ２Ｏプラズマを用いて膣化させるステップである。
好ましくは、４０ｍＴｏｒｒ未満の低圧で、特に１〜１０ｍＴｏｒｒの範囲内の圧力において約６０秒間プラズマは印加される。好適な温度の範囲は、２５℃〜６００℃である。最適化された結果は、１５０℃の温度で５ｍＴｏｒｒの圧力範囲内で得られた。プラズマの圧力が低いほど、窒素がより多く含まれる。プラズマ処理後に、約６００℃の熱処置が行われ得る。これは、特にマスク７がＧｅＯ２で形成された場合に有効である。この熱処理はＧｅＯｘＮｙ領域９の安定化をもたらし、またＧｅＯ２マスク層を浄化させる（揮発性にさせるため（ｔｏ ｒｅｎｄｅｒ ｖｏｌａｔｉｌｅ））からである。この処理は表面処理であり、窒素が濃厚な領域の厚さは１０ｎｍ未満であり、好ましくは５ｎｍ未満であって、より好ましくは３ｎｍ未満である。
実際に、ゲルマニウム基板１の表面上又は不動態化処理の際の雰囲気中における自然酸化ゲルマニウムのように、酸素の存在によって、膣化ステップはこれらの領域９にＧｅＯｘＮｙタイプの島状領域（ｉｓｌａｎｄ）の形成をもたらす。最終的なゲルマニウムオンインシュレータ基板（以下の記載を参照）において、これらの島状領域上の最上層のＧｅ材料は高い電子移動度を示す。
マスク７の除去後に、図１（ｄ）に示されているように、ソース基板１の内側に所定の分離領域１３を形成する。所定の分離領域１３は、主面３に実質的に平行となっている。主面３には、局所的に不動態化された酸化ゲルマニウム領域９が形成されている。ＳｍａｒｔＣｕｔ（登録商標）によれば、所定の分離領域は、所定のエネルギー及びドース（ｄｏｓｅ）でＨイオン又はＨｅイオンのような原子種１５をソース基板に注入する（ｉｍｐｌａｎｔ）ことによって得られる。変形例において、このステップは、マスク７の除去前に実行されることもできる。
その後、図１（ｅ）に示されているように、絶縁体層１７、特に酸化シリコン層のような酸化層がソース基板１上に、例えば堆積で形成される。絶縁体層１７は、ソース基板１の表面全体を覆っており、よって不動態化された領域９も覆われている。結果として、平坦化ステップは、例えばＣＭＰによって実行され得る。
継続されるステップにおいて、窒化された領域９を有するソース基板１及び絶縁体層１７は、特にボンディングによって、ハンドル基板５に取り付けられて、ソース−ハンドル複合体（ｓｏｕｒｃｅ−ｈａｎｄｌｅ ｃｏｍｐｏｕｎｄ）１９が形成される。接合（ｂｏｎｄｉｎｇ）は、ハンドル基板５と絶縁体層１７の表面２１との間で生じる（図１（ｆ）を参照）。
図１（ｇ）は、所定の分離領域１３で行われる分離ステップの結果を示す。典型的に、熱アニールは、所望の分離をもたらす。しかし、他のエネルギーを提供する手段が熱アニールの代替手段又は補完手段として適しているとすることができる。実際に、アニールの際に、残部２３と局所的に不動態化された領域９を有する新たに形成されたゲルマニウムオンインシュレータ基板との間の完全な分離まで、所定の分離領域１３の弱体化（ｗｅａｋｅｎｉｎｇ）が形成される。局所的に不動態化された領域９を有する本実施形態のゲルマニウムオンインシュレータ基板２５は、ハンドル基板２５、絶縁体層１７、不動態化された領域９、及び転写されたゲルマニウム層２７を備える。既に言及したように、基板２５は、不動態化された領域において向上された電子移動度を示し、不動態化されていない領域における正孔移動度は不動態化によって否定的な影響を受けない。
ソース基板１の残部２３は、次の局所的に不動態化されたゲルマニウムオンインシュレータの製造工程において、ソース基板として再利用され得る。
第１実施形態の変形例によれば、一連の様々なステップが変更され得る。例えば、第１の変形例において、図１（ｄ）に示されているイオン注入ステップが窒化された領域９の形成前に、すなわち図１（ｃ）に示されているステップ前に、実行され得る。更に、第２の変形例において、絶縁体層１７はイオン注入前に窒化された領域９上に形成される。すなわち、図１（ｅ）において示されているステップが、図１（ｄ）において示されているステップ前に実行されることができる。結果としては、この変形例において、表面の質を向上させるために、イオン注入後に絶縁体層１７の表面領域は除去される。第１実施形態の第３変形例によれば、窒素含有プラズマを適用する前に、酸素及び／又はアルゴン含有プラズマが適用されて、ソース基板１の上面上に既に存在する酸化ゲルマニウム層を改良又は厚くすることができる。窒素含有プラズマの役割は、その他、窒化された領域９におけるソース基板１の表面を活性化することである。
最終的な製品２５は、構造が安定されるように、研磨及び／又は熱処理のような更に追加的な処理を受けることができる。
図２（ａ）〜図２（ｇ）は、本願発明の方法の第２実施形態を示す。
図２（ａ）〜図２（ｄ）に示されているステップは、図１（ａ）〜図１（ｄ）に示されているステップに対応する。そのため、これらの説明は反復してしないが、図１（ａ）〜図１（ｄ）の説明の参照によって本明細書に組み込まれる。第１実施形態と第２実施形態との間における差は、窒化ステップ後にソース基板１上に絶縁体層１７を形成することに換えて、図２（ｅ）に示されているように、ハンドル基板５上に堆積又は熱処理によって絶縁体層３１、例えば酸化シリコンを形成することである。
絶縁体層３１の表面３３に対しては、プラズマ、特に、例えばＮＨ３、Ｎ２又はＮ２Ｏプラズマのように窒素含有プラズマ及び／又は酸素プラズマを用いた活性化が行われる。層３１のプラズマ処理は、図１（ｃ）と関連して詳細に示されているソース基板のプラズマ処理に相当する条件で実行される。
図２（ｆ）は、ハンドル基板５にソース基板１を、特に接合（ｂｏｎｄｉｎｇ）によって取り付けてソース−ハンドル複合体構造３３を形成するステップを示す。この場合において、接合は、絶縁体層３１の表面３３と不動態化された領域９を有するソース基板１の表面３とで生じる。
第１実施形態のように、図２（ｇ）に示されている次のステップは、ソース基板１の残部（図示せず）からゲルマニウムオンインシュレータ型基板３７を分離する工程を含む。この実施形態におけるゲルマニウムオンインシュレータ基板３７は、ハンドル基板５、絶縁体層３１、局所的に不動態化された領域９、及び転写層２７を備える。
変形例によれば、所定の分離領域１３の形成後に局所的に不動態化された領域９が得られるように、図２（ｃ）及び図２（ｄ）において示されているステップが交換されることができる。この場合、ソース基板１のプラズマ処理及び絶縁体層３１のプラズマ処理の直後に、取り付けが実行されることができ、ＧｅＯｘＮｙ領域９の化学量論的な安定性の向上が観察される。
また、第１及び第２の実施形態に係る方法は、絶縁体層１７及び絶縁体層３１との間で取り付けが実行された場合において、組合せられ得る。
図３（ａ）〜図３（ｇ）は、本実施形態に係る局所的に不動態化されたゲルマニウムオンインシュレータ基板の第３実施形態を示す。図３（ａ）〜図３（ｇ）は、パターニングされたマスクを形成する一つの可能性を詳細に示しており、このマスクを用いてソース基板１を処理し、ソース基板１上に局所的に不動態化された領域９を得る。本実施形態におけるマスクは、ソース基板１の表面３と接触している。
図３（ａ）は、図１（ａ）及び図２（ａ）に対応しており、ゲルマニウムウェーハ又は表面３上にゲルマニウム層を有するウェーハのソース基板１を表している。図３（ｂ）は、ソース基板１の表面３上に酸化ゲルマニウムのＧｅＯ２層４１を形成する次のステップを示す。酸化ゲルマニウム層４１は、自然酸化層に対応するが、堆積されたものであることができる。
次のステップは、酸化ゲルマニウム層４１上にフォトレジスト層４３を形成するステップを含む。次に、この技術分野において公知であるナノインプリント（ｎａｎｏ−ｉｍｐｒｉｎｔ）を用いて、フォトレジスト層４３をパターニングする。パターニングされたフォトレジスト層４５によって、パターニングされたマスク４７は酸化ゲルマニウム層４３の内側に形成され、図１（ｃ）に示されているようにマスク７の機能をする。層４３のパターニングは、例えば反応性イオンエッチング工程を用いて実行される。代替方法としては、酸化ゲルマニウム層４１におけるマスク４７の形成に、フォトレジスト層の形成に替えて、レーザーアブレーション（ｌａｓｅｒ ａｂｌａｔｉｏｎ）、イオンビームスパッタリング又は電子ビームスパッタリングのプロセスが用いられ得る。フォトレジスト層を除去するステップが不動態化された表面層上に影響（除去）を及ぼさないように、フォトレジスト層４５は不動態化ステップ前に除去されることが好ましい。その後、マスク４７を介して（ｖｉａ）、図１（ｃ）関連して示されているように窒化処理が行われ、ソース基板１内に窒化された領域９が形成される。そのステップの結果は、図３（ｆ）に示されている。
最終的に、例えば、Ｎ２プラズマによって又は約６００℃で一時間以上の熱処理によって、マスク４７が除去される。
図４（ａ）〜図４（ｆ）は、本実施形態に係る局所的に不動態化されたゲルマニウムオンインシュレータ基板の製造のための第４実施形態を示す。既に、図１（ａ）、図２（ａ）及び図３（ａ）に示されているように、図４（ａ）に示されているステップは、基板１の表面３がゲルマニウム層であるように、ゲルマニウム基板１又はエピタキシャルＧｅ層を備える基板を設けることにその本質がある。前で既に示したプロセスステップは、再度詳細に反復されないが、この説明は参照として本明細書中に組み込まれている。
その後、マスク５１を用いてソース基板１に凹部５３を形成する。凹部５３は、その深さがｄ１であり、例えば反応性イオンエッチングのようなエッチングプロセスを用いて得られる。凹部５３は、マイクロメータの規模であり、例えば１マイクロである（図４（ｂ）を参照）。
その後、図１（ｃ）において示されているようなプロセスステップが行われ（図４（ｃ））、すなわち、凹部５３を有するソース基板１がマスク７を介して処理され、図１（ｃ）に示されている領域９に相当する局所的に不動態化された領域５５が得られる。実際に、局所的に不動態化された領域５５と図１（ｃ）に示されている領域９との間の差は、局所的に不動態化された領域５５が凹部５３の内側に形成されることである。
次のステップとして（図４（ｄ））、局所的に不動態化された領域５５及び凹部５３を覆う絶縁体層５７、例えばＳｉＯ２層が、ソース基板１上に形成される。絶縁体層５７の表面を滑らかにするために、ＣＭＰのような研磨ステップが実行される。
次に、図１（ｄ）及び図４（ｅ）に示されているように、所定の分離領域１３がソース基板１内に形成される。本実施形態によれば、所定の分離領域１３が、ゲルマニウム基板の表面から凹部５３の底面５９に到る距離ｄ１より浅い深さｄ２で形成される。
その後、絶縁体層５７を有するソース基板１が、好ましくは接合によって（図１（ｂ）及び図１（ｆ）に示されているように）ハンドル基板５取り付けられ、図１（ｇ）に示されているように所定の分離領域１３で分離が生じる。分離後、図４（ｆ）に示されているように、局所的に不動態化されたゲルマニウムオンインシュレータ基板６１が得られる。合わせマーク（ａｌｉｇｎｍｅｎｔ ｍａｒｋ）６３が基板６１の表面上にあるので、合わせマーク６３と不動態化された領域との間において固定された位置的な関係に基づいて（それぞれのマスク７及び５１に基づいて）局所的に不動態化された領域５５上のゲルマニウムの島状領域６５の位置を特定することが容易となる。
本実施形態の更なる変形例を得るように、第１〜第４の実施形態は自由に組み合わせられ得る。
局所的に不動態化されたゲルマニウムオンインシュレータ基板２５，３７及び６１及びそれらの様々な変形例は、単一の基板上に製造されたｎ−ＭＯＳ構造及びｐ−ＭＯＳ構造を有するデバイスにおいてそれらの用途がある。特に、不動態化された領域における高い電子移動度及び他の領域における優れた正孔移動度というメリットが得られる。
図５は、基板５１及び更なるエレクトロニクスの構造を示す。図５において示されているように、ｎ−ＭＯＳデバイス７１，７３は（この領域における高い電子移動度によって）不動態化された領域５５上に位置し、ｐ−ＭＯＳデバイス７５，７７は（高い正孔移動度によって）不動態化されていない領域上に位置される。これによって、その上に設けられた両タイプのデバイスが改善された性能を有するウェーハを可能とする。表面上の合わせマーク６３は、基板６１上の特定の領域上に各デバイス７１，７３，７５，７７を正確に位置させることに有利である。従った、ゲルマニウムオンインシュレータ基板に基づく良質のデバイスを作ることができる。

Claims (21)

  1. 局所的に不動態化されたゲルマニウムオンインシュレータ基板を製造する方法であって、
    ａ）Ｇｅ含有層、特にＳｉＧｅ層若しくはエピタキシャルＧｅ層を備える基板、又はＧｅ基板を、ソース基板として形成するステップと、
    ｂ）不動態化された領域、特にＧｅＯｘＮｙを含む領域を局所的に形成するステップと、
    を備える、方法。
  2. 前記ステップｂ）が、前記ソース基板上にパターニングされたマスクを形成する工程を備える、請求項１に記載の方法。
  3. 前記ステップｂ）が、窒化によって不動態化する工程を更に備える、請求項１又は２に記載の方法。
  4. 前記ステップｂ）が、プラズマ、特にＮＨ３プラズマ、Ｎ２プラズマ、又はＮ２Ｏプラズマを用いて、前記ソース基板を処理する工程を備える、請求項１〜３の何れか一項に記載の方法。
  5. 前記ステップｂ）が、酸素プラズマ及び／又はアルゴンプラズマを、特に前記ＮＨ３プラズマ、前記Ｎ２プラズマ、又は前記Ｎ２Ｏプラズマを印加する前に、印加する工程を更に備える、請求項１〜４の何れか一項に記載の方法。
  6. 前記ステップｂ）の前又は後に、ｃ）前記ソース基板内に所定の分離領域を形成するステップを更に備える、請求項１〜５の何れか一項に記載の方法。
  7. 前記ステップｃ）の前又は後に、ｄ）絶縁体層、特に酸化層を前記ソース基板上に形成するステップを更に備える、請求項１〜６の何れか一項に記載の方法。
  8. 前記局所的に不動態化された領域を、特に約６００℃で１時間以上アニールするステップを更に備える、請求項１〜７の何れか一項に記載の方法。
  9. ｅ）前記ソース基板をハンドル基板に、好ましくはボンディングによって取り付けるステップと、
    ｆ）前記所定の分離領域で前記ソース基板を分離して、前記局所的に不動態化されたゲルマニウムオンインシュレータ基板を得るステップと、
    を更に備える、請求項１〜８の何れか一項に記載の方法。
  10. 前記ステップｅ）の前に、ｇ）絶縁体層、特に酸化層を前記ハンドル基板上に形成するステップを更に備える、請求項９に記載の方法。
  11. 前記ステップｅ）の前に、ｈ）プラズマ、特に酸素プラズマ及び／又はＮＨ３プラズマ、Ｎ２プラズマ、又はＮ２Ｏプラズマを用いて前記ハンドル基板を活性化するステップを更に備える、請求項９又は１０に記載の方法。
  12. 前記ステップｅ）が、前記ソース基板に対する前記プラズマス処理ステップｂ）及び前記ハンドル基板の前記プラズマ処理ステップｈ）の直後に、且つ更なるプロセスステップを介在することなく、行われる、請求項９〜１１に記載の方法。
  13. 前記マスクが、一以上のシャドーマスク、特にテフロンマスク又は金属マスクであり、又は堆積されたマスク、特にフォトレジストベースマスク又はＧｅＯ２マスクである、請求項２〜１２の何れか一項に記載の方法。
  14. 前記マスク形成工程は、
    前記ソース基板上にＧｅＯｘ層を形成することと、
    フォトレジスト層を形成することと、
    前記フォトレジスト層をナノインプリンティングすることと、
    プラズマエッチング、特に反応性イオンエッチングによってパターンを形成することと、を備える、請求項１３に記載の方法。
  15. 前記ソース基板内又は前記ソース基板上に合わせマークを形成するステップを更に備える、請求項１〜１４の何れか一項に記載の方法。
  16. 前記合わせマーク形成ステップが、前記ソース基板パターン内に凹部のパターンを形成するステップを備える、請求項１５に記載の方法。
  17. 絶縁体層、特にＳｉＯ２層が前記凹部内に形成される、請求項１６に記載の方法。
  18. 前記ステップｃ）が行われ、前記所定の分離領域が前記ソース基板内の前記凹部を横切る、請求項１５〜１７の何れか一項に記載の方法。
  19. 局所的に不動態化された領域をＧｅ層内又はＧｅ層上に備えており、請求項１〜１８の何れか一項に記載の方法によって得られるゲルマニウムオンインシュレータ基板。
  20. 前記局所的に不動態化された領域の位置を特定するように構成且つ配置された合わせマークを更に備える、請求項１９に記載のゲルマニウムオンインシュレータ基板。
  21. ゲルマニウムオンインシュレータ基板内又はゲルマニウムオンインシュレータ基板上に、ｎ−ＭＯＳデバイス構造及びｐ−ＭＯＳデバイス構造を備える電子デバイスにおいて、
    前記ｎ−ＭＯＳデバイス構造が、局所化されていると共に不動態化された領域、特にＧｅＯｘＮｙを含む領域上に形成されており、
    前記ｐ−ＭＯＳデバイス構造が、前記ゲルマニウムオンインシュレータ基板の他の領域上に形成されていることを特徴とする電子デバイス。


JP2009200482A 2008-09-03 2009-08-31 局所的に不動態化されたゲルマニウムオンインシュレータ基板の製造方法 Expired - Fee Related JP5240578B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20080290827 EP2161742A1 (en) 2008-09-03 2008-09-03 Method for Fabricating a Locally Passivated Germanium-on-Insulator Substrate
EP08290827.8 2008-09-03

Publications (2)

Publication Number Publication Date
JP2010062563A true JP2010062563A (ja) 2010-03-18
JP5240578B2 JP5240578B2 (ja) 2013-07-17

Family

ID=40085584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009200482A Expired - Fee Related JP5240578B2 (ja) 2008-09-03 2009-08-31 局所的に不動態化されたゲルマニウムオンインシュレータ基板の製造方法

Country Status (3)

Country Link
US (2) US8372733B2 (ja)
EP (1) EP2161742A1 (ja)
JP (1) JP5240578B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8298923B2 (en) * 2010-10-27 2012-10-30 International Business Machinces Corporation Germanium-containing release layer for transfer of a silicon layer to a substrate
US8772873B2 (en) 2011-01-24 2014-07-08 Tsinghua University Ge-on-insulator structure and method for forming the same
CN102157432A (zh) * 2011-01-24 2011-08-17 清华大学 GeOI结构及其形成方法
US10020187B2 (en) 2012-11-26 2018-07-10 Applied Materials, Inc. Apparatus and methods for backside passivation
CN103078009B (zh) * 2013-01-14 2015-05-27 中国科学院上海微系统与信息技术研究所 基于免等离子工艺降低暗电流的光电探测器芯片制作方法
CN103928297B (zh) * 2013-12-28 2017-04-26 华中科技大学 锗硅纳米低维结构的可控制备方法及产品
CN105742180A (zh) * 2016-03-11 2016-07-06 成都海威华芯科技有限公司 GaN HEMT器件的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111014A (ja) * 1999-08-30 2001-04-20 Lucent Technol Inc ボンデッドウエハおよびその製造方法およびそれにより製造される集積回路
JP2006148066A (ja) * 2004-11-19 2006-06-08 Soi Tec Silicon On Insulator Technologies Sa ゲルマニウム・オン・インシュレータ（ＧｅＯＩ）型ウェーハの製造方法
WO2007045759A1 (fr) * 2005-10-19 2007-04-26 S.O.I. Tec Silicon On Insulator Technologies Traitement d'une couche de germanium collee a un substrat
JP2008516443A (ja) * 2004-10-06 2008-05-15 コミツサリア タ レネルジー アトミーク 様々な絶縁領域及び／又は局所的な垂直導電領域を有する混合積層構造物を製造する方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855436B2 (en) * 2003-05-30 2005-02-15 International Business Machines Corporation Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal
US7049660B2 (en) * 2003-05-30 2006-05-23 International Business Machines Corporation High-quality SGOI by oxidation near the alloy melting temperature
US6830962B1 (en) * 2003-08-05 2004-12-14 International Business Machines Corporation Self-aligned SOI with different crystal orientation using wafer bonding and SIMOX processes
US7078300B2 (en) * 2003-09-27 2006-07-18 International Business Machines Corporation Thin germanium oxynitride gate dielectric for germanium-based devices
US7094634B2 (en) * 2004-06-30 2006-08-22 International Business Machines Corporation Structure and method for manufacturing planar SOI substrate with multiple orientations
US7157300B2 (en) * 2004-11-19 2007-01-02 Sharp Laboratories Of America, Inc. Fabrication of thin film germanium infrared sensor by bonding to silicon wafer
US7125759B2 (en) * 2005-03-23 2006-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor-on-insulator (SOI) strained active areas
GB0612093D0 (en) * 2006-06-19 2006-07-26 Univ Belfast IC Substrate and Method of Manufacture of IC Substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111014A (ja) * 1999-08-30 2001-04-20 Lucent Technol Inc ボンデッドウエハおよびその製造方法およびそれにより製造される集積回路
JP2008516443A (ja) * 2004-10-06 2008-05-15 コミツサリア タ レネルジー アトミーク 様々な絶縁領域及び／又は局所的な垂直導電領域を有する混合積層構造物を製造する方法
JP2006148066A (ja) * 2004-11-19 2006-06-08 Soi Tec Silicon On Insulator Technologies Sa ゲルマニウム・オン・インシュレータ（ＧｅＯＩ）型ウェーハの製造方法
WO2007045759A1 (fr) * 2005-10-19 2007-04-26 S.O.I. Tec Silicon On Insulator Technologies Traitement d'une couche de germanium collee a un substrat
JP2009513009A (ja) * 2005-10-19 2009-03-26 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 基板に貼り合わされたゲルマニウム層の処理

Also Published As

Publication number Publication date
US20100052104A1 (en) 2010-03-04
EP2161742A1 (en) 2010-03-10
JP5240578B2 (ja) 2013-07-17
US9076713B2 (en) 2015-07-07
US8372733B2 (en) 2013-02-12
US20130134547A1 (en) 2013-05-30

Similar Documents

Publication Publication Date Title
JP5240578B2 (ja) 局所的に不動態化されたゲルマニウムオンインシュレータ基板の製造方法
TWI297171B (en) Method for fabricating a germanium on insulator (geoi) type wafer
US7008860B2 (en) Substrate manufacturing method
US20010012649A1 (en) Semiconductor substrate processing method
JP2005311367A (ja) ハイブリッド結晶方位上の歪みシリコンｃｍｏｓ
KR19980071515A (ko) 절연층 및 반도체층 사이의 접촉 없이 서로 접착된 반도체웨이퍼로부터 제조되는 적층기판 및 그 제조방법
US5290715A (en) Method of making dielectrically isolated metal base transistors and permeable base transistors
TW200409279A (en) Method for forming trench isolation
JPH0748491B2 (ja) 集積回路半導体デバイスの製造方法
US6579766B1 (en) Dual gate oxide process without critical resist and without N2 implant
CN109716185B (zh) 用于制造半导体结构的方法、光子器件
TWI305017B (en) Semiconductor devices and methods for fabricating gate spacers
JP2007173694A (ja) 半導体基板の作製方法
TWI282122B (en) Post plasma clean process for a hardmask
TW200832511A (en) Patterning methods
TW202042301A (zh) 一種製作半導體元件的方法
CN105161414B (zh) 栅极硬掩模层的去除方法
JPH02203549A (ja) 半導体装置の製造方法
JP2012080076A (ja) 半導体装置とその製造方法
US7205243B2 (en) Process for producing a mask on a substrate
US20170352581A1 (en) Semiconductor wafer and method for manufacturing the same
US7425511B2 (en) Methods for manufacturing shallow trench isolation layers of semiconductor devices
KR100800106B1 (ko) 반도체 소자의 트렌치 절연막 형성 방법
TW200933748A (en) Method of manufacturing a MOS transistor
JP2006135529A (ja) 薄膜共振子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5240578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees