JP2006135529A - 薄膜共振子の製造方法 - Google Patents
薄膜共振子の製造方法 Download PDFInfo
- Publication number
- JP2006135529A JP2006135529A JP2004320975A JP2004320975A JP2006135529A JP 2006135529 A JP2006135529 A JP 2006135529A JP 2004320975 A JP2004320975 A JP 2004320975A JP 2004320975 A JP2004320975 A JP 2004320975A JP 2006135529 A JP2006135529 A JP 2006135529A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- substrate
- film
- manufacturing
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】犠牲層を用いてキャビティ部を形成する薄膜共振子の製造方法において、歩留まりを向上させる。
【解決手段】凹部3を含むSi基板1の表面に、誘電体4aを含む溶液をスピンオンにより塗布することでスピンオン膜4を形成し、この塗布した誘電体4aを熱処理により焼結する。その際に、焼結後の誘電体4aの厚さが凹部3の深さにほぼ等しくなるように塗布される溶液の厚さを調整することで、化学的機械的研磨のようなメカノケミカル処理を用いることなく凹部3に誘電体4a(犠牲層)を充填するとともにSi基板1の表面を平坦化することができる。
【選択図】図1
【解決手段】凹部3を含むSi基板1の表面に、誘電体4aを含む溶液をスピンオンにより塗布することでスピンオン膜4を形成し、この塗布した誘電体4aを熱処理により焼結する。その際に、焼結後の誘電体4aの厚さが凹部3の深さにほぼ等しくなるように塗布される溶液の厚さを調整することで、化学的機械的研磨のようなメカノケミカル処理を用いることなく凹部3に誘電体4a(犠牲層)を充填するとともにSi基板1の表面を平坦化することができる。
【選択図】図1
Description
本発明は、薄膜共振子の製造方法に関し、特に、圧電膜が電極膜により挟まれた圧電共振部が基板の表面上に形成されており、この圧電共振部と基板との間にキャビティ部が形成されている薄膜共振子を製造する方法に関する。
この種の薄膜共振子を製造する方法において、圧電共振部と基板との間のキャビティ部を犠牲層(誘電体層)を用いて形成する方法が知られており、その一例が下記特許文献1に開示されている。以下、この従来の薄膜共振子の製造方法について、図6の断面図を用いて説明する。
まず基板101の表面に凹部103を形成する(図6(a))。次に、凹部103を犠牲層で充填するために、凹部103を含む基板101の表面に誘電体膜140をスパッタ等により凹部103が十分に埋まるまで成膜する(図6(b))。基板101(誘電体膜140)の表面は、図6(b)に示すように、凹部103の上では窪みを反映した分だけ他の部分より低くなるため、化学的機械的研磨のようなメカノケミカル処理を行うことで凹部103に誘電体膜140(犠牲層)が充填された基板101の表面を平坦化する(図6(c))。その後は、既知の工程を用いて、圧電膜109が上部電極膜112及び下部電極膜106により挟まれた圧電共振部107を基板101の表面上に形成する(図6(d))。最後に、凹部103に充填された誘電体膜140(犠牲層)をエッチングにより除去することで、圧電共振部107と基板101との間にキャビティ部113を形成する(図6(e))。
その他にも、特許文献2〜4の薄膜共振子の製造方法が開示されている。
図6に示す薄膜共振子の製造方法においては、圧電共振部107を基板101の表面上に形成する前に、化学的機械的研磨のようなメカノケミカル処理を行うことで凹部103に犠牲層が充填された基板101の表面を平坦化している。そのため、化学的機械的研磨により平坦化した基板101の表面に加工歪や欠陥が発生しやすくなり、歩留まりが低下してしまうという問題点がある。
本発明は、犠牲層を用いてキャビティ部を形成する薄膜共振子の製造方法において、歩留まりを向上させることを目的とする。
本発明に係る薄膜共振子の製造方法は、上述の目的を達成するために以下の手段を採った。
本発明に係る薄膜共振子の製造方法は、圧電膜が電極膜により挟まれた圧電共振部が基板の表面上に形成されており、該圧電共振部と基板との間にキャビティ部が形成されている薄膜共振子を製造する方法であって、基板の表面に形成された凹部に誘電体を充填する誘電体充填工程と、基板の表面における凹部を含む領域上に前記圧電共振部を形成する圧電共振部形成工程と、凹部に充填された誘電体を除去することで、前記圧電共振部と基板との間にキャビティ部を形成するキャビティ部形成工程と、を含み、前記誘電体充填工程は、凹部を含む基板の表面に誘電体を含む溶液をスピンオンにより塗布するスピンオン工程と、該スピンオン工程にて基板の表面に塗布された誘電体を熱処理により焼結する焼結工程と、基板の表面における凹部以外の領域に形成された誘電体を除去する誘電体除去工程と、を含み、前記焼結工程にて焼結された後の誘電体の厚さが凹部の深さにほぼ等しくなるように、前記スピンオン工程にて塗布される溶液の厚さが調整されることを要旨とする。
本発明においては、凹部を含む基板の表面に誘電体を含む溶液をスピンオンにより塗布し、この塗布した誘電体を熱処理により焼結する。焼結の前後では塗布材料の厚さが収縮するため、焼結後の誘電体の厚さが凹部の深さにほぼ等しくなるように塗布される溶液の厚さを調整する。これによって、化学的機械的研磨のようなメカノケミカル処理を用いることなく、凹部に誘電体(犠牲層)を充填するとともに基板の表面を平坦化することができる。したがって、本発明によれば、基板の表面に加工歪や欠陥が発生するのを抑止することができ、歩留まりを向上させることができる。
本発明に係る薄膜共振子の製造方法において、前記誘電体除去工程は、フォトプロセスを用いて基板の表面における凹部以外の領域に形成された誘電体を除去する工程であるものとすることもできる。
本発明に係る薄膜共振子の製造方法において、基板の表面における凹部を含む領域上に、凹部に充填された誘電体と同種の誘電体膜をドライプロセスを用いて形成する誘電体膜形成工程をさらに含み、前記圧電共振部形成工程は、前記誘電体膜形成工程にて形成された誘電体膜上に前記圧電共振部を形成する工程であるものとすることもできる。こうすれば、圧電膜の配向性を向上させることができるので、電気機械結合係数を高くすることができる。
本発明に係る薄膜共振子の製造方法において、基板の表面における凹部を含む領域上に、凹部に充填された誘電体と異種の誘電体膜を形成する誘電体膜形成工程を含み、前記圧電共振部形成工程は、前記誘電体膜形成工程にて形成された誘電体膜上に前記圧電共振部を形成する工程であるものとすることもできる。こうすれば、凹部に充填された誘電体をエッチングにより除去することでキャビティ部を形成する際に、エッチング液が圧電共振部に直接接触するのを防止することができるので、キャビティ部形成の歩留まりを向上させることができる。
以下、本発明を実施するための形態(以下実施形態という)を図面に従って説明する。
図1,2は、本発明の実施形態に係る薄膜共振子の製造方法を説明するための基板の断面図であり、図3は、本実施形態に係る製造方法により製造された薄膜共振子の構成の概略を示す図である。本実施形態に係る薄膜共振子の製造方法は、以下に説明する誘電体充填工程、圧電共振部形成工程、及びキャビティ部形成工程を含む。なお、図1,2では説明の便宜上、1つの素子のみ図示しているが、実際は基板(ウェハ)上に多数の素子が形成されてからダイシングにより個片化される。
まず表面に例えばSiO2による熱酸化膜(絶縁膜)2が500nm程度形成されたSi基板(ウェハ)1を用意する。ただし、Si基板1の裏面にも熱酸化膜(絶縁膜)2が形成されていてもよい。このSi基板1(絶縁膜2)の表面にフォトプロセス(フォトリソグラフィ)を用いて100nm程度の深さの凹部3を形成する(図1(a))。
次に、Si基板1(絶縁膜2)の表面に形成された凹部3に犠牲層として誘電体4aを充填する(誘電体充填工程)。本実施形態においては、以下に説明するスピンオン工程、焼結工程、及び誘電体除去工程により、凹部3に誘電体4aを充填する誘電体充填工程を行う。
「スピンオン工程」
スピンオン工程においては、凹部3を含むSi基板1(絶縁膜2)の表面に、誘電体4aの微粉末を有機溶剤に溶かした溶液をスピンオン(スピンコート)により塗布することで、スピンオン膜4を形成する(図1(b))。ここでは、Si基板1の表面に塗布する溶液の厚さ(スピンオン膜4の厚さ)を凹部3の深さより十分厚く設定しておくことで、凹部3が溶液により十分に充填されるようにしておく。溶液の塗布にスピンオンを用いることで、図1(b)に示すように、形成されたスピンオン膜4の表面が平坦化される。なお、ここでの誘電体4aの一例としてはZnOを挙げることができ、有機溶剤の一例としてはアセチルアセトンを挙げることができる。
スピンオン工程においては、凹部3を含むSi基板1(絶縁膜2)の表面に、誘電体4aの微粉末を有機溶剤に溶かした溶液をスピンオン(スピンコート)により塗布することで、スピンオン膜4を形成する(図1(b))。ここでは、Si基板1の表面に塗布する溶液の厚さ(スピンオン膜4の厚さ)を凹部3の深さより十分厚く設定しておくことで、凹部3が溶液により十分に充填されるようにしておく。溶液の塗布にスピンオンを用いることで、図1(b)に示すように、形成されたスピンオン膜4の表面が平坦化される。なお、ここでの誘電体4aの一例としてはZnOを挙げることができ、有機溶剤の一例としてはアセチルアセトンを挙げることができる。
「焼結工程」
焼結工程においては、例えば窒素または酸素雰囲気中で550〜800℃、30分程度の熱処理を行うことで、スピンオン工程にてSi基板1の表面に塗布された溶液(形成されたスピンオン膜4)に含まれる誘電体4aを焼結する(図1(c))。ここで、熱処理後(焼結後)における塗布材料の厚さは、熱処理前(焼結前)における厚さの数%程度に収縮する。本実施形態においては、この収縮分を見込んで、熱処理後(焼結後)における誘電体4aの厚さが凹部3の深さにほぼ等しくなるように、スピンオン工程にて塗布される溶液の厚さ(形成されるスピンオン膜4の厚さ)を予め調整しておく。この溶液の厚さ(スピンオン膜4の厚さ)については例えば実験的に設定することができ、典型的な例を挙げると、熱処理(焼結)による塗布材料の収縮率を6%とし凹部3の深さを100nmとしたときに、スピンオン工程にて塗布する溶液の厚さを1700nm程度とする。この場合は、熱処理後(焼結後)における誘電体4aの厚さは102nm程度となるため、凹部3に充填された誘電体4aの厚さを凹部3の深さにほぼ一致させることができ、凹部3に充填された誘電体4aの表面高さを凹部3の肩のレベルにほぼ一致させることができる。
焼結工程においては、例えば窒素または酸素雰囲気中で550〜800℃、30分程度の熱処理を行うことで、スピンオン工程にてSi基板1の表面に塗布された溶液(形成されたスピンオン膜4)に含まれる誘電体4aを焼結する(図1(c))。ここで、熱処理後(焼結後)における塗布材料の厚さは、熱処理前(焼結前)における厚さの数%程度に収縮する。本実施形態においては、この収縮分を見込んで、熱処理後(焼結後)における誘電体4aの厚さが凹部3の深さにほぼ等しくなるように、スピンオン工程にて塗布される溶液の厚さ(形成されるスピンオン膜4の厚さ)を予め調整しておく。この溶液の厚さ(スピンオン膜4の厚さ)については例えば実験的に設定することができ、典型的な例を挙げると、熱処理(焼結)による塗布材料の収縮率を6%とし凹部3の深さを100nmとしたときに、スピンオン工程にて塗布する溶液の厚さを1700nm程度とする。この場合は、熱処理後(焼結後)における誘電体4aの厚さは102nm程度となるため、凹部3に充填された誘電体4aの厚さを凹部3の深さにほぼ一致させることができ、凹部3に充填された誘電体4aの表面高さを凹部3の肩のレベルにほぼ一致させることができる。
「誘電体除去工程」
誘電体除去工程においては、凹部3に形成された誘電体4aの上にレジスト5を形成し、Si基板1(絶縁膜2)の表面における凹部3以外の領域に形成された誘電体4aをエッチングにより除去する(図1(d))。その後、誘電体4a上のレジスト5を除去する。これによって、凹部3に誘電体4a(犠牲層)が充填され、かつSi基板1の表面が平坦化される。このように、本実施形態では、フォトプロセス(フォトリソグラフィ)を用いて凹部3以外の領域に形成された誘電体4aを除去する。
誘電体除去工程においては、凹部3に形成された誘電体4aの上にレジスト5を形成し、Si基板1(絶縁膜2)の表面における凹部3以外の領域に形成された誘電体4aをエッチングにより除去する(図1(d))。その後、誘電体4a上のレジスト5を除去する。これによって、凹部3に誘電体4a(犠牲層)が充填され、かつSi基板1の表面が平坦化される。このように、本実施形態では、フォトプロセス(フォトリソグラフィ)を用いて凹部3以外の領域に形成された誘電体4aを除去する。
「圧電共振部形成工程」
凹部3を誘電体4aにより充填した後は、下部電極膜6をSi基板1(絶縁膜2)上に形成する(図1(e))。下部電極膜6の一例を挙げると、図1(e)に示すように、まずAl膜6aを100nm程度蒸着により形成し、その上にMo膜6bを100nm程度スパッタにより形成する。その後は、下部電極膜6(Mo膜6b)上にレジスト8を形成して下部電極膜6(Al膜6a及びMo膜6b)のパターンニングを行う(図1(f))。次に、下部電極膜6上のレジスト8を除去し、圧電膜9として例えばAlN膜を400〜1200nm程度下部電極膜6上に形成する。その後は、圧電膜9上にレジスト10を形成し(図1(g))、圧電膜9のパターンニングを行ってから圧電膜9上のレジスト10を除去する(図2(a))。次に、下部電極膜6(Mo膜6b)上にレジスト11を形成してから上部電極膜12として例えばAl膜を100nm程度蒸着により圧電膜9上に形成することで、上部電極膜12のパターンニングを行う(図2(b))。その後は、下部電極膜6上のレジスト11を除去する。以上の工程によって、圧電膜9が上部電極膜12及び下部電極膜6により挟まれた圧電共振部7をSi基板1(絶縁膜2)の表面上に形成することができる。
凹部3を誘電体4aにより充填した後は、下部電極膜6をSi基板1(絶縁膜2)上に形成する(図1(e))。下部電極膜6の一例を挙げると、図1(e)に示すように、まずAl膜6aを100nm程度蒸着により形成し、その上にMo膜6bを100nm程度スパッタにより形成する。その後は、下部電極膜6(Mo膜6b)上にレジスト8を形成して下部電極膜6(Al膜6a及びMo膜6b)のパターンニングを行う(図1(f))。次に、下部電極膜6上のレジスト8を除去し、圧電膜9として例えばAlN膜を400〜1200nm程度下部電極膜6上に形成する。その後は、圧電膜9上にレジスト10を形成し(図1(g))、圧電膜9のパターンニングを行ってから圧電膜9上のレジスト10を除去する(図2(a))。次に、下部電極膜6(Mo膜6b)上にレジスト11を形成してから上部電極膜12として例えばAl膜を100nm程度蒸着により圧電膜9上に形成することで、上部電極膜12のパターンニングを行う(図2(b))。その後は、下部電極膜6上のレジスト11を除去する。以上の工程によって、圧電膜9が上部電極膜12及び下部電極膜6により挟まれた圧電共振部7をSi基板1(絶縁膜2)の表面上に形成することができる。
「キャビティ部形成工程」
圧電共振部7をSi基板1の表面上に形成した後は、まず上部電極膜12及び下部電極膜6をエッチング保護膜(図示せず)でカバーする。次に、凹部3に充填された誘電体4a(犠牲層)をウェットエッチングにより除去することで、圧電共振部7(下部電極膜6)とSi基板1(絶縁膜2)との間にキャビティ部13を形成する。ここでは、図3(b)の平面図に示すように、凹部3(誘電体4a)と連通するエッチング液侵入口14をSi基板1(絶縁膜2)に予め形成しておき、このエッチング液侵入口14からエッチング液(例えば希塩酸)を導入することで凹部3の誘電体4aを除去する。キャビティ部13を形成した後は、エッチング保護膜を除去する(図2(c))。
圧電共振部7をSi基板1の表面上に形成した後は、まず上部電極膜12及び下部電極膜6をエッチング保護膜(図示せず)でカバーする。次に、凹部3に充填された誘電体4a(犠牲層)をウェットエッチングにより除去することで、圧電共振部7(下部電極膜6)とSi基板1(絶縁膜2)との間にキャビティ部13を形成する。ここでは、図3(b)の平面図に示すように、凹部3(誘電体4a)と連通するエッチング液侵入口14をSi基板1(絶縁膜2)に予め形成しておき、このエッチング液侵入口14からエッチング液(例えば希塩酸)を導入することで凹部3の誘電体4aを除去する。キャビティ部13を形成した後は、エッチング保護膜を除去する(図2(c))。
以上に説明した誘電体充填工程、圧電共振部形成工程、及びキャビティ部形成工程に基づいて、図3(a)の断面図及び図3(b)の平面図に示すように、圧電膜9が上部電極膜12及び下部電極膜6により挟まれた圧電共振部7がSi基板6の表面上に形成されており、圧電共振部7とSi基板1との間にキャビティ部13が形成されている薄膜共振子を得ることができる。
以上説明したように、本実施形態においては、凹部3を含むSi基板1の表面に、誘電体4aを含む溶液をスピンオンにより塗布することでスピンオン膜4を形成し、この塗布した誘電体4aを熱処理により焼結する。その際に、焼結後の誘電体4aの厚さが凹部3の深さにほぼ等しくなるように塗布される溶液の厚さ(形成されるスピンオン膜4の厚さ)を調整することで、化学的機械的研磨のようなメカノケミカル処理を用いることなく凹部3に誘電体4a(犠牲層)を充填するとともにSi基板1の表面を平坦化することができる。したがって、本実施形態によれば、Si基板1の表面に加工歪や欠陥が発生するのを抑止することができ、歩留まりを向上させることができる。さらに、メカノケミカル処理における治具への取り付け、ウェット工程、治具からの取り外し、基板の洗浄、及び基板表面に発生したダメージ層の処理等の工程が不要となるため、薄膜共振子の製造工程を簡略化することもできる。
次に、本実施形態に係る薄膜共振子の製造方法の変形例について、図4,5を用いて説明する。
本実施形態においては、前述の誘電体充填工程を行った後に、Si基板1(絶縁膜2)の表面における凹部3を含む領域上に、凹部3に充填された誘電体4aと材料組成が同種の誘電体膜42をドライプロセスを用いて形成する誘電体膜形成工程を行ってもよい。例えば凹部3に充填された誘電体4aがZnOである場合は、この誘電体膜42としてZnO膜(例えば30〜50nm程度)を形成する。このZnO膜はC軸にほぼ配向している。そして、ここでのドライプロセスの一例としては、スパッタを用いることができる。この場合における圧電共振部形成工程は、誘電体膜形成工程にて形成された誘電体膜42上に圧電共振部7を形成する工程となる。なお、図4,5に示す他の工程については、図1,2に示す工程と同様であるため説明を省略する。
図4,5に示す薄膜共振子の製造方法においては、凹部3に充填された誘電体4aと同種の誘電体膜42の形成により、圧電膜9の配向性を向上させることができるので、電気機械結合係数を高くすることができる。したがって、急峻な特性を有する薄膜共振子を実現することができる。
また、本実施形態においては、前述の誘電体充填工程を行った後に、誘電体膜形成工程として、Si基板1(絶縁膜2)の表面における凹部3を含む領域上に、凹部3に充填された誘電体4aと材料組成が異種の誘電体膜を形成することもできる。その場合は、図4,5において、誘電体4aと同種の誘電体膜42を誘電体4aと異種の誘電体膜に置き換えたものを考えればよい。例えば凹部3に充填された誘電体4aがZnOである場合は、異種の誘電体膜としてAlN膜やSiN膜やSiO2膜等を形成することができる。そして、異種の誘電体膜の形成方法としては、スパッタ等のドライプロセスを用いることができる。なお、この場合における圧電共振部形成工程も、誘電体膜形成工程にて形成された異種の誘電体膜上に圧電共振部7を形成する工程となる。
この薄膜共振子の製造方法においては、凹部3に充填された誘電体4aと異種の誘電体膜の形成により、凹部3の誘電体4aをエッチングにより除去することでキャビティ部13を形成する際に、エッチング液が下部電極膜6に直接接触するのを防止することができ、下部電極膜6に与えるダメージを軽減することができる。したがって、キャビティ部13形成の歩留まりを向上させることができ、信頼性の高い薄膜共振子を実現することができる。
以上、本発明を実施するための形態について説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
1 Si基板、2 絶縁膜、3 凹部、4 スピンオン膜、4a 誘電体、5,8,10,11 レジスト、6 下部電極膜、7 圧電共振部、9 圧電膜、12 上部電極膜、13 キャビティ部、42 誘電体膜。
Claims (4)
- 圧電膜が電極膜により挟まれた圧電共振部が基板の表面上に形成されており、該圧電共振部と基板との間にキャビティ部が形成されている薄膜共振子を製造する方法であって、
基板の表面に形成された凹部に誘電体を充填する誘電体充填工程と、
基板の表面における凹部を含む領域上に前記圧電共振部を形成する圧電共振部形成工程と、
凹部に充填された誘電体を除去することで、前記圧電共振部と基板との間にキャビティ部を形成するキャビティ部形成工程と、
を含み、
前記誘電体充填工程は、
凹部を含む基板の表面に誘電体を含む溶液をスピンオンにより塗布するスピンオン工程と、
該スピンオン工程にて基板の表面に塗布された誘電体を熱処理により焼結する焼結工程と、
基板の表面における凹部以外の領域に形成された誘電体を除去する誘電体除去工程と、
を含み、
前記焼結工程にて焼結された後の誘電体の厚さが凹部の深さにほぼ等しくなるように、前記スピンオン工程にて塗布される溶液の厚さが調整されることを特徴とする薄膜共振子の製造方法。 - 請求項1に記載の薄膜共振子の製造方法であって、
前記誘電体除去工程は、フォトプロセスを用いて基板の表面における凹部以外の領域に形成された誘電体を除去する工程であることを特徴とする薄膜共振子の製造方法。 - 請求項1または2に記載の薄膜共振子の製造方法であって、
基板の表面における凹部を含む領域上に、凹部に充填された誘電体と同種の誘電体膜をドライプロセスを用いて形成する誘電体膜形成工程をさらに含み、
前記圧電共振部形成工程は、前記誘電体膜形成工程にて形成された誘電体膜上に前記圧電共振部を形成する工程であることを特徴とする薄膜共振子の製造方法。 - 請求項1または2に記載の薄膜共振子の製造方法であって、
基板の表面における凹部を含む領域上に、凹部に充填された誘電体と異種の誘電体膜を形成する誘電体膜形成工程を含み、
前記圧電共振部形成工程は、前記誘電体膜形成工程にて形成された誘電体膜上に前記圧電共振部を形成する工程であることを特徴とする薄膜共振子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004320975A JP2006135529A (ja) | 2004-11-04 | 2004-11-04 | 薄膜共振子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004320975A JP2006135529A (ja) | 2004-11-04 | 2004-11-04 | 薄膜共振子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006135529A true JP2006135529A (ja) | 2006-05-25 |
Family
ID=36728690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004320975A Pending JP2006135529A (ja) | 2004-11-04 | 2004-11-04 | 薄膜共振子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006135529A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007324689A (ja) * | 2006-05-30 | 2007-12-13 | Matsushita Electric Ind Co Ltd | 薄膜音響共振器 |
JP2008034925A (ja) * | 2006-07-26 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 薄膜音響共振器、フィルタ及びその製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001111371A (ja) * | 1999-08-03 | 2001-04-20 | Ngk Spark Plug Co Ltd | ラダー型圧電セラミックフィルタの製造方法 |
JP2002140075A (ja) * | 2000-05-08 | 2002-05-17 | Agilent Technol Inc | 基板実装型バルク波音響共鳴器の空洞全体にまたがる下部電極 |
JP2002246180A (ja) * | 2001-02-14 | 2002-08-30 | Tdk Corp | El素子 |
WO2002093549A1 (fr) * | 2001-05-11 | 2002-11-21 | Ube Electronics, Ltd. | Resonateur acoustique a film mince et son procede de fabrication |
JP2003347884A (ja) * | 2002-05-21 | 2003-12-05 | Samsung Electro Mech Co Ltd | 薄膜バルクアコースティック共振器(FBARs)素子及びその製造方法 |
JP2004514313A (ja) * | 2000-11-13 | 2004-05-13 | メムズ ソリューション インコーポレイテッド | 薄膜共振器及びその製造方法 |
-
2004
- 2004-11-04 JP JP2004320975A patent/JP2006135529A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001111371A (ja) * | 1999-08-03 | 2001-04-20 | Ngk Spark Plug Co Ltd | ラダー型圧電セラミックフィルタの製造方法 |
JP2002140075A (ja) * | 2000-05-08 | 2002-05-17 | Agilent Technol Inc | 基板実装型バルク波音響共鳴器の空洞全体にまたがる下部電極 |
JP2004514313A (ja) * | 2000-11-13 | 2004-05-13 | メムズ ソリューション インコーポレイテッド | 薄膜共振器及びその製造方法 |
JP2002246180A (ja) * | 2001-02-14 | 2002-08-30 | Tdk Corp | El素子 |
WO2002093549A1 (fr) * | 2001-05-11 | 2002-11-21 | Ube Electronics, Ltd. | Resonateur acoustique a film mince et son procede de fabrication |
JP2003347884A (ja) * | 2002-05-21 | 2003-12-05 | Samsung Electro Mech Co Ltd | 薄膜バルクアコースティック共振器(FBARs)素子及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007324689A (ja) * | 2006-05-30 | 2007-12-13 | Matsushita Electric Ind Co Ltd | 薄膜音響共振器 |
JP2008034925A (ja) * | 2006-07-26 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 薄膜音響共振器、フィルタ及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100391877B1 (ko) | 반도체 장치의 제조 방법 | |
JP5038326B2 (ja) | 半導体素子の製造方法 | |
US20100062224A1 (en) | Method for manufacturing a micromachined device | |
WO2008045544A2 (en) | Patterning methods | |
US7128843B2 (en) | Process for fabricating monolithic membrane substrate structures with well-controlled air gaps | |
US20050040494A1 (en) | Thin film resistor device and a method of manufacture therefor | |
JP5240578B2 (ja) | 局所的に不動態化されたゲルマニウムオンインシュレータ基板の製造方法 | |
JP5182379B2 (ja) | 複合基板の製造方法 | |
JP3715480B2 (ja) | 半導体装置の素子分離膜形成方法 | |
US10861739B2 (en) | Method of patterning low-k materials using thermal decomposition materials | |
CN110635776B (zh) | 谐振器及其制造方法 | |
TWI803632B (zh) | 製造蝕刻停止層之方法及包含蝕刻停止層之微機電系統感測器 | |
KR20020020908A (ko) | 반도체 메모리 소자의 제조 방법 | |
JP2006135529A (ja) | 薄膜共振子の製造方法 | |
US8946739B2 (en) | Process to fabricate integrated MWIR emitter | |
US20080108224A1 (en) | Patterning methods | |
JP2004282514A (ja) | 圧電共振子回路およびその製造方法 | |
JPH04150030A (ja) | 半導体装置の製造方法 | |
JP5575217B2 (ja) | 半導体装置の製造方法 | |
US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
JP4534763B2 (ja) | 半導体素子の製造方法 | |
JPH11297813A (ja) | 半導体装置及びその製造方法 | |
KR100744089B1 (ko) | 반도체 소자 제조 방법 | |
JP2000021975A (ja) | 半導体装置の製造方法及び半導体装置 | |
JPS60235436A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110322 |