JP2003183837A - 半導体装置の製造方法及び基板処理装置 - Google Patents
半導体装置の製造方法及び基板処理装置Info
- Publication number
- JP2003183837A JP2003183837A JP2001378915A JP2001378915A JP2003183837A JP 2003183837 A JP2003183837 A JP 2003183837A JP 2001378915 A JP2001378915 A JP 2001378915A JP 2001378915 A JP2001378915 A JP 2001378915A JP 2003183837 A JP2003183837 A JP 2003183837A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- reaction chamber
- pressure
- substrate
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】半導体製造の昇温工程時のパーティクルの発生
を抑制し、半導体装置の品質、歩留りの向上を図る。 【解決手段】反応室で基板保持具により保持した基板の
温度を処理温度迄上昇させる昇温工程と、反応室内を真
空引きする真空引き工程と、反応室内に処理ガスを導入
し、基板を処理する処理工程とを有する半導体装置の製
造方法に於いて、前記昇温工程に於ける前記反応室の圧
力を、前記真空引き工程時の圧力よりも高い圧力で且つ
大気圧より低い圧力とする。
を抑制し、半導体装置の品質、歩留りの向上を図る。 【解決手段】反応室で基板保持具により保持した基板の
温度を処理温度迄上昇させる昇温工程と、反応室内を真
空引きする真空引き工程と、反応室内に処理ガスを導入
し、基板を処理する処理工程とを有する半導体装置の製
造方法に於いて、前記昇温工程に於ける前記反応室の圧
力を、前記真空引き工程時の圧力よりも高い圧力で且つ
大気圧より低い圧力とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造工
程で、昇温工程を含む半導体装置の製造方法及び基板処
理装置に関するものである。
程で、昇温工程を含む半導体装置の製造方法及び基板処
理装置に関するものである。
【０００２】
【従来の技術】半導体装置はシリコンウェーハ等の被処
理基板に成膜、不純物の拡散、エッチング等の処理を行
って製造する。処理中ウェーハは、基板保持具に保持さ
れた状態で行われる。
理基板に成膜、不純物の拡散、エッチング等の処理を行
って製造する。処理中ウェーハは、基板保持具に保持さ
れた状態で行われる。
【０００３】図４により、縦型反応炉を有する基板処理
装置について略述する。
装置について略述する。
【０００４】反応管１は炉口フランジ２に立設され、前
記反応管１内には該反応管１と同心に内管３が支持され
ている。又、前記反応管１を囲む様に有天円筒状のヒー
タ４が設けられている。該ヒータ４、前記反応管１、内
管３により反応炉が構成され、該内管３内は基板を処理
する反応室５となっている。
記反応管１内には該反応管１と同心に内管３が支持され
ている。又、前記反応管１を囲む様に有天円筒状のヒー
タ４が設けられている。該ヒータ４、前記反応管１、内
管３により反応炉が構成され、該内管３内は基板を処理
する反応室５となっている。
【０００５】該反応室５には図示しないボートエレベー
タによって基板保治具（以下ボート６）が前記反応室５
に装入、引出される。又、ボート６の装入時には炉口蓋
１０によって前記反応室５が気密に閉塞される様になっ
ている。
タによって基板保治具（以下ボート６）が前記反応室５
に装入、引出される。又、ボート６の装入時には炉口蓋
１０によって前記反応室５が気密に閉塞される様になっ
ている。
【０００６】前記ボート６には所要枚数のウェーハ７が
水平姿勢で多段に保持され、該ウェーハ７は前記ボート
６に保持された状態で処理される。
水平姿勢で多段に保持され、該ウェーハ７は前記ボート
６に保持された状態で処理される。
【０００７】前記反応室５には処理ガスを導入する第１
ガス導入管８、第２ガス導入管９が連通され、前記第１
ガス導入管８には第１バルブ１１、前記第２ガス導入管
９には第２バルブ１２が設けられ、前記第１ガス導入管
８、第２ガス導入管９はそれぞれ処理ガス供給源（図示
せず）に接続されている。又、図示しないが、前記第１
ガス導入管８、第２ガス導入管９には流量制御器が設け
られ、導入するガスの供給量が制御可能となっている。
ガス導入管８、第２ガス導入管９が連通され、前記第１
ガス導入管８には第１バルブ１１、前記第２ガス導入管
９には第２バルブ１２が設けられ、前記第１ガス導入管
８、第２ガス導入管９はそれぞれ処理ガス供給源（図示
せず）に接続されている。又、図示しないが、前記第１
ガス導入管８、第２ガス導入管９には流量制御器が設け
られ、導入するガスの供給量が制御可能となっている。
【０００８】又、前記反応管１には排気管１３が連通し
ている。該排気管１３には主排気バルブ１４が設けら
れ、前記排気管１３は真空ポンプ（図示せず）に接続さ
れている。更に前記排気管１３には前記主排気バルブ１
４を迂回し、副排気バルブ１５を有するバイパス管１６
が設けられている。
ている。該排気管１３には主排気バルブ１４が設けら
れ、前記排気管１３は真空ポンプ（図示せず）に接続さ
れている。更に前記排気管１３には前記主排気バルブ１
４を迂回し、副排気バルブ１５を有するバイパス管１６
が設けられている。
【０００９】而して、前記流量制御器、排気ポンプは図
示しない圧力制御部によって制御され、前記反応室５は
所定圧に制御することが可能である。
示しない圧力制御部によって制御され、前記反応室５は
所定圧に制御することが可能である。
【００１０】図５は上記ボート６を示している。
【００１１】該ボート６は石英製であり、底板１８と天
板１９間に４本の支柱２１が設けられ、該支柱２１には
所要間隔でウェーハ保持溝２２が刻設され、該ウェーハ
保持溝２２に前記ウェーハ７が挿入保持される様になっ
ている。
板１９間に４本の支柱２１が設けられ、該支柱２１には
所要間隔でウェーハ保持溝２２が刻設され、該ウェーハ
保持溝２２に前記ウェーハ７が挿入保持される様になっ
ている。
【００１２】以下、基板処理の一例を図６を参照して説
明する。
明する。
【００１３】例として、シリコンウェーハにＢＴＢＡＳ
−Ｏｘｉｄｅ膜（酸化膜）とＢＴＢＡＳ−Ｎｉｔｒｉｄ
ｅ膜（窒化膜）とを連続して形成する複合プロセスにつ
いて説明する。ＢＴＢＡＳ−Ｏｘｉｄｅ膜（酸化膜）を
形成する場合には、その原料にＢｉｓ−Ｔｅｒｔｉａｒ
ｙ Ｂｕｔｙｌ Ａｍｉｎｏ Ｓｉｌａｎｅ（ＢＴＢＡ
Ｓ）とＯ2 を用い、ＢＴＢＡＳ−Ｎｉｔｒｉｄｅ膜（窒
化膜）を形成する場合には、ＢＴＢＡＳとＮＨ3 を用
い、これらのガスを混合して使用する。
−Ｏｘｉｄｅ膜（酸化膜）とＢＴＢＡＳ−Ｎｉｔｒｉｄ
ｅ膜（窒化膜）とを連続して形成する複合プロセスにつ
いて説明する。ＢＴＢＡＳ−Ｏｘｉｄｅ膜（酸化膜）を
形成する場合には、その原料にＢｉｓ−Ｔｅｒｔｉａｒ
ｙ Ｂｕｔｙｌ Ａｍｉｎｏ Ｓｉｌａｎｅ（ＢＴＢＡ
Ｓ）とＯ2 を用い、ＢＴＢＡＳ−Ｎｉｔｒｉｄｅ膜（窒
化膜）を形成する場合には、ＢＴＢＡＳとＮＨ3 を用
い、これらのガスを混合して使用する。
【００１４】前記ウェーハ７が前記ボート６に所定枚数
装填された状態で、該ボート６は前記反応室５に装入さ
れる。装入時には自然酸化膜低減の目的で該反応室５内
は３５０℃に維持されている。
装填された状態で、該ボート６は前記反応室５に装入さ
れる。装入時には自然酸化膜低減の目的で該反応室５内
は３５０℃に維持されている。
【００１５】前記ボート６の装入後、前記反応室５が真
空引きされ、７６０ｔｏｒｒから０．１ｔｏｒｒ迄減圧
される。同時に前記ヒータ４により加熱され、前記反応
室５内の温度をＢＴＢＡＳ−Ｏｘｉｄｅ膜の成膜温度の
５３０°迄昇温させる。
空引きされ、７６０ｔｏｒｒから０．１ｔｏｒｒ迄減圧
される。同時に前記ヒータ４により加熱され、前記反応
室５内の温度をＢＴＢＡＳ−Ｏｘｉｄｅ膜の成膜温度の
５３０°迄昇温させる。
【００１６】前記第１ガス導入管８、第２ガス導入管９
より処理ガス（ＢＴＢＡＳ、Ｏ2 ）が導入されつつ、前
記排気管１３より排気され、前記反応室５は所要の圧力
に維持される。処理ガスが熱分解され、ＢＴＢＡＳ−Ｏ
ｘｉｄｅ膜が成膜される。
より処理ガス（ＢＴＢＡＳ、Ｏ2 ）が導入されつつ、前
記排気管１３より排気され、前記反応室５は所要の圧力
に維持される。処理ガスが熱分解され、ＢＴＢＡＳ−Ｏ
ｘｉｄｅ膜が成膜される。
【００１７】次に、前記反応室５内をガス引し、ＢＴＢ
ＡＳ―Ｎｉｔｒｉｄｅ膜の成膜温度である６００℃迄昇
温させる。前記反応室５の圧力は６００℃に昇温する
迄、引続き０．１ｔｏｒｒに維持される。
ＡＳ―Ｎｉｔｒｉｄｅ膜の成膜温度である６００℃迄昇
温させる。前記反応室５の圧力は６００℃に昇温する
迄、引続き０．１ｔｏｒｒに維持される。
【００１８】前記第１ガス導入管８、第２ガス導入管９
より、ＢＴＢＡＳとＮＨ3 を供給し、前記反応室５の圧
力は０．５ｔｏｒｒに維持される。処理ガスが熱分解さ
れ、ＢＴＢＡＳ―Ｎｉｔｒｉｄｅ膜が成膜される。
より、ＢＴＢＡＳとＮＨ3 を供給し、前記反応室５の圧
力は０．５ｔｏｒｒに維持される。処理ガスが熱分解さ
れ、ＢＴＢＡＳ―Ｎｉｔｒｉｄｅ膜が成膜される。
【００１９】成膜処理後、前記反応室５内は一旦減圧さ
れ、ガスパージされ、７６０ｔｏｒｒに復帰され、前記
ボート６が前記反応室５から引出される。
れ、ガスパージされ、７６０ｔｏｒｒに復帰され、前記
ボート６が前記反応室５から引出される。
【００２０】
【発明が解決しようとする課題】上記した様に、基板処
理中、減圧下、０．１ｔｏｒｒで、前記反応室５内の温
度を３５０℃から５３０℃、更に５３０℃から６００℃
へと上昇させる昇温工程を含んでいる。
理中、減圧下、０．１ｔｏｒｒで、前記反応室５内の温
度を３５０℃から５３０℃、更に５３０℃から６００℃
へと上昇させる昇温工程を含んでいる。
【００２１】前記ボート６は石英製であり、前記ウェー
ハ７に対して熱膨張係数が著しく小さい。この為、前記
ボート６の前記ウェーハ７の支持部６ａに於いて、前記
ウェーハ７とボート６との熱膨張差による相対変位が生
じる。
ハ７に対して熱膨張係数が著しく小さい。この為、前記
ボート６の前記ウェーハ７の支持部６ａに於いて、前記
ウェーハ７とボート６との熱膨張差による相対変位が生
じる。
【００２２】上記した様に、昇温工程での前記反応室５
の圧力は０．１ｔｏｒｒといった減圧の状態である。
の圧力は０．１ｔｏｒｒといった減圧の状態である。
【００２３】一般的に、圧力が低い程、摩擦係数が増大
することが知られており、前記ウェーハ７と支持部６ａ
との接触部で摩擦により前記ウェーハ７の裏面が掻取ら
れ傷が発生する。又、この裏面の傷はパーティクル発生
の原因となり、図２（Ｂ）に示される様に、下側のウェ
ーハ７にパーティクルが付着する。パーティクルの付着
は、歩留りの悪化、製品品質の低下を招いてしまう。
することが知られており、前記ウェーハ７と支持部６ａ
との接触部で摩擦により前記ウェーハ７の裏面が掻取ら
れ傷が発生する。又、この裏面の傷はパーティクル発生
の原因となり、図２（Ｂ）に示される様に、下側のウェ
ーハ７にパーティクルが付着する。パーティクルの付着
は、歩留りの悪化、製品品質の低下を招いてしまう。
【００２４】本発明は斯かる実情に鑑み、昇温工程時の
パーティクルの発生を抑制し、半導体装置の品質の向上
を図るものである。
パーティクルの発生を抑制し、半導体装置の品質の向上
を図るものである。
【００２５】
【課題を解決するための手段】本発明は、反応室で基板
保持具により保持した基板の温度を処理温度迄上昇させ
る昇温工程と、反応室内を真空引きする真空引き工程
と、反応室内に処理ガスを導入し、基板を処理する処理
工程とを有する半導体装置の製造方法に於いて、前記昇
温工程に於ける前記反応室の圧力を、前記真空引き工程
時の圧力よりも高い圧力で且つ大気圧より低い圧力とす
る半導体装置の製造方法に係り、又基板を処理する反応
炉と、該反応炉内で基板を保持する基板保持具と、前記
反応炉内の基板を加熱するヒータと、基板の温度を処理
温度に上昇させる際の炉内圧力を基板昇温後に炉内を真
空引きする時の圧力よりも高い圧力で且つ大気圧より低
い圧力となる様制御する制御手段とを有する基板処理装
置に係るものである。尚、昇温時の圧力は、１０ｔｏｒ
ｒ以上とするのが好ましい。
保持具により保持した基板の温度を処理温度迄上昇させ
る昇温工程と、反応室内を真空引きする真空引き工程
と、反応室内に処理ガスを導入し、基板を処理する処理
工程とを有する半導体装置の製造方法に於いて、前記昇
温工程に於ける前記反応室の圧力を、前記真空引き工程
時の圧力よりも高い圧力で且つ大気圧より低い圧力とす
る半導体装置の製造方法に係り、又基板を処理する反応
炉と、該反応炉内で基板を保持する基板保持具と、前記
反応炉内の基板を加熱するヒータと、基板の温度を処理
温度に上昇させる際の炉内圧力を基板昇温後に炉内を真
空引きする時の圧力よりも高い圧力で且つ大気圧より低
い圧力となる様制御する制御手段とを有する基板処理装
置に係るものである。尚、昇温時の圧力は、１０ｔｏｒ
ｒ以上とするのが好ましい。
【００２６】
【発明の実施の形態】以下、図面を参照しつつ本発明の
実施の形態を説明する。
実施の形態を説明する。
【００２７】尚、本実施の形態に於いて、基板処理装置
の構成は上述したものと同等であるので、図４を参照
し、図１により説明する。尚、特に図示しないが、反応
室５内の圧力は圧力制御部により、前記反応室５内に導
入されるガス流量、該反応室５から排気されるガス排気
量が制御され、所要の値に制御され、更に該反応室５内
の温度は図示しない温度制御部により前記ヒータ４の発
熱量が制御され、所要の値に制御される。
の構成は上述したものと同等であるので、図４を参照
し、図１により説明する。尚、特に図示しないが、反応
室５内の圧力は圧力制御部により、前記反応室５内に導
入されるガス流量、該反応室５から排気されるガス排気
量が制御され、所要の値に制御され、更に該反応室５内
の温度は図示しない温度制御部により前記ヒータ４の発
熱量が制御され、所要の値に制御される。
【００２８】前記反応室５の圧力が７６０ｔｏｒｒとさ
れ、ウェーハ７を保持しているボート６が３５０℃に加
熱された前記反応室５に装入される。
れ、ウェーハ７を保持しているボート６が３５０℃に加
熱された前記反応室５に装入される。
【００２９】該反応室５が７６０ｔｏｒｒに維持され、
前記ウェーハ７の温度を３５０℃から５３０℃迄上昇さ
せる。
前記ウェーハ７の温度を３５０℃から５３０℃迄上昇さ
せる。
【００３０】図示しない真空ポンプを用いて排気管１３
より前記反応室５を真空引き（真空排気）し、０．１ｔ
ｏｒｒ迄減圧する。
より前記反応室５を真空引き（真空排気）し、０．１ｔ
ｏｒｒ迄減圧する。
【００３１】ＢＴＢＡＳとＯ2 が第１ガス導入管８、第
２ガス導入管９より導入され、ＢＴＢＡＳ−Ｏｘｉｄｅ
膜が成膜される。
２ガス導入管９より導入され、ＢＴＢＡＳ−Ｏｘｉｄｅ
膜が成膜される。
【００３２】ＢＴＢＡＳ−Ｏｘｉｄｅ膜の成膜が完了す
ると前記反応室５内を真空引きし、ＢＴＢＡＳとＯ2 及
び反応後のガスが排気された後、窒素ガス等の不活性ガ
スが導入され、前記反応室５の圧力が１０ｔｏｒｒ迄上
昇され、この圧力が保たれた状態で前記ウェーハ７の温
度が５３０℃からＢＴＢＡＳ―Ｎｉｔｒｉｄｅ膜の成膜
温度である６００℃迄上昇される。
ると前記反応室５内を真空引きし、ＢＴＢＡＳとＯ2 及
び反応後のガスが排気された後、窒素ガス等の不活性ガ
スが導入され、前記反応室５の圧力が１０ｔｏｒｒ迄上
昇され、この圧力が保たれた状態で前記ウェーハ７の温
度が５３０℃からＢＴＢＡＳ―Ｎｉｔｒｉｄｅ膜の成膜
温度である６００℃迄上昇される。
【００３３】６００℃に達すると、０．５ｔｏｒｒ迄減
圧され、ＢＴＢＡＳとＮＨ3 が前記第１ガス導入管８、
第２ガス導入管９より導入され、ＢＴＢＡＳ―Ｎｉｔｒ
ｉｄｅ膜が成膜される。
圧され、ＢＴＢＡＳとＮＨ3 が前記第１ガス導入管８、
第２ガス導入管９より導入され、ＢＴＢＡＳ―Ｎｉｔｒ
ｉｄｅ膜が成膜される。
【００３４】成膜処理後、前記反応室５は一旦減圧さ
れ、ガスパージされ、ＢＴＢＡＳとＮＨ3 及び反応後の
ガスが排気された後、７６０ｔｏｒｒに復帰され、ボー
ト６が反応室５から引出される。
れ、ガスパージされ、ＢＴＢＡＳとＮＨ3 及び反応後の
ガスが排気された後、７６０ｔｏｒｒに復帰され、ボー
ト６が反応室５から引出される。
【００３５】上記昇温工程を、反応室内を真空引きした
時の圧力よりも高い圧力である７６０ｔｏｒｒ、或は１
０ｔｏｒｒの高圧の状態で行っている。尚、この昇温工
程時の圧力は、成膜時の圧力よりも高い。前記反応室５
が高圧となることで、前記ボート６の支持部６ａとウェ
ーハ７との接触面間に気体の膜が介在することとなり、
熱膨張差により前記支持部６ａとウェーハ７に相対変位
が生じたとしても、前記気体の膜により摩擦係数が大幅
に減少し、ウェーハ７裏面の傷の発生が抑制される。従
って、パーティクルの発生が防止され、下側のウェーハ
７に付着するパーティクルの数も大幅に減少する。
時の圧力よりも高い圧力である７６０ｔｏｒｒ、或は１
０ｔｏｒｒの高圧の状態で行っている。尚、この昇温工
程時の圧力は、成膜時の圧力よりも高い。前記反応室５
が高圧となることで、前記ボート６の支持部６ａとウェ
ーハ７との接触面間に気体の膜が介在することとなり、
熱膨張差により前記支持部６ａとウェーハ７に相対変位
が生じたとしても、前記気体の膜により摩擦係数が大幅
に減少し、ウェーハ７裏面の傷の発生が抑制される。従
って、パーティクルの発生が防止され、下側のウェーハ
７に付着するパーティクルの数も大幅に減少する。
【００３６】図２（Ａ）は本実施の形態でのパーティク
ルの付着状態を示し、図２（Ｂ）は従来例でのパーティ
クルの付着状態を示している。
ルの付着状態を示し、図２（Ｂ）は従来例でのパーティ
クルの付着状態を示している。
【００３７】図２（Ａ）（Ｂ）の比較で明らかな様に、
パーティクルの付着量が大幅に減少していることが分
る。
パーティクルの付着量が大幅に減少していることが分
る。
【００３８】次に、昇温工程での圧力とパーティクルの
付着量の関係を図３に示す。
付着量の関係を図３に示す。
【００３９】図示される様に、１ｔｏｒｒで付着量が４
００個であったのが、１０ｔｏｒｒとすることで、パー
ティクルの付着量が１０個と激減する。又、１００ｔｏ
ｒｒとした場合は、パーティクルの付着量が１３個と測
定されており、昇温工程の圧力が１０ｔｏｒｒと１００
ｔｏｒｒとでは実質的に変わりないことが分る。
００個であったのが、１０ｔｏｒｒとすることで、パー
ティクルの付着量が１０個と激減する。又、１００ｔｏ
ｒｒとした場合は、パーティクルの付着量が１３個と測
定されており、昇温工程の圧力が１０ｔｏｒｒと１００
ｔｏｒｒとでは実質的に変わりないことが分る。
【００４０】従って、パーティクルの付着量について言
えば、昇温工程での圧力は１０ｔｏｒｒ以上であればよ
く、又圧力を上昇させる場合に要する時間、供給する不
活性ガスの量等を考慮すると、昇温工程の圧力は、１０
〜２０ｔｏｒｒ、特に１０ｔｏｒｒ程度が好ましいと言
える。
えば、昇温工程での圧力は１０ｔｏｒｒ以上であればよ
く、又圧力を上昇させる場合に要する時間、供給する不
活性ガスの量等を考慮すると、昇温工程の圧力は、１０
〜２０ｔｏｒｒ、特に１０ｔｏｒｒ程度が好ましいと言
える。
【００４１】本実施の形態に於ける基板処理装置では、
１００ｔｏｒｒ迄上昇するのに、１０分以上掛ってお
り、１０ｔｏｒｒ迄上昇する場合は、１分３０秒であ
る。
１００ｔｏｒｒ迄上昇するのに、１０分以上掛ってお
り、１０ｔｏｒｒ迄上昇する場合は、１分３０秒であ
る。
【００４２】尚、ＢＴＢＡＳ―Ｎｉｔｒｉｄｅ膜の成膜
のみならず、ｐｏｌｙ―Ｓｉ、ＣＶＤ酸化膜に於いても
同じ効果が得られ、又縦型ＣＶＤ装置のみならず、枚葉
ＣＶＤ装置、プラズマＣＶＤ装置に於いても同様な効果
が得られることは言う迄もない。
のみならず、ｐｏｌｙ―Ｓｉ、ＣＶＤ酸化膜に於いても
同じ効果が得られ、又縦型ＣＶＤ装置のみならず、枚葉
ＣＶＤ装置、プラズマＣＶＤ装置に於いても同様な効果
が得られることは言う迄もない。
【００４３】要はウェーハが熱膨張する時の、ウェーハ
の雰囲気を１０ｔｏｒｒ程度以上とすればよい。
の雰囲気を１０ｔｏｒｒ程度以上とすればよい。
【００４４】
【発明の効果】以上述べた如く本発明によれば、反応室
で基板保持具により保持した基板の温度を処理温度迄上
昇させる昇温工程と、反応室内を真空引きする真空引き
工程と、反応室内に処理ガスを導入し、基板を処理する
処理工程とを有する半導体装置の製造方法に於いて、前
記昇温工程に於ける前記反応室の圧力を、前記真空引き
工程時の圧力よりも高い圧力で且つ大気圧より低い圧力
とするので、基板と基板保持具の接触部との摩擦抵抗が
減少し、パーティクルの発生が抑制され、半導体装置の
品質、歩留りが向上するという優れた効果を発揮する。
で基板保持具により保持した基板の温度を処理温度迄上
昇させる昇温工程と、反応室内を真空引きする真空引き
工程と、反応室内に処理ガスを導入し、基板を処理する
処理工程とを有する半導体装置の製造方法に於いて、前
記昇温工程に於ける前記反応室の圧力を、前記真空引き
工程時の圧力よりも高い圧力で且つ大気圧より低い圧力
とするので、基板と基板保持具の接触部との摩擦抵抗が
減少し、パーティクルの発生が抑制され、半導体装置の
品質、歩留りが向上するという優れた効果を発揮する。
【図１】本発明の実施の形態に於ける温度と圧力との関
係を示す線図である。
係を示す線図である。
【図２】ウェーハへのパーティクルの付着状態を示す図
であり、（Ａ）は本実施の形態、（Ｂ）は従来例を示
す。
であり、（Ａ）は本実施の形態、（Ｂ）は従来例を示
す。
【図３】昇温工程での圧力と、ウェーハに付着するパー
ティクルの量を示す説明図である。
ティクルの量を示す説明図である。
【図４】基板処理装置の概略説明図である。
【図５】ボートの斜視図である。
【図６】従来例に於ける処理工程での温度と圧力との関
係を示す線図である。
係を示す線図である。
【図７】熱膨張差によるウェーハとボートの相対変位を
示す説明図である。
示す説明図である。
１ 反応管
４ ヒータ
５ 反応室
６ ボート
７ ウェーハ
８ 第１ガス導入管
９ 第２ガス導入管
１３ 排気管
Claims (2)
- 【請求項１】 反応室で基板保持具により保持した基板
の温度を処理温度迄上昇させる昇温工程と、反応室内を
真空引きする真空引き工程と、反応室内に処理ガスを導
入し、基板を処理する処理工程とを有する半導体装置の
製造方法に於いて、前記昇温工程に於ける前記反応室の
圧力を、前記真空引き工程時の圧力よりも高い圧力で且
つ大気圧より低い圧力とすることを特徴とする半導体装
置の製造方法。 - 【請求項２】 基板を処理する反応炉と、該反応炉内で
基板を保持する基板保持具と、前記反応炉内の基板を加
熱するヒータと、基板の温度を処理温度に上昇させる際
の炉内圧力を基板昇温後に炉内を真空引きする時の圧力
よりも高い圧力で且つ大気圧より低い圧力となる様制御
する制御手段とを有することを特徴とする基板処理装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001378915A JP2003183837A (ja) | 2001-12-12 | 2001-12-12 | 半導体装置の製造方法及び基板処理装置 |
| KR10-2002-0069077A KR100499211B1 (ko) | 2001-11-13 | 2002-11-08 | 반도체 장치의 제조 방법 및 기판 처리 장치 |
| US10/291,474 US6720274B2 (en) | 2001-11-13 | 2002-11-12 | Method for fabricating a semiconductor device and a substrate processing apparatus |
| TW091133169A TW567558B (en) | 2001-11-13 | 2002-11-12 | Method for fabricating a semiconductor device and a substrate processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001378915A JP2003183837A (ja) | 2001-12-12 | 2001-12-12 | 半導体装置の製造方法及び基板処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003183837A true JP2003183837A (ja) | 2003-07-03 |
Family
ID=27590934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001378915A Pending JP2003183837A (ja) | 2001-11-13 | 2001-12-12 | 半導体装置の製造方法及び基板処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003183837A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100870608B1 (ko) * | 2003-08-28 | 2008-11-25 | 도쿄엘렉트론가부시키가이샤 | 열처리 방법 및 열처리 장치 |
| CN113508453A (zh) * | 2019-03-25 | 2021-10-15 | 株式会社国际电气 | 基板处理装置、半导体器件的制造方法及程序 |
| KR20220104007A (ko) | 2020-02-04 | 2022-07-25 | 가부시키가이샤 코쿠사이 엘렉트릭 | 제어 밸브, 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램 |
-
2001
- 2001-12-12 JP JP2001378915A patent/JP2003183837A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100870608B1 (ko) * | 2003-08-28 | 2008-11-25 | 도쿄엘렉트론가부시키가이샤 | 열처리 방법 및 열처리 장치 |
| CN113508453A (zh) * | 2019-03-25 | 2021-10-15 | 株式会社国际电气 | 基板处理装置、半导体器件的制造方法及程序 |
| KR20210129160A (ko) | 2019-03-25 | 2021-10-27 | 가부시키가이샤 코쿠사이 엘렉트릭 | 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램 |
| CN113508453B (zh) * | 2019-03-25 | 2024-02-02 | 株式会社国际电气 | 基板处理装置、半导体器件的制造方法及计算机可读的记录介质 |
| KR20220104007A (ko) | 2020-02-04 | 2022-07-25 | 가부시키가이샤 코쿠사이 엘렉트릭 | 제어 밸브, 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10837122B2 (en) | Method and apparatus for precleaning a substrate surface prior to epitaxial growth | |
| US20140272184A1 (en) | Methods for maintaining clean etch rate and reducing particulate contamination with pecvd of amorphous silicon filims | |
| US8123858B2 (en) | Manufacturing method of semiconductor device and substrate processing apparatus | |
| JP2009239289A (ja) | 基板支持体、基板処理装置および半導体装置の製造方法 | |
| KR100996689B1 (ko) | 반도체장치의 제조방법, 막생성방법 및 기판처리장치 | |
| JPH01301589A (ja) | 半導体材料のエピタキシャル成長方法 | |
| US7479187B2 (en) | Method for manufacturing silicon epitaxial wafer | |
| JP2005183514A (ja) | 半導体装置の製造方法 | |
| JPS621565B2 (ja) | ||
| WO2001061736A1 (fr) | Procede de traitement d'une plaquette | |
| JP2003183837A (ja) | 半導体装置の製造方法及び基板処理装置 | |
| US20030175426A1 (en) | Heat treatment apparatus and method for processing substrates | |
| WO2003088332A1 (fr) | Procede de formation d'une couche epitaxiale de silicium | |
| JP2004288903A (ja) | 半導体デバイスの製造方法 | |
| JPS6228569B2 (ja) | ||
| KR100499211B1 (ko) | 반도체 장치의 제조 방법 및 기판 처리 장치 | |
| JPH0331479A (ja) | クリーニング方法 | |
| JP2001308085A (ja) | 熱処理方法 | |
| JP3201970B2 (ja) | 半導体成膜方法 | |
| JP3070567B2 (ja) | 縦型減圧気相成長装置とこれを用いた気相成長方法 | |
| JP2001026871A (ja) | 成膜方法及び成膜装置 | |
| US20230295837A1 (en) | Method of processing substrate, method of manufacturing semiconductor device, recording medium, and substrate processing apparatus | |
| US20210332477A1 (en) | Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium | |
| JP4498503B2 (ja) | 薄膜形成装置及び薄膜形成方法 | |
| JP2004095940A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040929 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070226 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070731 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090421 |