CN106024621A - 用于制造具有均匀厚度的掩埋介电层的结构的工艺 - Google Patents

用于制造具有均匀厚度的掩埋介电层的结构的工艺 Download PDF

Info

Publication number
CN106024621A
CN106024621A CN201610193183.2A CN201610193183A CN106024621A CN 106024621 A CN106024621 A CN 106024621A CN 201610193183 A CN201610193183 A CN 201610193183A CN 106024621 A CN106024621 A CN 106024621A
Authority
CN
China
Prior art keywords
dielectric layer
layer
technique
final structure
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610193183.2A
Other languages
English (en)
Other versions
CN106024621B (zh
Inventor
C·达维德
A-S·科基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN106024621A publication Critical patent/CN106024621A/zh
Application granted granted Critical
Publication of CN106024621B publication Critical patent/CN106024621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及用于制造具有均匀厚度的掩埋介电层的结构的工艺。本发明涉及用于制造相继地包括有用的半导体层(3’)、介电层(2)以及载体衬底(4)的最终结构(5)的工艺，所述工艺包括：提供包括上半导体层(3)、介电层(2)以及载体衬底(4)的中间结构(1)的步骤以及对中间结构(1)进行精加工以形成最终结构(5)的步骤，对中间结构(1)进行精加工的步骤包括根据确定的分解分布而非均匀性地改变介电层(2)的厚度的处理。根据本发明，中间结构(1)的介电层(2)具有与确定的分解分布互补的厚度分布。

Description

用于制造具有均匀厚度的掩埋介电层的结构的工艺
技术领域
本发明涉及相继地包括有用半导体层、介电层以及载体衬底的最终结构的制造。这些结构尤其可应用于微电子学、微观力学、光子学等领域。
背景技术
能够形成相继地包括上半导体层、介电层以及载体衬底的中间结构(intermediate structure)的各种工艺是现有技术中已知的。其可以例如是关于层转移制造工艺(例如以名称智能切割TM(Smart CutTM)或外延层转移TM(EltranTM)而为人所知的工艺)或者甚至是关于注氧制造工艺(以缩写SIMOX(Separation by Implantation of Oxygen，注氧隔离)而为人所知)的。
在随后的精加工步骤期间，对上述中间结构进行各种处理，以便将上层转变为具有所有的预期性能(特别是平均厚度、厚度均匀性、粗糙度、结晶质量等方面)的有用层。
这些已知的工艺特别地被用于绝缘体上硅衬底(silicon-on-insulatorsubstrates)的制造。在这种情况下，上层、有用层以及载体典型地由硅和二氧化硅的介电层组成。
这些绝缘体上硅衬底必须满足非常精确的规格。对于介电层的平均厚度和厚度均匀性而言尤其如此。满足这些规格是实现(将形成在有用层中以及形成在有用层上的)半导体器件的良好工作所必须的。
在某些情况下，半导体器件的架构需要提供具有非常有限(insubstantial)的平均厚度的介电层的绝缘体上硅衬底。因此，会要求介电层具有小于或等于50nm并且典型地包含在10和25nm之间的平均厚度。对于有限的平均厚度而言，精确地控制在每个点处的介电层的厚度尤为重要。
在应用于中间结构的常规的精加工处理中，已知平滑化退火处理，其包括将上层或有用层暴露于升到高温(通常高于1100℃)的中性或还原性气氛中。该处理尤其能够通过表面重建而使得暴露于高温气氛的层的粗糙度降低。
然而，该处理易于通过氧化物分解作用而改变在下方的介电层的性能，例如介电层的厚度。这种现象特别地在评论《固态现象(Solid StatePhenomena)》的第156–158(2010)卷第69至76页所刊登的O.Kononchuck等人的文献“用于CMOS应用的SOI技术中的新趋势(Novel trends in SOI Technology for CMOS applications)”中有所报道。特别地，该文献解释了在高温还原或中性处理气氛中，介电层的氧原子易于扩散穿过上层并且与该上层的表面发生反应从而产生挥发性物质，所产生的挥发性物质通过炉的气氛而疏散。该文献还解释了对于具有较薄上层的SOI衬底，扩散的现象受限于挥发性物质从衬底的表面疏散的能力，并且因此分解现象的强弱局部地与接近表面的炉的气氛的气体速度有关。
由此带来的结果通常是，在该处理结束时，衬底的介电层的厚度均匀性严重变差。由此，图1a示出了根据通过介绍的方式描述的现有技术工艺所得到的中间结构1。可以注意到，该结构具有设置在上半导体层3与载体4之间的均匀厚度的介电层2。
图1b就其本身而言示出了在应用了类似展示于上文介绍的文献中的平滑化退火处理之后的最终结构5。在该具体示例中，经由上层3的介电层2的分解是不均匀的，并且该分解在衬底的外围比在衬底的中心进行地更多。这导致了在有用层3’下面具有不均匀的介电层2’的最终结构5的形成。
针对该问题进行研究的解决方案旨在改变退火的参数或者退火设备的配置，以便限制该问题的严重程度。而这些解决方案通常存在缺点，或者需要(特别是在设备零件方面)昂贵的投资。
发明内容
因此，本发明的一个目的在于提供用于制造包括有用半导体层、介电层以及载体衬底的结构的工艺，所述介电层具有得到较好控制的厚度均匀性，并且所述工艺并不具有上述缺点。
就其最普遍接受的方面来看，本发明涉及用于制造相继地包括有用半导体层、介电层以及载体衬底的最终结构的工艺，所述工艺包括：
-提供包括上半导体层、介电层以及载体衬底的中间结构的步骤；以及
-对中间结构进行精加工以形成最终结构的步骤，所述步骤包括根据确定的分解分布而非均匀性地改变介电层的厚度的处理。
根据本发明，中间结构的介电层具有与确定的分解分布互补的厚度分布。
与现有技术的解决方案相反，本发明并非要提高在精加工步骤中作用的分解现象的均匀性；而是通过在中间结构中提供非均匀的介电层(其具有分解分布的互补分布)来补偿该现象。从而，该工艺能够对介电层的厚度均匀性进行控制，而不需要改变用于制造所述结构的装备。
根据本发明的其他优点和非限制性特征(所述优点和非限制性特征单独采用或者以任意组合采用)：
-有用层由硅构成，并且介电层由二氧化硅构成。
-载体衬底为硅衬底。
-有用层具有小于100nm的平均厚度，而最终结构的介电层具有小于或等于50nm的平均厚度。
-介电层的平均厚度包含在5与50nm之间，并且优选地包含在10与25nm之间。
-最终结构的介电层的厚度均匀性低于3％。
-中间结构和最终结构采用直径为300mm或者更大的圆形晶片的形式。
-提供中间结构的步骤包括：
-在施主衬底上形成介电层；
-在施主衬底中形成弱化面，所述弱化面与所述施主衬底的正面限定待被移除的层；
-将施主衬底的正面与载体衬底进行装配；以及
-将待移除的层从施主衬底分离，以便将其添加至载体衬底。
-弱化面通过注入轻粒子制造，或者通过起始衬底表面的孔隙化以及通过在起始衬底上进行上层的外延淀积而制造。
-所述工艺包括精加工步骤，所述精加工步骤包括通过牺牲性氧化而减薄上层，以便形成有用层。
-所述精加工步骤包括对中间结构或最终结构进行稳定化退火的处理。
-改变介电层的厚度的处理包括：将有用层或上层在包含在1150与1200℃之间的温度下暴露于中性或还原性气氛中。
-暴露于中性或还原性气氛进行一段时间，所述一段时间包含在5分钟与5小时之间。
-中间结构的介电层的厚度分布与分解分布关于垂直于结构的平面并且穿过该结构的中心的轴线而圆对称。
附图说明
根据如下对于参考附图给出的本发明的一个具体非限制性实施方案的描述，将能够更好地理解本发明，其中：
-图1a-图1b示出了根据现有技术工艺而得到的中间和最终结构；
-图2a-图2c示出了本发明的一个具体实施方案的工艺的步骤；以及
-图3示出了示例性的分解分布。
具体实施方式
根据本发明的工艺通常适用于包括有用半导体层、介电层以及载体衬底的最终结构的制造。
参考图2a，所述工艺包括提供相继地包括上半导体层3、介电层2以及载体衬底4的中间结构1。在随后的精加工步骤中对所述中间结构1进行处理，以由上层3形成具有所需性能(不同层的厚度、厚度均匀性、结晶质量)的有用层3’。
因此，精加工步骤可以包括选自例如下列处理中的一个处理或多个处理：牺牲性氧化、中性或还原性气氛下的热处理、干法或湿法刻蚀以及化学机械研磨等。
此外，根据本发明，对中间结构进行精加工的步骤包括至少一个非均匀性地改变中间结构1的介电层2的厚度的处理。该步骤示出在图2b中。
为了记录的目的，应当回想到，层的非均匀性可以利用层的最大厚度与层的最小厚度之间的差值除以层的平均厚度而测得。在本发明中，当测量结果超过3％时，层将被认为是不均匀的。介电层3、3’的厚度可以通过例如椭偏技术或反射测量技术来进行测量。
举例来说，非均匀性地改变介电层2的厚度的处理可以对应于在一批量退火炉(batch anneal furnace)中进行平滑化退火，所述平滑化退火包括将上层3暴露于温度高于1100℃(更精确而言包括在1150℃与1200℃之间)的中性或还原性气氛下，以便提高退火的平滑化效果。向中性或还原性气氛的这种暴露在稳定值(plateau value)下执行持续一段时长，所述一段时长可以包含在5分钟与5小时之间。
当中间结构1已经接收了一个或多个前述处理时，上述的处理可以作为选择地或者另外地应用于最终结构5的有用层3’，即，在精加工步骤结束时或者在精加工步骤之后应用。
如在介绍中所看到的以及如在引用文献中所记载的，这种类型的平滑化退火非均匀性地改变了位于处理了的上层3之下的介电层2的厚度。此外，确定的处理条件使得中间结构1的介电层2的厚度根据确定的分解分布而非均匀性地改变。
这种确定的分解分布对应于处理之后的(最终结构5的)介电层2’的厚度分布与在该处理之前的(中间结构1的)介电层2的厚度分布之间的差。
确定的分解分布可以由一组测量点(x、y、e)来表示；x和y能够定位衬底表面上的点，而e表示该点处的介电层的厚度偏差。选择性地(特别是在圆形形状的衬底的情况下)，测量点可以通过其极坐标来定位。
该组测量点具有选择了的基本方向，所述基本方向与这些点的位置相结合而能够足够精确地表示分解分布。这种分布通过示例的方式而图形化地示出在图3中。
对于为300mm直径的圆形晶片的形式的衬底，均匀地分布在晶片的表面上的41个测量点会是足够的。
当在一批量退火炉中执行处理时，该炉的几何结构导致分解分布大致关于垂直于衬底的平面并且穿过衬底的中心的轴线而圆对称(circular symmetry)。在处理期间还驱动衬底旋转时尤其如此。在这种情况下，分布可以由将介电层的厚度变化关联至结构的每个点的参数的函数形式来表示，例如，以D(r)＝k·r2的形式或者D(r)＝k·|r|的形式，其中r表示从点到结构的中心的距离，而k为函数的参数。
确定的分解分布表示了应用至中间结构1的精加工工序，并且更具体而言，表示了影响介电层2的厚度的处理。
该分布可以在本发明的工艺之前的步骤中获得。该在前的步骤可以包括将设想的处理或精加工工序应用至与本发明的中间结构1或最终结构5类似的结构中。在该工序或该处理应用之前和之后的对介电层2、2’的厚度分布的测量使得指明确定的分解分布的所有的测量点或参数函数的所有参数能够得以确定。
选择性地，该分布可以根据处理的参数(例如持续时间、温度和均匀性)进行计算或仿真而得到。
为了对易于通过精加工步骤的处理而产生的介电层的厚度非均匀性进行补偿，本发明定制为使中间结构1具有这样的介电层2：该介电层2的厚度分布与确定的分解分布互补。
通过互补厚度分布来指的是这样的厚度分布，该厚度分布与所确定的分解分布相结合得到比所述分解分布本身具有更小的非均匀性。实际上，介电层2的互补厚度分布可以通过从最终结构5所期望的均匀厚度分布减去所确定的分解分布而得到。
因此，在处理和/或精加工工序之后，得到了由有用层3’、介电层2’以及载体4构成的最终结构5。介电层2’比所述分解分布具有更小的厚度非均匀性。
中间结构1可以利用各种技术来产生，并且尤其可以通过层转移或利用SIMOX技术来产生。无论如何，将调整介电层2的形成参数，以使得其分布确实与所确定的分解分布互补。
在一个具体示例中，通过施主半导体衬底的氧化以形成介电层2，然后通过将从施主衬底移除的层(该层包括上层3和介电层2)转移至载体衬底，从而制造中间结构1。作为选择地或者另外地，介电层2可以形成于载体衬底4上。
上层3可以通过下述方式进行转移：在施主衬底中形成弱化面(weak plane)，该弱化面与该衬底的表面限定待被移除的层。然后，将施主衬底与载体的正面进行装配。最后，将待被移除的层从施主衬底在与弱化面齐平处分离，以便由此将待被移除的层转移至载体衬底4。
本身众所周知的是，弱化面可以通过注入轻粒子形成，或者通过起始衬底表面的孔隙化和在该孔隙化的起始衬底上进行的待被移除的层的外延淀积而形成。
无论使用什么技术来提供中间结构1，在该步骤结束时，都能得到包括上层3、氧化层2以及载体衬底4的结构。
有利地，上层3由硅组成而介电层2由二氧化硅组成。载体衬底4也可以由硅组成。于是该结构为常规的绝缘体上硅结构。
二氧化硅层可以通过将施主衬底在炉中暴露于(干燥或潮湿的)富氧气氛下而制造。在该步骤期间，该衬底可以放置在承载件(该承载件被驱动而围绕着垂直于其正面并且穿过其中心的轴线旋转)上，从而使得氧化层得以形成为具有径向对称性的分布。如本身已知的，对炉的参数的进行控制能够使氧化层得以形成所选择的厚度分布。就这一点而言，读者可以参考说明了这种方法的文献FR2843487或US2009246371。
结构1可以采用具有200mm、300mm或者更大直径的圆形晶片的形式。
对于介电层2’相对较薄的最终结构5的形成，例如，所述介电层2’的平均厚度小于或等于50nm，例如包含在5和50nm之间，或甚至包含在10和25nm之间的情形，本发明将尤其有用。其使得能够在最终结构5中获得非均匀度小于3％的介电层2’。
当最终结构5的有用层3’的平均厚度小于100nm时，用于获得这种结构的工艺对于分解现象尤其敏感，并且会使得介电层2’的均匀性变差，本发明也将是有利的。
最后，非均匀性地改变介电层2的厚度的处理还可能会易于影响有用层3’的厚度均匀性。当这种现象的效果较明显时，可以通过调整构成精加工步骤的各种处理(牺牲性氧化、刻蚀、减薄等)的参数来补偿该现象，以在最终结构5中获得足够均匀的有用层3’。
通过示例的方式，二氧化硅介电层形成在第一施主衬底上，所述第一施主衬底由直径为300mm的圆形体硅晶片(bulk silicon wafer)组成。该层是通过将晶片在炉中暴露于热处理而形成的，炉中气氛的为富氧气氛。
氧化热处理包括在750℃的第一稳定阶段，接着是在770℃的稳定阶段，然后是到达800℃的稳定阶段的温度上升，最后是到750℃的下降。
该处理能够形成具有27nm的平均厚度以及对称且呈凹形的分布的二氧化硅层，晶片的外围处的厚度比晶片的中心处的厚度要厚0.4nm。
通过比较的方式，由等同于27nm的基本上均匀(即，不具有对称且呈凹形的分布)的平均厚度的二氧化硅组成的介电层形成在与第一施主衬底相同的第二施主衬底上。
接下来，在这两个硅晶片中(各自具有它们的由二氧化硅构成的介电层)，通过注入轻粒子(例如氢和/或氦)来形成弱化面，如本身所公知的那样。
然后，将这些硅晶片分别与也是由直径为300mm的圆形体硅晶片形成的载体衬底进行装配。在该示例的具体情形中，根据直接键合技术，通过使施主衬底的二氧化硅表面与载体衬底的硅表面直接接触来装配晶片。
然后，例如在温度包含在300℃与500℃之间的弱化退火期间，对这些装配件进行处理，以便在与弱化面齐平处使施主衬底断裂。该断裂可以在该退火期间自身实现或者通过施加额外的外力来实现。
在该示例的具体情形中，所获得的一方面为剩余的硅施主衬底，而另一方面为中间结构，所述中间结构分别包括：
-由硅组成的265nm厚的上层；
-具有27nm的平均厚度(在一种情况中在外围具有0.4nm的额外厚度，在另一种情况中则具有大致均匀的厚度)的氧化硅介电层；以及
-载体衬底。
然后，通过一系列的精加工步骤而对这些中间结构进行处理(所述精加工步骤对于两个结构中的每个是相同的)使得具有所有所期望性能的最终绝缘体上硅结构得以形成。
在该具体示例中，首先执行稳定化处理，该处理包括对上层的暴露的表面进行氧化的第一步骤，接下来进行在950℃的退火步骤，该退火步骤使得上层中的某些缺陷得以修复。在该热处理之后，例如通过在包含HF的浴中进行化学刻蚀，去除上层的被氧化了的部分。由此，该处理为减薄上层的第一步骤。
接下来，对中间结构的上层的暴露表面应用平滑化处理。这是通过将这些层在1170℃下暴露于氢气气氛持续5分钟的稳定阶段而实现的。该平滑处理通过分解而影响掩埋二氧化硅层的均匀性。
最后，利用简单的牺牲性氧化，而执行减薄上层的第二步骤，以形成具有期望厚度(在该示例中为15nm)的有用层。上层的氧化可以在大约900或950℃下进行，该处理持续足够长的时间，以使得在该处理结束时，有用层具有期望的厚度。
在进行这些处理之后，观察到，第一最终结构(由不均匀的介电层在其上形成的第一施主衬底获得)的平均厚度为25nm，由二氧化硅构成的介电层的厚度的偏差为0.7nm，即2.8％的偏差。
第二最终结构(由均匀的介电层在其上形成的第二施主衬底获得)的平均厚度为25nm，而由二氧化硅构成的介电层的厚度的偏差为1.2nm，即4.8％。
因此，根据该示例可以清楚地理解在中间结构中设置具有与精加工工序的分解分布互补的厚度分布的介电层的优点。

Claims (10)

1.用于制造最终结构(5)的工艺，所述最终结构(5)相继地包括有用半导体层(3’)、介电层(2’)以及载体衬底(4)，所述工艺包括：
-提供包括上半导体层(3)、介电层(2)以及载体衬底(4)的中间结构(1)的步骤；以及
-对中间结构进行精加工以形成最终结构(5)的步骤，该步骤包括根据确定的分解分布而非均匀性地改变介电层(2)的厚度的处理；
所述工艺的特征在于，中间结构(1)的介电层(2)具有与所确定的分解分布互补的厚度分布。
2.根据权利要求1所述的用于制造最终结构(5)的工艺，其中，有用层(3’)由硅构成，并且其中，介电层(2、2’)由二氧化硅构成。
3.根据权利要求1或2所述的用于制造最终结构(5)的工艺，其中，载体衬底(4)为硅衬底。
4.根据前述权利要求中的任一项所述的用于制造最终结构(5)的工艺，其中，最终结构的介电层(2’)具有小于或等于50nm的平均厚度。
5.根据前述权利要求中的任一项所述的用于制造最终结构(5)的工艺，其中，提供中间结构(1)的步骤包括：
-在施主衬底上形成介电层(2)；
-在施主衬底中形成弱化面，所述弱化面与所述施主衬底的正面限定了待被移除的层；
-将施主衬底的正面与载体衬底(4)进行装配；以及
-将待移除的层从施主衬底分离，以便将待移除的层添加至载体衬底(4)。
6.根据前述权利要求中的任一项所述的用于制造最终结构(5)的工艺，其中，精加工步骤包括：通过牺牲性氧化减薄上层(3)，以便形成有用层(3’)。
7.根据前述权利要求中的任一项所述的用于制造最终结构(5)的工艺，其中，精加工步骤包括对中间结构(1)进行稳定化退火的处理。
8.根据前述权利要求中的任一项所述的用于制造最终结构(5)的工艺，其中，改变介电层(2)的厚度的处理包括：将有用层(3’)或上层(3)在包含在1150与1200℃之间的温度下暴露于中性或还原性气氛中。
9.根据前述权利要求所述的用于制造最终结构(5)的工艺，其中，暴露于中性或还原性气氛进行一段时间，所述一段时间包含在5分钟与5小时之间。
10.根据前述权利要求中的任一项所述的用于制造最终结构(5)的工艺，其中，中间结构(1)的介电层(2)的厚度分布与分解分布关于垂直于结构的平面并且穿过该结构的中心的轴线而圆对称。
CN201610193183.2A 2015-03-30 2016-03-30 用于制造具有均匀厚度的掩埋介电层的结构的工艺 Active CN106024621B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1552651 2015-03-30
FR1552651A FR3034565B1 (fr) 2015-03-30 2015-03-30 Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme

Publications (2)

Publication Number Publication Date
CN106024621A true CN106024621A (zh) 2016-10-12
CN106024621B CN106024621B (zh) 2021-05-14

Family

ID=53200171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610193183.2A Active CN106024621B (zh) 2015-03-30 2016-03-30 用于制造具有均匀厚度的掩埋介电层的结构的工艺

Country Status (6)

Country Link
US (1) US9929040B2 (zh)
JP (1) JP6725286B2 (zh)
KR (1) KR102413439B1 (zh)
CN (1) CN106024621B (zh)
FR (1) FR3034565B1 (zh)
SG (1) SG10201602464YA (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742023A (zh) * 2018-11-27 2019-05-10 上海新傲科技股份有限公司 晶圆表面的平坦化方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1802733A (zh) * 2002-12-19 2006-07-12 应用材料有限公司 通过生长具有定制的厚度分布的牺牲膜层而进行材料平面化的方法和装置
CN1825549A (zh) * 2004-12-23 2006-08-30 硅电子股份公司 具有半导体层及其下电绝缘层的半导体晶片及其制造方法
US20070069335A1 (en) * 2003-09-08 2007-03-29 Akihiko Endo Bonded wafer and its manufacturing method
CN102292809A (zh) * 2009-01-22 2011-12-21 S.O.I.Tec绝缘体上硅技术公司 分解绝缘体上半导体型结构的外周环中的氧化物层的方法
CN103988284A (zh) * 2011-12-15 2014-08-13 信越半导体株式会社 Soi晶片的制造方法
CN106062923A (zh) * 2014-03-10 2016-10-26 信越半导体株式会社 贴合式soi晶圆的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法およびｓｏｉ基板
JPH08274285A (ja) * 1995-03-29 1996-10-18 Komatsu Electron Metals Co Ltd Ｓｏｉ基板及びその製造方法
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
CN100454552C (zh) * 2001-07-17 2009-01-21 信越半导体株式会社 贴合晶片的制造方法及贴合晶片、以及贴合soi晶片
FR2843487B1 (fr) 2002-08-12 2005-10-14 Procede d'elaboration de couche mince comprenant une etape de correction d'epaisseur par oxydation sacrificielle, et machine associee
US6927169B2 (en) * 2002-12-19 2005-08-09 Applied Materials Inc. Method and apparatus to improve thickness uniformity of surfaces for integrated device manufacturing
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP2007149723A (ja) * 2005-11-24 2007-06-14 Sumco Corp 貼り合わせウェーハの製造方法
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
US20100193899A1 (en) * 2007-11-23 2010-08-05 S.O.I.Tec Silicon On Insulator Technologies Precise oxide dissolution
DE102008016429A1 (de) 2008-03-31 2009-10-01 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung dünner Schichten durch einen thermisch aktivierten Prozess unter Anwendung eines Temperaturgradienten über das Substrat hinweg
JP5493345B2 (ja) * 2008-12-11 2014-05-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2010153488A (ja) * 2008-12-24 2010-07-08 Rohm Co Ltd Ｓｏｉウエハの製造方法およびｓｏｉウエハ
FR2998418B1 (fr) * 2012-11-20 2014-11-21 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur sur isolant

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1802733A (zh) * 2002-12-19 2006-07-12 应用材料有限公司 通过生长具有定制的厚度分布的牺牲膜层而进行材料平面化的方法和装置
US20070069335A1 (en) * 2003-09-08 2007-03-29 Akihiko Endo Bonded wafer and its manufacturing method
CN1825549A (zh) * 2004-12-23 2006-08-30 硅电子股份公司 具有半导体层及其下电绝缘层的半导体晶片及其制造方法
CN102292809A (zh) * 2009-01-22 2011-12-21 S.O.I.Tec绝缘体上硅技术公司 分解绝缘体上半导体型结构的外周环中的氧化物层的方法
CN103988284A (zh) * 2011-12-15 2014-08-13 信越半导体株式会社 Soi晶片的制造方法
CN106062923A (zh) * 2014-03-10 2016-10-26 信越半导体株式会社 贴合式soi晶圆的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742023A (zh) * 2018-11-27 2019-05-10 上海新傲科技股份有限公司 晶圆表面的平坦化方法

Also Published As

Publication number Publication date
JP2016192548A (ja) 2016-11-10
KR20160117346A (ko) 2016-10-10
US20160293476A1 (en) 2016-10-06
FR3034565A1 (fr) 2016-10-07
FR3034565B1 (fr) 2017-03-31
JP6725286B2 (ja) 2020-07-15
KR102413439B1 (ko) 2022-06-27
US9929040B2 (en) 2018-03-27
CN106024621B (zh) 2021-05-14
SG10201602464YA (en) 2016-10-28

Similar Documents

Publication Publication Date Title
KR101873203B1 (ko) Soi 웨이퍼의 제조방법
EP1635396B1 (en) Laminated semiconductor substrate and process for producing the same
EP3118889B1 (en) Process for producing bonded soi wafer
JP2006156770A (ja) 直接接合ウェーハの製造方法及び直接接合ウェーハ
US7514341B2 (en) Finishing process for the manufacture of a semiconductor structure
JP4442560B2 (ja) Ｓｏｉウエーハの製造方法
EP3104395B1 (en) Method for manufacturing laminated wafer
JP5745753B2 (ja) 低減されたｓｅｃｃｏ欠陥密度を有するセミコンダクタ・オン・インシュレータ基板を製造する方法。
JP2009252822A (ja) シリコンウェーハ及びその製造方法
KR19990023856A (ko) 에스 오 아이 층위에의 산화막 형성방법 및 결합 웨이퍼 제조방법
CN106024621A (zh) 用于制造具有均匀厚度的掩埋介电层的结构的工艺
JP2010040729A (ja) Ｓｏｉウェーハの製造方法
JP2020504439A (ja) セミコンダクタオンインシュレータ基板の表面を平滑化するためのプロセス
JP2007242972A (ja) Ｓｏｉウェーハの製造方法
US9887124B2 (en) Method for producing a composite structure
JP6152829B2 (ja) Ｓｏｉウェーハの製造方法
TW201743367A (zh) 貼合式晶圓的製造方法
TW202347608A (zh) 用於製作雙重絕緣體上半導體結構之方法
CN114334792A (zh) Soi结构的半导体硅晶圆及其制备方法
KR20150087244A (ko) 반도체-온-절연체 기판의 제조 방법
JP2006013179A (ja) Ｓｏｉウェーハの製造方法
JP2005183535A (ja) ウェーハ支持具の製造方法及び該方法により得られたウェーハ支持具
KR20010026744A (ko) 수소 열처리를 사용하는 반도체장치 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant