JP6725286B2 - 厚さが均一な埋め込み誘電体層を有する構造を作成するためのプロセス - Google Patents

厚さが均一な埋め込み誘電体層を有する構造を作成するためのプロセス Download PDF

Info

Publication number
JP6725286B2
JP6725286B2 JP2016066013A JP2016066013A JP6725286B2 JP 6725286 B2 JP6725286 B2 JP 6725286B2 JP 2016066013 A JP2016066013 A JP 2016066013A JP 2016066013 A JP2016066013 A JP 2016066013A JP 6725286 B2 JP6725286 B2 JP 6725286B2
Authority
JP
Japan
Prior art keywords
dielectric layer
layer
thickness
profile
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016066013A
Other languages
English (en)
Other versions
JP2016192548A (ja
Inventor
デービッド カロル
デービッド カロル
コッチ アンネ−ソフィー
コッチ アンネ−ソフィー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2016192548A publication Critical patent/JP2016192548A/ja
Application granted granted Critical
Publication of JP6725286B2 publication Critical patent/JP6725286B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、有用半導体層と、誘電体層と、キャリア基板とを連続して備える最終構造の作成に関する。これらの構造は、マイクロエレクトロニクス、マイクロメカニクス、フォトニクスなどの分野において、特に適用可能である。
上部半導体層と、誘電体層と、キャリア基板とを連続して備える中間構造が形成されることを可能にする様々なプロセスが、先行技術から知られている。それは、例えば、（Ｓｍａｒｔ Ｃｕｔ（商標）もしくはＥｌｔｒａｎ（商標）という名前によって知られているプロセスなど）層転写製作プロセスの問題であり、または（ＳＩＭＯＸ：Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔａｔｉｏｎ ｏｆ Ｏｘｙｇｅｎ（酸素の注入による分離）という頭字語によって知られている）酸素注入製作プロセスの問題でさえある。
この中間構造は、上部層を、特に平均の厚さ、厚さの均一性、粗さ、結晶品質などに関して、すべての期待される特性を有する有用層に変換するために、続く仕上げステップの間に、様々な処理を受ける。
これらの知られたプロセスは、特にシリコンオンインシュレータ基板の製作のために利用される。この場合、上部層、有用層、およびキャリアは、一般に、シリコンから成り、誘電体層は、二酸化シリコンから成る。
これらのシリコンオンインシュレータ基板は、非常に正確な仕様を満たさなければならない。これは、特に、誘電体層の平均の厚さおよび厚さの均一性について言えることである。有用層の中および上に形成される半導体デバイスの良好な動作のためには、これらの仕様を満たすことが必要とされる。
ある場合、半導体デバイスのアーキテクチャは、平均の厚さが非常に僅かな誘電体層を有するシリコンオンインシュレータ基板が提供されることを必要とする。例としては、誘電体層は、５０ｎｍ以下の平均の厚さを有するように画定され、一般に、１０ｎｍと２５ｎｍの間で構成される。平均の厚さが僅かな場合、あらゆる地点で誘電体層の厚さを正確にコントロールすることが、特に重要である。
中間構造に適用される従来の仕上げ処理の中で、上部層または有用層を一般に１１００℃よりも高い高温に上昇させられた中性雰囲気または還元雰囲気にさらすことにその本質がある、スムージングアニール処理が知られている。この処理は、とりわけ、高温の雰囲気にさらされた層の粗さが、表面再構成によって低減させられることを可能にする。
しかしながら、この処理は、酸化物溶解効果を介して、下方にある誘電体層の厚さなどの特性を変更しがちである。この現象は、非特許文献１において、特に報告されている。具体的には、この文献は、高温の還元または中性処理雰囲気において、誘電体層の酸素原子は、上部層を通って拡散し、その表面と反応して、炉の雰囲気によって排出される揮発性種を生成しがちであることを説明している。この文献は、薄い上部層を有するＳＯＩ基板の場合、拡散の現象は、基板の表面からの揮発性種の排出量によって制限され、したがって、溶解現象の大きさは、局所的には、表面の近くの炉の雰囲気の気体速度に関連することも説明している。
その結果として、一般に、この処理の終了時に、基板は、厚さの均一性が激しく低下した誘電体層を有する。ここで、図１ａは、導入として説明された先行技術のプロセスに従って獲得された、中間構造１を示している。この構造は、上部半導体層３とキャリア４との間に配置された厚さが均一な誘電体層２を有することに留意されたい。
その部分についての図１ｂは、上で紹介された文献において提示されているものと類似したスムージングアニール処理の適用後の最終構造５を示している。この特定の例では、上部層３を通した誘電体層２の溶解は、不均一であり、中心よりも基板の周縁においてより大きい。これは、有用層３’の下に不均一な誘電体層２’を有する最終構造５の形成をもたらす。
この問題に対する研究されたソリューションは、アニールのパラメータを変更すること、またはその大きさを制限するためにアニーリング機器の構成を変更することを目的とする。これらのソリューションは、一般に、不完全であり、または機器の特定の部品に高額の投資を必要とする。
ＦＲ２８４３４８７ 米国特許出願公開第２００９２４６３７１号明細書
"Ｎｏｖｅｌ ｔｒｅｎｄｓ ｉｎ ＳＯＩ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ＣＭＯＳ ａｐｐｌｉｃａｔｉｏｎｓ" ｂｙ Ｏ． Ｋｏｎｏｎｃｈｕｃｋ ｅｔ ａｌ． ｐｕｂｌｉｓｈｅｄ ｉｎ ｔｈｅ ｒｅｖｉｅｗ Ｓｏｌｉｄ Ｓｔａｔｅ Ｐｈｅｎｏｍｅｎａ， ｖｏｌｕｍｅ １５６〜１５８ （２０１０） ｐ６９〜７６
本発明は、厚さが均一な埋め込み誘電体層を有する構造を作成するための改善されたプロセスを提供することにある。
したがって、本発明の１つの目的は、有用半導体層と、誘電体層と、キャリア基板とを備える構造を製作するためのプロセスを提供することであり、誘電体層は、良好にコントロールされた厚さの均一性を有し、プロセスは、上述の難点を有さない。
本発明は、最も一般的な受容において、有用半導体層と、誘電体層と、キャリア基板とを連続して備える最終構造を製作するためのプロセスに関し、プロセスは、
− 上部半導体層と、誘電体層と、キャリア基板とを含む中間構造を提供するステップと、
− 決定された溶解プロファイルに従って誘電体層の厚さを不均一に変更する処理を含む、最終構造を形成するために中間構造に仕上げを施すステップと
を含む。
本発明によると、中間構造の誘電体層は、決定された溶解プロファイルに対して相補的な厚さプロファイルを有する。
先行技術のソリューションとは対照的に、仕上げステップの間に作用する溶解現象の均一性を改善することは追求されないが、この現象は、溶解プロファイルに対して相補的なプロファイルの、中間構造内の不均一な誘電体層を提供することによって補償される。これにより、このプロセスは、構造を製作するために使用される機器に対する変更を行わずに、誘電体層の厚さの均一性がコントロールされることを可能にする。
本発明の他の有利で非限定的な特徴によれば、以下のことが個別に、または任意の組み合わせで利用される。
− 有用層は、シリコンから作成され、誘電体層は、酸化シリコンから作成される。
− キャリア基板は、シリコン基板である。
− 有用層は、１００ｎｍよりも小さい平均の厚さを有し、最終構造の誘電体層は、５０ｎｍ以下の平均の厚さを有する。
− 誘電体層は、５ｎｍと５０ｎｍの間で、好ましくは、１０ｎｍと２５ｎｍの間で構成された平均の厚さを有する。
− 最終構造の誘電体層の厚さの均一性は、３％よりも低い。
− 中間構造および最終構造は、直径が３００ｍｍ以上の円形ウェハの形態を取る。
− 中間構造を提供するステップは、
− ドナー基板上に誘電体層を形成するステップと、
− 移転される層をドナー基板のメイン表面とともに規定する弱平面をドナー基板内に形成するステップと、
− ドナー基板のメイン面をキャリア基板と組み合わせるステップと、
− キャリア基板に追加するために、移転される層をドナー基板から切り離すステップと
を含む。
− 弱平面は、軽い種を注入することによって、または開始基板の表面の多孔質化によって、および開始基板上での上部層のエピタキシャル成長によって生成される。
− プロセスは、有用層を形成するために、犠牲酸化によって上部層を薄化することを含む、仕上げステップを含む。
− 仕上げステップは、中間構造または最終構造の安定化アニールによる処理を含む。
− 誘電体層の厚さを変更する処理は、有用層または上部層を、１１５０℃と１２００℃の間で構成される温度の中性または還元雰囲気にさらすことを含む。
− 中性または還元雰囲気にさらすことは、５分と５時間の間で構成される長さの時間にわたって実施される。
− 中間構造の誘電体層の厚さプロファイル、および溶解プロファイルは、構造の平面に垂直でその中心を通過する軸に関する円対称性を有する。
本発明は、添付の図を参照して行われる、本発明の１つの特定の非限定的な実施形態についての以下の説明を踏まえて、より良く理解される。
先行技術のプロセスに従って獲得された中間構造および最終構造を示す図である。 先行技術のプロセスに従って獲得された中間構造および最終構造を示す図である。 本発明の１つの特定の実施形態のプロセスのステップを示す図である。 本発明の１つの特定の実施形態のプロセスのステップを示す図である。 本発明の１つの特定の実施形態のプロセスのステップを示す図である。 例示的な溶解プロファイルを示す図である。
本発明によるプロセスは、一般に、有用半導体層と、誘電体層と、キャリア基板とを含む最終構造の製作に適用可能である。
図２ａを参照すると、プロセスは、上部半導体層３と、誘電体層２と、キャリア基板４とを連続して備える中間構造１を提供することを含む。この中間構造１は、必要とされる特性（厚さ、様々な層の厚さの均一性、結晶品質）を有する有用層３’を上部層３から形成するために、続く仕上げステップにおいて処理される。
ここで、仕上げステップは、例えば、以下の処理、すなわち、犠牲酸化、中性または還元雰囲気の下での熱処理、ドライまたはウェットエッチング、化学機械研磨などから選択される、１つの処理または複数の処理を含む。
さらに、本発明によれば、中間構造に仕上げを施すステップは、中間構造１の誘電体層２の厚さの不均一性を変更する少なくとも１つの処理を含む。このステップは、図２ｂに示されている。
層の不均一性は、その最大の厚さと最小の厚さの差を平均の厚さによって除算したものによって測定されることを、念のために、思い出されたい。本発明では、層は、その測定値が３％を超えた場合に不均一であると見なされる。誘電体層３、３’の厚さは、偏光解析法または反射率測定などの技法によって測定される。
例として、誘電体層２の厚さの不均一に変更する処理は、アニールのスムージング効果を改善するために、１１００℃よりも高い温度、より正確には、１１５０℃と１２００℃の間で構成される温度を有する中性または還元雰囲気に上部層３をさらすことにその本質がある、バッチアニール炉内でのスムージングアニールに対応する。この中性または還元雰囲気にさらすことは、５分と５時間の間で構成される長さの時間にわたって、安定した値において実施される。
中間構造１が上述の処理の１または複数をすでに受けている場合、先述の処理は、代わりに、または加えて、最終構造５の有用層３’に、すなわち、仕上げステップの終了時に、または後者の後に適用される。
導入において見られたように、または挙げられた文献に記載されているように、このタイプのスムージングアニールは、処理される上部層３の下に配置される誘電体層２の厚さを不均一に変更する。さらに、決定された処理条件は、中間構造１の誘電体層２の厚さが、決定された溶解プロファイルに従って不均一に変更されることをもたらす。
この決定された溶解プロファイルは、処理後の（最終構造５の）誘電体層２’の厚さプロファイルと、（中間構造１の）この処理の前の誘電体層２の厚さプロファイルとの間の差に対応する。
決定された溶解プロファイルは、測定点のセット（ｘ，ｙ，ｅ）によって表され、ｘおよびｙは、基板の表面上に点が配置されることを可能にし、ｅは、この点における誘電体層の厚さの変動を示す。あるいは、測定点は、特に円形の基板の場合、極座標によって配置される。
測定点のセットは、これらの点の位置と組み合わせて、溶解プロファイルが十分な精度で表されることを可能にする、選択された主要方位を有する。そのようなプロファイルは、図３において、例としてグラフィカルに示されている。
直径が３００ｍｍの円形ウェハの形態を取る基板の場合、ウェハの表面上に一様に分布させられた４１個の測定点で十分である。
処理がバッチアニール炉内で実施される場合、この炉の幾何学的形状は、基板の平面に垂直でその中心を通過する軸に関する略円対称性を有する溶解プロファイルをもたらす。これは、特に、処理中に基板も回転するように駆動される場合に言えることである。この場合、プロファイルは、誘電体層の厚さの変動を構造の各点に関連付けるパラメトリック関数形式によって表され、例えば、Ｄ（ｒ）＝ｋ．ｒ2という形式、またはＤ（ｒ）＝ｋ．｜ｒ｜という形式を取り、ここで、ｒは、点から構造の中心までの距離を表し、ｋは、関数のパラメータである。
決定された溶解プロファイルは、中間構造１に適用される仕上げシーケンスを表し、より詳細には、誘電体層２の厚さに影響する処理を表す。
このプロファイルは、本発明のプロセスに先行するステップにおいて獲得される。この先行ステップは、本発明の中間構造１または最終構造５に類似した構造に、想定される処理または仕上げシーケンスを適用することにその本質がある。このシーケンスまたはこの処理の適用前後の誘電体層２、２’の厚さプロファイルの測定は、決定される溶解プロファイルを指定する測定点のすべて、またはパラメトリック関数のパラメータのすべてが確立されることを可能にする。
あるいは、プロファイルは、処理のパラメータ（例えば、持続時間、温度、均一性）から計算またはシミュレーションによって獲得される。
仕上げステップの処理によって生成されがちな、誘電体層の厚さの不均一性を補償するために、本発明は、その厚さプロファイルが決定された溶解プロファイルに対して相補的な誘電体層２を有する中間構造１を準備する。
相補的な厚さプロファイルによって、意味されるものは、決定された溶解プロファイルと組み合わされて、溶解プロファイル自体のそれよりも小さい不均一性を有するプロファイルをもたらす、厚さプロファイルである。実際には、誘電体層２の相補的な厚さプロファイルは、最終構造５のために望ましい均一な厚さプロファイルから、決定された溶解プロファイルを減算することによって獲得される。
これにより、処理および／または仕上げシーケンスの後、有用層３’と、誘電体層２’と、キャリア４とから構成される最終構造５が獲得される。誘電体層２’は、溶解プロファイルのそれよりも小さい厚さの不均一性を有する。
中間構造１は、様々な技法を使用して生成され、特に、層転写によって、またはＳＩＭＯＸ技術を使用して生成される。いずれの場合も、誘電体層２の形成パラメータは、そのプロファイルが、決定された溶解プロファイルに対して実際に相補的であるように調整される。
ここで、特定の一例では、中間構造１は、誘電体層２を形成するためのドナー半導体基板の酸化によって、次に、有用層３と誘電体層２とを備える層であるドナー基板から移転される層を、キャリア基板に転写することによって生成される。あるいは、または加えて、誘電体層２は、キャリア基板４上に形成される。
有用層３は、ドナー基板内に弱平面を形成し、これにより、移転される層をこの基板の表面とともに画定することによって転写される。その後、ドナー基板は、キャリアのメイン面と組み合わされる。最後に、移転される層は、弱平面を有するドナー基板レベルから切り離され、これにより、キャリア基板４に転写される。
それ自体でよく知られているように、弱平面は、軽い種の注入によって、または開始基板の表面の多孔質化、およびこの多孔質化された開始基板上での移転される層のエピタキシャル成長によって形成される。
中間構造１を提供するために展開される技法がどのようなものであろうと、このステップの終了時には、上部層３と、酸化物層２と、キャリア基板４とを含む構造が獲得される。
上部層３は、シリコンから、誘電体層２は、酸化シリコンから作成されると有利である。キャリア基板４も、シリコンから作成される。その場合、構造は、従来のシリコンオンインシュレータ構造である。
酸化シリコン層は、炉内でドナー基板を（乾いたまたは湿った）酸素に富んだ雰囲気にさらすことによって生成される。この基板は、このステップの間に、キャリア上に配置され、それは、そのメイン平面に垂直でその中心を通過する軸の周りを回転するように駆動され、それによって、そのプロファイルが放射対称性を有する酸化物層が形成されることをもたらす。それ自体でよく知られているように、炉のパラメータのコントロールは、その厚さプロファイルが選択される酸化物層が形成されることを可能にする。これに関して、読者は、そのような方法について説明する文献（例えば、特許文献１または特許文献２を参照）を参照されたい。
構造１は、直径が２００ｍｍ、３００ｍｍ、またはより長い円形ウェハの形態を取る。
本発明は、誘電体層２’が相対的に薄い最終構造５の形成に特に有益であり、例えば、誘電体層２’は、５ｎｍと５０ｎｍの間で構成される、または１０ｎｍと２５ｎｍの間で構成されさえする、５０ｎｍ以下の平均の厚さを有する。それは、最終構造５において、３％よりも低い不均一性を有する誘電体層２’が獲得されることを可能にする。
本発明は、最終構造５の有用層３’が１００ｎｍよりも小さい平均の厚さを有し、そのような構造を獲得するためのプロセスが、溶解現象に特に敏感であり、均一性が低下した誘電体層２’をもたらす場合にも有利である。
最後に、誘電体層２の厚さを不均一に変更する処理は、有用層３’の厚さの均一性にも影響しがちであることがあり得る。この現象は、その効果が目立つ場合、最終構造５内の十分に均一な有用層３’を獲得するために、仕上げステップを構成する様々な処理（犠牲酸化、エッチング、薄化など）のパラメータを調整することによって補償される。
例として、酸化シリコン誘電体層は、直径が３００ｍｍの円形のバルクシリコンウェハから成る第１のドナー基板上に形成される。この層は、ウェハを炉内で熱処理にさらすことによって形成され、炉の雰囲気は、酸素に富んでいる。
酸化熱処理は、７５０℃における第１の安定期、それに続く、７７０℃における安定期、次に、８００℃の安定期に達するための温度傾斜、最後に、７５０℃に低下する傾斜を含む。
この処理は、２７ｎｍの平均の厚さ、および対称的な凹面プロファイルを有する二酸化シリコン層が形成されることをもたらし、ウェハの周縁における厚さは、その中心の厚さよりも０．４ｎｍだけ大きい厚さを有する。
比較として、平均の厚さが基本的に均一で２７ｎｍに等しい（すなわち、対称的な凹面プロファイルを有さない）二酸化シリコンから作成される誘電体層が、第１のものと同じ第２のドナー基板上に形成される。
次に、各々が二酸化シリコンから作成された誘電体層を備えるこれら２つのシリコンウェハにおいて、それ自体がよく知られている、水素および／またはヘリウムなどの軽い種の注入によって、弱平面が形成される。
その後、これらのシリコンウェハは、各々が、やはり直径が３００ｍｍの円形のバルクシリコンウェハから形成されたキャリア基板と組み合わされる。この例の特定のケースでは、ウェハは、直接接合技法に従って、ドナー基板の二酸化シリコン表面をキャリア基板のシリコン表面と直接的に接触させることによって組み合わされる。
その後、これらの組み合わせは、例えば、３００℃と５００℃の間で構成される温度を有する弱化アニールの間に、弱平面を有するドナー基板レベルに亀裂を入れるために処理される。亀裂自体は、このアニールの間に、またはさらなる外力を加えることによって獲得される。
例の特定の文脈では、獲得されるものは、一方では、残余のシリコンドナー基板であり、他方では、各々が、
− シリコンから作成される厚さが２６５ｎｍの上部層と、
− （一方のケースでは、厚さが周縁において０．４ｎｍ増え、他方のケースでは、厚さが実質的に均一である）平均の厚さが２７ｎｍの酸化シリコン誘電体層と、
− キャリア基板と
を備える中間構造である。
その後、これらの中間構造は、すべての所望の特性を有する最終的なシリコンオンインシュレータ構造が形成されることを可能にする、２つの構造の各々について同じである、一連の仕上げステップによって処理される。
この特定の例では、最初に、安定化処理が実施され、この処理は、上部層のさらされた表面を酸化する第１のステップを含み、続いて、９５０℃におけるアニーリングステップが、上部層におけるある瑕疵が修復されることを可能にする。この熱処理の後、上部層の酸化された部分が、例えば、ＨＦを含む槽内での化学エッチングによって取り除かれる。したがって、この処理は、上部層を薄化する第１のステップである。
次に、スムージング処理が、中間構造の上部層のさらされた表面に適用される。これは、これらの層を、５分の安定期の間、１１７０℃の水素雰囲気にさらすことによって達成される。このスムージング処理は、溶解によって、埋め込み二酸化シリコン層の均一性に影響する。
最後に、単純な犠牲酸化によって上部層を薄化する第２のステップが、所望の厚さ、この例では１５ｎｍの厚さを有する有用層を形成するために実施される。上部層の酸化は、この処理の終了時に有用層が所望の厚さを有するようになる十分な長さの時間にわたって、約９００℃または９５０℃において実施される。
これらの処理の後、（不均一な誘電体層が形成された第１のドナー基板から獲得される）第１の最終構造が、２５ｎｍの平均の厚さを有し、二酸化シリコンから作成される誘電体層の厚さについて０．７ｎｍの変動、すなわち、２．８％の変動を有することが観測される。
（均一な誘電体層が形成された第２のドナー基板から獲得される）第２の最終構造は、２５ｎｍの平均の厚さを有し、二酸化シリコンから作成される誘電体層の厚さについて４．８％に相当する１．２ｎｍの変動を有する。
したがって、この例から、仕上げシーケンスの溶解プロファイルに対して相補的な厚さプロファイルを有する誘電体層を中間構造内で提供する利点が明らかに理解される。

Claims (10)

  1. 有用半導体層（３’）と、誘電体層（２’）と、キャリア基板（４）とを連続して備える最終構造（５）を作成するためのプロセスであって、該プロセスは、
    上部半導体層（３）と、前記誘電体層（２）と、前記キャリア基板（４）とを含む中間構造（１）を提供するステップと、
    前記最終構造（５）を形成するために前記中間構造に仕上げるステップであって、決定された溶解プロファイルに従って前記誘電体層（２）の厚さを不均一に変更する処理を含み、前記決定された溶解プロファイルは、前記変更する処理の適用前後の前記誘電体層（２，２’）の厚さプロファイルの測定を含み、該仕上げるステップと
    を具え、
    前記プロセスは、前記中間構造（１）の前記誘電体層（２）が、前記決定された溶解プロファイルに対して相補的な厚さプロファイルを有し、前記相補的な厚さプロファイルは、前記仕上げるステップの前記決定された溶解プロファイルの処理によって生成された前記誘電体層（２’）の厚さの不均一性を相補的に調整するために、前記厚さプロファイルが測定された前記決定された溶解プロファイルに対して相補的な誘電体層（２）を有する前記中間構造（１）を提供することを特徴とするプロセス。
  2. 前記有用層（３’）はシリコンから作成され、前記誘電体層（２，２’）は、酸化シリコンから作成されることを特徴とする請求項１記載のプロセス。
  3. 前記キャリア基板（４）は、シリコン基板であることを特徴とする請求項１又は２記載のプロセス。
  4. 前記最終構造の前記誘電体層（２’）は、５０ｎｍ以下の平均の厚さを有することを特徴とする請求項１ないし３のいずれか１つに記載のプロセス。
  5. 前記中間構造（１）を提供するステップは、
    ドナー基板上に誘電体層（２）を形成するステップと、
    移転される層を前記ドナー基板のメイン表面とともに画定する弱平面を前記ドナー基板内に形成するステップと、
    前記ドナー基板のメイン面を前記キャリア基板（４）と組み合わせるステップと、
    前記キャリア基板（４）に追加するために、移転される層を前記ドナー基板から切り離すステップと
    を含むことを特徴とする請求項１ないし４のいずれか１つに記載のプロセス。
  6. 前記仕上げるステップは、前記有用層（３’）を形成するために、犠牲酸化によって前記上部半導体層（３）を薄くすることを含むことを特徴とする請求項１ないし５のいずれか１つに記載のプロセス。
  7. 前記仕上げるステップは、前記中間構造（１）の安定化アニールによる処理を含むことを特徴とする請求項１ないし６のいずれか１つに記載のプロセス。
  8. 前記誘電体層（２）の厚さを変更する処理は、前記有用層（３’）または前記上部半導体層（３）を、１１５０℃と１２００℃の間で構成される温度の中性または還元雰囲気にさらすことを含むことを特徴とする請求項１ないし７のいずれか１つに記載のプロセス。
  9. 前記中性または還元雰囲気にさらすことは、５分と５時間の間で構成される長さの時間にわたって実施されることを特徴とする請求項８に記載のプロセス。
  10. 前記中間構造（１）の前記誘電体層（２）の前記厚さプロファイル、および前記溶解プロファイルは、構造の平面に垂直でその中心を通過する軸に関する円対称性を有することを特徴とする請求項１ないし９のいずれか１つに記載のプロセス。
JP2016066013A 2015-03-30 2016-03-29 厚さが均一な埋め込み誘電体層を有する構造を作成するためのプロセス Active JP6725286B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1552651A FR3034565B1 (fr) 2015-03-30 2015-03-30 Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme
FR1552651 2015-03-30

Publications (2)

Publication Number Publication Date
JP2016192548A JP2016192548A (ja) 2016-11-10
JP6725286B2 true JP6725286B2 (ja) 2020-07-15

Family

ID=53200171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016066013A Active JP6725286B2 (ja) 2015-03-30 2016-03-29 厚さが均一な埋め込み誘電体層を有する構造を作成するためのプロセス

Country Status (6)

Country Link
US (1) US9929040B2 (ja)
JP (1) JP6725286B2 (ja)
KR (1) KR102413439B1 (ja)
CN (1) CN106024621B (ja)
FR (1) FR3034565B1 (ja)
SG (1) SG10201602464YA (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742023A (zh) * 2018-11-27 2019-05-10 上海新傲科技股份有限公司 晶圆表面的平坦化方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法およびｓｏｉ基板
JPH08274285A (ja) * 1995-03-29 1996-10-18 Komatsu Electron Metals Co Ltd Ｓｏｉ基板及びその製造方法
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
EP1408551B1 (en) 2001-07-17 2014-07-02 Shin-Etsu Handotai Co., Ltd. Method for producing bonding wafer
FR2843487B1 (fr) 2002-08-12 2005-10-14 Procede d'elaboration de couche mince comprenant une etape de correction d'epaisseur par oxydation sacrificielle, et machine associee
US6927169B2 (en) * 2002-12-19 2005-08-09 Applied Materials Inc. Method and apparatus to improve thickness uniformity of surfaces for integrated device manufacturing
US6916744B2 (en) * 2002-12-19 2005-07-12 Applied Materials, Inc. Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US20070069335A1 (en) * 2003-09-08 2007-03-29 Akihiko Endo Bonded wafer and its manufacturing method
DE102004062356A1 (de) * 2004-12-23 2006-07-13 Siltronic Ag Halbleiterscheibe mit einer Halbleiterschicht und einer darunter liegenden elektrisch isolierenden Schicht sowie Verfahren zu deren Herstellung
JP2007149723A (ja) * 2005-11-24 2007-06-14 Sumco Corp 貼り合わせウェーハの製造方法
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
WO2009066135A1 (en) * 2007-11-23 2009-05-28 S.O.I.Tec Silicon On Insulator Technologies Precise oxide dissolution
DE102008016429A1 (de) 2008-03-31 2009-10-01 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung dünner Schichten durch einen thermisch aktivierten Prozess unter Anwendung eines Temperaturgradienten über das Substrat hinweg
JP5493345B2 (ja) 2008-12-11 2014-05-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2010153488A (ja) 2008-12-24 2010-07-08 Rohm Co Ltd Ｓｏｉウエハの製造方法およびｓｏｉウエハ
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
JP5927894B2 (ja) 2011-12-15 2016-06-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR2998418B1 (fr) * 2012-11-20 2014-11-21 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur sur isolant
JP6107709B2 (ja) * 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
KR20160117346A (ko) 2016-10-10
JP2016192548A (ja) 2016-11-10
CN106024621A (zh) 2016-10-12
FR3034565A1 (fr) 2016-10-07
SG10201602464YA (en) 2016-10-28
CN106024621B (zh) 2021-05-14
US20160293476A1 (en) 2016-10-06
KR102413439B1 (ko) 2022-06-27
FR3034565B1 (fr) 2017-03-31
US9929040B2 (en) 2018-03-27

Similar Documents

Publication Publication Date Title
JP2006066913A (ja) 低いＷａｒｐ及びＢｏｗを示す層構造を有する半導体ウェハ並びにその製造方法
CN106030760B (zh) 利用锗凝缩工艺的基板制造方法及利用其的半导体元件的制造方法
JPWO2004075298A1 (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
TW201011833A (en) Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
KR20160132017A (ko) 접합 soi웨이퍼의 제조방법
TWI640033B (zh) Method for manufacturing germanium wafer on insulator
JP6725286B2 (ja) 厚さが均一な埋め込み誘電体層を有する構造を作成するためのプロセス
EP3568872B1 (en) Process for smoothing the surface of a semiconductor-on-insulator substrate
JP2010092909A (ja) Ｓｏｉウェーハの製造方法
JP2007242972A (ja) Ｓｏｉウェーハの製造方法
US9887124B2 (en) Method for producing a composite structure
JP6152829B2 (ja) Ｓｏｉウェーハの製造方法
US10134602B2 (en) Process for smoothing the surface of a structure
JP2023506630A (ja) 薄い表面層の厚さの均一性を改善するための、薄い表面層を備える基板をエッチングする方法
CN114334792A (zh) Soi结构的半导体硅晶圆及其制备方法
JP2015195290A (ja) 酸化膜付き異種ｓｏｉ基板の欠陥検出方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200625

R150 Certificate of patent or registration of utility model

Ref document number: 6725286

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250