CN106030760B - 利用锗凝缩工艺的基板制造方法及利用其的半导体元件的制造方法 - Google Patents

利用锗凝缩工艺的基板制造方法及利用其的半导体元件的制造方法 Download PDF

Info

Publication number
CN106030760B
CN106030760B CN201580006397.8A CN201580006397A CN106030760B CN 106030760 B CN106030760 B CN 106030760B CN 201580006397 A CN201580006397 A CN 201580006397A CN 106030760 B CN106030760 B CN 106030760B
Authority
CN
China
Prior art keywords
germanium
layer
silicon
heat treatment
oxidation technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580006397.8A
Other languages
English (en)
Other versions
CN106030760A (zh
Inventor
朴在勤
沈泰宪
宋昇弦
李斗荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry University Cooperation Foundation IUCF HYU
Original Assignee
Industry University Cooperation Foundation IUCF HYU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industry University Cooperation Foundation IUCF HYU filed Critical Industry University Cooperation Foundation IUCF HYU
Publication of CN106030760A publication Critical patent/CN106030760A/zh
Application granted granted Critical
Publication of CN106030760B publication Critical patent/CN106030760B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提出了一种基板制造方法及利用此方法的半导体元件的制造方法，其特征在于，包括如下步骤：向基板提供绝缘层和硅层叠层的SOI结构的步骤，在SOI结构上，将硅锗层和硅覆盖层形成叠层的步骤，及至少在两种以上的温度中实施氧化工艺并在所述氧化工艺中，至少实施一次热处理工艺形成锗凝聚层和氧化硅层的步骤，及去除氧化硅层的步骤。

Description

利用锗凝缩工艺的基板制造方法及利用其的半导体元件的制 造方法
技术领域
本发明涉及一种基板制造方法，尤其涉及一种利用锗凝缩工艺的高性能元件用的基板制造方法。
背景技术
随着金属氧化物半导体场效应晶体管(Metal oxide semiconductor fieldeffect transistor；MOSFET)的设计规则渐渐减少，发生短沟效应(Short channeleffect)、漏断引入的势垒降低效应(drain induced biarrier lowering；DIBL)、栅诱发漏极漏电流(Gated induced drain leakage；GIDL)等很多问题。为了克服这种问题将硅替换，作为为了使用频道的物质Ⅲ-Ⅴ族化合物和锗(Germanium；Ge)为首。由于Ⅲ-Ⅴ族化合物半导体具有高电子迁移率，作为n-MOSFET的频道物质受关注，而Ge由于具有最高正孔迁移率，作为p-MOSFET的频道物质备受关注。并且，从结构上来看，以绝缘体上的硅(Siliconon insulator；SOI)基板为基础，部分废弃的SOI(partially depleted SOI)和完全废弃的SOI(fully depleted SOI)结构作为可以代替已有的平面结构MOSFET备受关注。
为了将Ge作为频道物质使用，可以使用Ge基板。由于Ge基板具有特别高昂的价格，所以使用在硅基板上滋生Ge的方法。但是，如果在硅基板上使Ge直接滋生的话，Si和Ge之间会因为高格子常数差异，发生穿透位错(threading dislocation)。因此，在硅基板上，将硅锗(SiGe)层从低浓度Ge到高浓度Ge使其浓度增加，形成数千分尺的厚度并降低位错，在最上部形成高浓度Ge，有这样的方法。但是，SiGe层根据Ge的浓度在Si上沉积时，存在不发生位错的临界厚度(critical thickness)，据此SiGe层需要形成很厚，但最终没有位错也可以形成Ge。因此，这种方法和Ge基板相比，虽然有价格的优点，但由于SiGe层需要形成很厚，所以仍然具有价格昂高的问题。
另外，在SOI基板上，形成不发生穿透位错具有低浓度Ge的SiGe，如果使其在一定的温度中氧化(oxidation)的话，Si原子与O原子发生反应形成二氧化硅(SiO2)层，Ge浓度在变薄的SiGe层内渐渐变高。因此，如果充分氧化的话，可以形成具有100％的Ge浓度的绝缘体上的锗(Germanium on insulator；GeOI)基板。这种包括氧化工艺的工艺也称为锗凝缩(Ge condensation)工艺。利用锗凝缩工艺的GeOI基板的制造工艺具有低成本及工艺时间短的优点。
但是，已有的锗凝缩工艺是在一种温度中实施氧化工艺，在SOI基板上沉积SiGe层而进行工艺，导致发生浓度均一性和表面粗糙度低下的问题。即，已有的凝缩工艺是在SOI基板上，将Ge浓度为30at％以下的SiGe层沉积后，一般在1000℃以上的温度中实施氧化工艺。但是，随着Ge浓度的升高熔点(melting point)降低，据此SiGe层为非固体成为液体状态的同时，SiGe层的浓度均一性和表面粗糙度等变得更糟。并且，已有的凝缩方法为在SOI基板上将SiGe层沉积后进行氧化，在氧化开始的表面上，Si原子和Ge原子均存在，氧气会比Ge原子更早与Si原子发生反应。因此，基板的全面不能均一氧化，具有表面粗糙度大幅度增加的问题。
作为解决这种问题的方法，日本专利公开第2004-363199号中公开了在两种温度中实施氧化工艺。但是，虽然在先专利可以解决氧化工艺中发生的表面粗糙度问题，但为了获得过高的Ge浓度如果一直进行凝缩工艺的话，向基板垂直(vertical)方向Ge浓度的均一性会降低。即，表面先与氧气起氧化反应，Ge浓度从氧化膜的表面开始渐渐升高，因为这种现象而发生阶段性的浓度差异。如果出现如上所述的阶段性浓度差异，根据深度物理特征和电的特征会发生变化，所以需要均匀的浓度分布。
发明内容
(要解决的问题)
本发明提供了一种利用锗凝缩工艺而提高浓度均一性和表面粗糙度的基板制造方法。
本发明提供了一种利用锗凝缩工艺而提高向垂直方向的Ge浓度的均一度的基板制造方法。
(解决问题的手段)
根据本发明不同的特性基板制造方法特征在于，包括：在基板上，提供绝缘层和硅层叠层的SOI结构的步骤；在所述SOI结构上，将硅锗层和硅覆盖层形成叠层的步骤；至少在两种以上的温度中实施氧化工艺，在所述氧化工艺中至少实施一次热处理工艺进而形成锗凝聚层和氧化硅层的步骤；及去除氧化硅层的步骤；
所述硅锗层的锗浓度为10at％至40at％；
所述氧化工艺是在所述硅锗层变为液体状态之前，降低温度以多阶段实施的；
所述氧化工艺是以温度越低而使时间增加的方式来实施的；
所述氧化工艺和热处理工艺是以0.3:1至1:1的时间比率来实施的；
为了所述热处理工艺中下一个氧化工艺和热处理工艺，而降低温度；
一个阶段的热处理工艺是在一种温度中实施50％至90％的时间，降低温度的同时实施10％至50％的时间；
所述氧化工艺是供给氧气来实施，所述热处理工艺中断氧气的供给，供给惰性气体并在同一装备中连续实施；
所述锗凝集层的锗浓度为30at％至100at％；
所述锗凝集层具有垂直方向锗浓度为0％至1％的均一度；
所述锗凝集层具备0.1nm至0.7nm的表面粗燥度；
根据本发明不同特征的半导体元件的制造方法，其特征在于，包括：在基板上，提供绝缘层和硅层叠层的SOI结构的步骤；在SOI结构上，将硅锗层和硅覆盖层形成叠层的步骤；至少在两种以上的温度中实施氧化工艺，在所述氧化工艺中至少实施一次热处理工艺进而形成锗凝聚层和氧化硅层的步骤；去除所述氧化硅层的步骤；将所述锗凝集层图案化，使所述绝缘层的规定区域露出的步骤；及在所述锗凝集层上部的规定区域形成栅极绝缘膜和栅极的步骤；
所述锗凝集层具有垂直方向锗浓度0％至1％的均一度；
所述锗凝集层是具有0.1nm至0.7nm的表面粗糙度。
(发明的效果)
本发明是在SOI基板上形成SiGe层和硅覆盖层后，至少两次在不同温度中实施氧化工艺，并且氧化工艺中至少一次实施热处理工艺来形成锗凝集层。
根据本发明实施多阶段氧化工艺，SiGe层因为不是固体和液体的混合状态，可以对表面粗糙度进行提升。并且，氧化工艺中通过实施热处理工艺可以将Ge更加扩散，据此可将垂直方向的浓度均一性提升。因此，可以制作具有均一Ge浓度分布并且具有均匀的平整表面粗糙度的高浓度GeOI基板。
附图说明
图1乃图5是为了说明根据本发明实施例的基板制造方法，按顺序进行图示的截面图。
图6是为了说明多阶段氧化工艺原理的SiGe的状态图。
图7是适用于本发明基板制造方法的多阶段氧化和热处理工艺的条件图。
图8是在单一温度和多阶段温度中实施氧化工艺后的表面照片。
图9是在单一温度和多阶段温度中实施氧化工艺后的谱线轮廓。
图10是在单一温度中实施氧化工艺后Ge浓度分布图。
图11是在多阶段温度中实施氧化工艺后Ge浓度分布图。
图12是氧化工艺后根据有无热处理工艺Ge浓度分布图。
图13是根据Ge浓度为50at％的锗凝集层的热处理时间Ge浓度的分布图。
图14是根据Ge浓度为80at％的锗凝集层的热处理时间Ge浓度的分布图。
图15至图17图示了实施多阶段氧化和热处理工艺后，凝集层的Ge浓度分布、厚度和表面粗糙度的附图。
图18和图19是根据本发明实施例制造的GeOI基板上形成的FinFET的概略图。
图20是根据本发明制造的GeOI基板上形成的FinFET和SOI基板上形成的FinFET的有效正孔迁移率的对比曲线图。
图21是根据本发明制造的GeOI基板上形成的FinFET和SOI基板上形成的FinFET的饱和电流的对比曲线图。
具体实施方法
以下，参照附图详细说明本发明的实施例。但是，本发明没有限定在以下揭示的实施例内，是用互相不一样的多样的形态来实现，只是本实施例为了使本发明完整，是为了向有常识的人完整地讲解发明的范畴来提供的。
图1至图5是为了说明根据本发明实施例的基板制造方法，按顺序进行图示的截面图。并且，图6是为了说明多阶段氧化工艺原理的SiGe的状态图，图7是适用于本发明的基板制造方法的多阶段氧化和热处理工艺的条件图。
参照图1，在基板12上准备绝缘层14和硅层16叠层形成的绝缘体上的硅(Siliconon insulator；SOI)结构10。这里的基板12可以是硅基板，绝缘层14可能是SiO2层。并且，比如说SOI结构10可以利用超声波清洗后对其进行干燥。再比如超声波清洗，可以利用10分钟左右的丙酮和甲醇来实施的。结束了超声波清洗的绝缘体上的硅结构10可以用电离子水洗掉，在氮环境中干燥。
参照图2，在SOI结构10上形成硅锗层20后形成硅覆盖层30。硅锗层20和硅覆盖层30可以在同一腔室内连续形成。另外，在形成硅锗层20之前将SOI结构10热处理，这可以将硅层16上的自然氧化膜和不纯物质去除。将热处理工艺举例的话，是在0.1Torr～1Torr的压力和700℃～900℃的氢环境中进行5～25分钟。硅锗层20可以利用硅源气体和锗源气体，例如，在0.1Torr～1Torr的压力和550℃～750℃的温度中进行10～40分钟内可以形成。此处，硅源可以包括SiH4，锗源可以包括GeH4，还可以供给H2气体。并且，如果滋生温度未满550℃，不会形成硅锗层20或者即使形成也会在发生初期滋生的硅锗层20处发生多数的缺陷。相反，滋生温度在超过750℃时，初期滋生的硅锗层中也会发生多数的缺陷。并且，硅锗层20的锗浓度可以为10at％至40at％。硅锗层20的锗浓度可以根据从硅锗层20开始形成的锗凝集层的厚度、锗浓度等多样地选择。此处，锗的结构如果未满10at％，在以后工艺中直到得到高浓度的锗层需要很长时间，锗的结构如果超过40at％，会发生硅层16和格子缺陷并且可能不会形成硅锗层20。另外，硅锗层20的厚度是与后得到锗层的厚度成比例的，考虑到即将要得到的锗层的厚度将硅锗层20以适当的厚度形成。例如，硅锗层20可以形成20nm～200nm的厚度。并且，在硅锗层20上使硅滋生从而形成硅覆盖层30。硅覆盖层30起到在氧化工艺中阻止硅锗层20内部的锗原子向外侧扩散的屏障的功能。如果对这种硅覆盖层30举例，供给SiH4和H2气体并且在0.1Torr～1Torr的压力和700℃～900℃的温度中在10～90秒形成。
参照图3，实施至少两次以上的多阶段氧化工艺，及在氧化工艺中至少实施一次热处理。根据氧化工艺硅锗层20的锗原子向下侧扩散，硅层16的硅原子向上侧扩散。本发明的氧化和热处理工艺，可以在硅锗层20维持固体状态的温度中多阶段实施。硅锗层20根据硅或者锗的浓度和温度可以维持固体状态、液体状态、或者固体液体混合状态。即，如图6所示，两个抛物线内部的区域是维持固体和液体混合状态的区域，抛物线的上侧区域是维持液体状态的区域，抛物线的下侧区域是维持固体状态的区域。在这种状态图式中，例如，在1100℃的温度中硅浓度为50at％以上时，硅锗层维持固体状态，硅浓度为未满50at％时，维持固体和液体混合状态。并且，在1000℃的温度中硅浓度为25at％以上时硅锗层维持固体状态，硅浓度为未满25at％时，硅锗层维持固体和液体混合状态。因此，一种温度，例如，如果在1100℃温度中实施氧化工艺，硅锗层20的硅浓度减少并且根据锗浓度的增加，硅锗层20会维持固体和液体的混合状态。因此，从这种状态开始形成的锗凝集层会发生表面粗糙度变大的问题。为了解决这种问题，本发明在硅锗层20变化为固体和液体的混合状态之前，降低温度实施氧化和热处理工艺。即，本发明是即使硅浓度降低也可以使硅锗层20维持固体状态，一边降低温度一边实施多阶段氧化和热处理工艺。另外，氧化和热处理工艺可以在1300℃～900℃的温度中实施并且降低温度的同时多阶段实施。例如，如图7所示，在1100℃的温度中实施预备热处理工艺、第一次氧化工艺和第一次热处理工艺，在1000℃中实施第二次氧化工艺、第二次热处理工艺、第三次氧化工艺和第三次热处理工艺后在950℃的温度中，实施第四次氧化工艺和第四次热处理工艺，在900℃的温度中，可以实施第五次氧化工艺和第五次热处理工艺。
另外，氧化工艺和热处理工艺的时间，例如，可以为0.3:1至1:1的比率实施。例如，可以实施氧化工艺30～100分钟并且实施热处理工艺30～100分钟。氧化工艺的反复会使工艺时间增加。即，越降低氧化工艺的温度氧化工艺的时间越增加。这在高温中长时间实施氧化工艺时硅锗层20会为固体和液体的混合状态，并根据温度在成为这种状态之前的时间内实施氧化工艺。例如，可以实施第一次氧化工艺30分钟，实施第二次和第三次氧化工艺70分钟，实施第四次和第五次氧化工艺100分钟。另外，热处理工艺是根据硅锗层20的厚度，例如，可以实施30～100分钟。此处，如果热处理的时间短，那么锗的扩散时间短，不能提升锗的垂直方向的浓度均一度，如果热处理时间过长，锗不再扩散会，那么有工艺时间变长的问题。这种热处理工艺可以在同一时间实施，例如，第一次热处理工艺至第五次热处理工艺均可实施100分钟。当然，热处理的时间会随着反复程度变短或者变长。
另外，在各阶段的热处理工艺中，温度可以降低到为了下一个氧化工艺的温度。即，在第一次热处理工艺中，可以将温度降到为了第二次氧化工艺和第二次热处理工艺的温度，在第三次热处理工艺中，可以将温度降到为了第四次氧化工艺和第四次热处理工艺的温度，在第四次热处理工艺中，可以将温度降到为了第五次氧化工艺和第五次热处理工艺的温度。这种温度的调节可以实施各阶段的全部热处理时间的10％～50％的时间。即，在一温度中实施热处理工艺，时间为各阶段热处理时间的50％～90％的时间，为了下一个氧化和热处理降低温度在10％～50％的时间内，同时实施热处理工艺。另外，热处理温度的调节速度可以根据将要降下的温度和时间来调节，例如，使其以2℃/分～5℃/分的速度降下。例如，100分钟的第一次热处理工艺中，在1100℃的温度中实施热处理工艺70分钟，为了第二次氧化和热处理工艺将温度降低到1000℃的同时实施30分钟热处理工艺。
另外，氧化工艺是可以在供给包括氧气的反应气体的同时而实施，热处理工艺是可以在供给氮或者氩气体等惰性气体的同时而实施。即，调节氧气和惰性气体的供给可以使氧化工艺和热处理工艺在同一腔室内连续实施。
参照图4，根据这种氧化工艺硅覆盖层30被氧化形成氧化硅层50，硅锗层20的锗原子向下侧扩散形成锗凝缩层40。并且，硅层16和硅锗层20的硅原子向上侧扩散使硅层50的厚度增加。因此，绝缘层14上形成锗凝集的锗凝集层40，锗凝集层40上形成氧化硅层50。这种锗凝集层40具有比硅锗层20高的锗浓度。例如，锗凝集层40具有30at％～100at％的锗浓度。当然，锗凝集层40具有除此之外的硅浓度。并且，锗凝集层40具有向垂直方向0％～1％的浓度均一度，0.1nm～0.7nm的表面粗糙度。并且，锗凝集层40可以形成比硅锗层20薄的厚度。用这种多阶段氧化工序形成的锗凝集层40可以不经过硅锗层20固体和液体混合的状态使表面粗糙度上升。并且，多阶段氧化工艺中至少实施一次热处理工艺使Ge更加扩散，并且可以提升垂直方向的浓度均一性。结果，使表面粗糙度提升，并且可以形成垂直方向的Ge浓度均一性提升的锗凝集层40。
参照图5，去除氧化硅层50从而形成基板12上绝缘层14和锗凝集层40形成的GeOI基板100。
实施例
以硅层17nm的厚度形成的SOI基板上将Ge浓度为30at％的SiGe层向100nm的厚度滋生后，将硅覆盖层形成为10nm的厚度而实施凝缩工艺。此时，比较例在1100℃的温度中实施了2小时的氧化工艺，实施例在1100℃中实施1小时的第一次氧化工艺后，将温度降低到900℃实施2小时的第二次氧化工艺。在1100℃的单一温度中实施氧化工艺的比较例时，如参照图6的说明，Ge浓度在超过50at％的同时SiGe层具有固体和液体混合的状态。但是，实施多阶段氧化工艺的实施例时，SiGe层的Ge浓度在成为固体和液体混合状态之前将温度降低到900℃，使氧化工艺进行并且可以确保一直为固体状态的SiGe层。
并且，图8和图9图示的是在单一温度和多阶段温度中实施氧化工艺时表面粗糙度(surface roughness)。即，图8a和图8b是在单一温度和多阶段温度中实施氧化工艺后的照片，图9a和图9b图示的是在单一温度和多阶段温度中实施氧化工艺后的表面谱线轮廓。如图8a中所示，单一温度中实施氧化工艺时，根据Ge浓度的升高，在比熔点(melting point)高的温度中进行工艺的同时成为液体状态，SiGe层变形为以岛(island)的形态，导致表面的粗糙度变大。此时，根据单一氧化工艺的表面粗糙度如图9a所示为19.8nm左右。但是，如果实施多阶段氧化工艺SiGe层不变成液体状态，如图8b所示，可以确认表面粗糙度比图8b中所示的小。此时，根据多阶段氧化工序的表面粗糙度如图9b所示为2.27nm左右。因此，可以确认根据多阶段氧化工序的表面粗糙度比根据单一氧化工序的表面粗糙度缩小9倍。
并且，图10是图示单一温度中实施氧化工艺时根据深度的Ge浓度。图11图示多阶段温度中实施氧化工艺时根据深度的Ge浓度。单一温度中实施氧化工艺时，如图10所示即使调节氧化工艺的时间，由于融化所以不能确保Ge浓度为50at％以上。但是，实施多阶段氧化工艺时，如图11所示可以确保Ge浓度为最高85at％。因此，适用于多阶段氧化工艺时可以确保Ge浓度大的GEOI基板。
氧化工艺后，将根据有无热处理工艺的Ge浓度分布，做AES分析确认的结果如图12中图示。即，图12a是氧化工艺之前的初期Ge浓度分布图，图12b是1100℃的温度中实施60分钟的氧化工艺后的Ge浓度分布图，图12c是1100℃的温度中实施60分钟的氧化工艺及实施60分钟的热处理工艺后的Ge浓度分布图。如图12a中所示，实施氧化工艺之前的Ge浓度保持在约20at％左右。如果只实施氧化工艺时如图12b所示Ge浓度会保持在比图12a高的约35at％左右。但是，可以确认Ge的浓度从表面开始向深度方向具有倾斜度渐次降低。但是，实施氧化工艺和热处理工艺时，可以确认如图12c所示Ge浓度保持在约35at％左右，从表面开始向深度方向均匀分布。SiGe层的Ge浓度分布的差异在通过60分钟的后续热处理时，从上部表面到下部，具有均一的1％以内的浓度。
并且，为了确认在具有高浓度Ge的锗凝集层中浓度均一度，当Ge浓度为50at％以上时，用不同的热处理时间进行了试验。即，图13是当锗凝集层的Ge浓度为50at％时根据热处理时间的Ge浓度的分布图，图14是当锗凝集层的Ge浓度为80at％时根据热处理时间的Ge浓度的分布图。如图13a中所示，形成包含50at％的Ge的锗凝集层后，不实施热处理工艺时，Ge的浓度从表面约60at％开始越向下部浓度越少，出现上部和下部的浓度均一度最大差约18at％。但是，如果将热处理工艺在1000℃中实施30分钟，如图13b所示，Ge的浓度均一度会改善约5％左右，将热处理工艺在1000℃中实施60分钟的话，如图13c所示Ge的浓度均一度会改善约1％左右。并且，如图14a所示，形成包括80at％Ge的锗凝集层不实施热处理工艺时，Ge的浓度从表面约90at％开始越向下部浓度越少，出现上部和下部的浓度均一度最大差约12％左右。但是，将热处理工艺在1000℃实施30分钟的话，如图14b所示浓度均一度改善6％左右，将热处理工艺在1000℃中实施60分钟的话，如图14c所示浓度均一度改善1％左右。因此，即使SiGe的Ge浓度为高浓度，如果氧化工艺后如果热处理的时间增加，浓度均一度也能增加。
图15至图17是实施多阶段氧化和热处理工艺后，根据Ge浓度的锗凝集层的Ge浓度的分布、厚度和表面粗糙度，对其分别进行AES、TEM、AFM分析的结果。图15是以锗凝集层的Ge浓度分别为34at％、47at％、67at％和98at％而形成，并且实施多阶段氧化和热处理工艺后，锗凝集层的Ge浓度分布的AES分析结果。如图15a所示当Ge浓度为34at％时锗凝集层从表面开始到约80nm的深度几乎以一定的浓度分布Ge，如图15b所示当Ge浓度为47at％时，锗凝集层从表面开始到约50nm的深度几乎以一定的浓度分布Ge。并且，如图15c所示当Ge浓度为67at％时，锗凝集层从表面开始到约40nm的深度几乎以一定的浓度分布Ge，如图15d所示当Ge浓度为98at％时，锗凝集层从表面开始到约20nm的深度几乎以一定的浓度分布Ge。并且，图16是以锗凝集层的Ge浓度分别为34at％、47at％、67at％和98at％而形成，并且实施多阶段氧化和热处理工艺后，锗凝集层的TEM照片。此时，由于锗凝集层可以包括锗原子和硅原子用SiGe表示。如图16a所示Ge浓度为34at％时，形成约72.02nm厚度的锗凝集层，如图16b所示Ge浓度为47at％时，形成约58.81nm厚度的锗凝集层，图16c所示Ge浓度为67at％时，形成约40.71nm厚度的锗凝集层，图16d所示Ge浓度为98at％时，形成约25.85nm厚度的锗凝集层。以及，图17是以Ge浓度分别为34at％、47at％、67at％和98at％而形成，并且实施多阶段氧化和热处理工艺后分析锗凝集层的表面粗糙度的AFM照片。如图17a所示Ge浓度为34at％时，表面粗糙度约为0.49nm，Ge浓度为47at％时，表面粗糙度约为0.61nm，Ge浓度为67at％时，表面粗糙度约为0.68nm，Ge浓度为98at％时，表面粗糙度约为0.71nm。
如上所述，通过多阶段氧化工艺可以确保高浓度的Ge，通过氧化工艺中的热处理工艺可以确保均匀的的Ge浓度。并且，通过利用硅覆盖层的多阶段工艺，在垂直(vertical)方向上具有1％以内的浓度均一度的Ge浓度，其确保在98at％内时，可以确认到GeOI的表面粗糙度为0.71nm的特别低的结果。因此，可以根据锗凝集层的期望的Ge浓度分布的深度、厚度和表面粗糙度等，来选择硅锗层的Ge浓度。
根据上述本发明的一个实施例制造的GeOI基板，可以适用于如图18和图19所示的FinFET结构的半导体元件。即，基板12、绝缘层14和锗凝集层40，在叠层的GeOI结构100上，锗凝集层40图案化如图18所示以四角形状图案化，可以形成绝缘膜110闸和栅极120，使被图案化的锗凝集层40的规定区域被包围。并且，如图19所示锗凝集层40也可以圆形形状图案化。此处，栅极120两侧的锗凝集层40起到源/漏的作用。
在这种以本发明的多阶段氧化和热处理工艺制造的GeOI基板上形成的FinFET，比在SOI基板上形成的FinFET可以提高元件特性。即，图20是根据本发明制造的GeOI基板上形成的FinFET(A)的有效正孔迁移率(effective hole mobility)和SOI基板上形成的FinFET(B)的有效正孔迁移率的对比曲线图，如图所示GeOI基板上形成的FinFET(A)比SOI基板上形成的FinFET(B)有效正孔迁移率上升了2.79倍以上。并且，图21是根据本发明制造的GeOI基板上形成的FinFET(A)的饱和电流和SOI基板上形成的FinFET(B)的饱和电流的对比曲线图，如图所示GeOI基板上形成的FinFET(A)比SOI基板上形成的FinFET(B)饱和电流上升了2.26倍以上。
本发明不被上述实施例限定，可以用互相不同且多样的形态来实现。即，所述实施例使本发明的公开完整并且为了向具有一般常识的人完整地讲述发明的范畴，本发明的范围需要依据本发明的权利要求理解。

Claims (11)

1.一种基板制造方法，其特征在于，包括如下步骤：
向基板提供绝缘层和硅层叠层的SOI结构的步骤；
在所述SOI结构上，将硅锗层和硅覆盖层形成叠层,并且考虑要得到的锗层的厚度而形成所述硅锗层的厚度的步骤；
预备热处理所述硅锗层的步骤；
在不同的温度中实施至少两次氧化工艺，在所述氧化工艺之间至少实施一次热处理工艺，通过将硅锗层中的锗离子和硅离子分别分散到硅层和硅覆盖层，进而形成锗凝集层和氧化硅层的步骤；及
去除氧化硅层的步骤，并且
所述氧化工艺和热处理工艺是以0.3:1至1:1的时间比率来实施，并且所述氧化工艺及热处理工艺仅在所述硅锗层保持固体状态的温度中多阶段实施；所述热处理工艺中，还包括根据锗浓度的增加，为了下一个氧化工艺及热处理工艺而降低温度的工艺，并且所述热处理工艺和所述降低温度的工艺是以5:5至9:1的时间比率实施。
2.根据权利要求1所述的基板制造方法，其特征在于，
所述硅锗层的锗浓度为10at％至40at％。
3.根据权利要求1所述的基板制造方法，其特征在于，
所述氧化工艺是在所述硅锗层变为液体状态之前，降低温度以多阶段实施的。
4.根据权利要求3所述的基板制造方法，其特征在于，
所述氧化工艺是以温度越低而使时间增加的方式来实施的。
5.根据权利要求1所述的基板制造方法，其特征在于，
所述氧化工艺是供给氧气来实施，所述热处理工艺中断氧气的供给，供给惰性气体并在同一装备中连续实施。
6.根据权利要求1所述的基板制造方法，其特征在于，
所述锗凝集层的锗浓度为30at％至100at％。
7.根据权利要求6所述的基板制造方法，其特征在于，
所述锗凝集层具有垂直方向锗浓度为0％至1％的均一度。
8.根据权利要求7所述的基板制造方法，其特征在于，
所述锗凝集层具备0.1nm至0.7nm的表面粗糙度。
9.一种半导体元件的制造方法，其特征在于，包括如下步骤：
向基板提供绝缘层和硅层叠层的SOI结构的步骤；
在SOI结构上，将硅锗层和硅覆盖层形成叠层，并且考虑要得到的锗层的厚度而形成所述硅锗层的厚度的步骤；
预备热处理所述硅锗层的步骤；
在不同的温度中实施至少两次氧化工艺，在所述氧化工艺之间至少实施一次热处理工艺，通过将硅锗层中的锗离子和硅离子分别分散到硅层和硅覆盖层，进而形成锗凝集层和氧化硅层的步骤；
去除所述氧化硅层的步骤；
将所述锗凝集层图案化，使所述绝缘层的规定区域露出的步骤；及
在所述锗凝集层上部的规定区域形成栅极绝缘膜和栅极的步骤，并且
所述氧化工艺和热处理工艺是以0.3:1至1:1的时间比率来实施，并且所述氧化工艺及热处理工艺仅在所述硅锗层维持固体状态的温度中多阶段实施；
所述热处理工艺中，还包括根据锗浓度的增加，为了下一个氧化工艺及热处理工艺而降低温度的工艺，并且所述热处理工艺和所述降低温度的工艺是以5:5至9:1的时间比率实施。
10.根据权利要求9所述的半导体元件的制造方法，其特征在于，
所述锗凝集层具有垂直方向锗浓度0％至1％的均一度。
11.根据权利要求10所述的半导体元件的制造方法，其特征在于，
所述锗凝集层是具有0.1nm至0.7nm的表面粗糙度。
CN201580006397.8A 2014-01-28 2015-01-27 利用锗凝缩工艺的基板制造方法及利用其的半导体元件的制造方法 Active CN106030760B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020140010290A KR101521555B1 (ko) 2014-01-28 2014-01-28 게르마늄 응축 공정을 이용한 기판 제조 방법 및 이를 이용한 반도체 소자의 제조 방법
KR10-2014-0010290 2014-01-28
PCT/KR2015/000829 WO2015115769A1 (ko) 2014-01-28 2015-01-27 게르마늄 응축 공정을 이용한 기판 제조 방법 및 이를 이용한 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
CN106030760A CN106030760A (zh) 2016-10-12
CN106030760B true CN106030760B (zh) 2019-10-29

Family

ID=53395065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580006397.8A Active CN106030760B (zh) 2014-01-28 2015-01-27 利用锗凝缩工艺的基板制造方法及利用其的半导体元件的制造方法

Country Status (4)

Country Link
US (1) US9825151B2 (zh)
KR (1) KR101521555B1 (zh)
CN (1) CN106030760B (zh)
WO (1) WO2015115769A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797137B2 (en) * 2017-06-30 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for reducing Schottky barrier height and semiconductor device with reduced Schottky barrier height
US10373825B1 (en) * 2018-05-29 2019-08-06 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using core-shell nanoparticle
US10510532B1 (en) * 2018-05-29 2019-12-17 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using the multi ion implantation
US10937876B2 (en) * 2018-10-26 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain feature to contact interfaces
US11373870B2 (en) 2019-06-27 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device including performing thermal treatment on germanium layer
CN113745147A (zh) * 2020-05-14 2021-12-03 上海功成半导体科技有限公司 Fd-soi衬底结构、器件结构的制备方法
CN113675218A (zh) * 2020-05-14 2021-11-19 上海功成半导体科技有限公司 Fd-soi衬底结构及器件结构
CN113675135A (zh) * 2020-05-14 2021-11-19 上海功成半导体科技有限公司 Fd-soi衬底结构、器件结构的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363199A (ja) * 2003-06-02 2004-12-24 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
CN100481345C (zh) * 2005-02-24 2009-04-22 硅绝缘体技术有限公司 SiGe层的热氧化及其应用
JP2006270000A (ja) * 2005-03-25 2006-10-05 Sumco Corp 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
FR2898214B1 (fr) * 2006-03-01 2008-05-16 Commissariat Energie Atomique MICROSTRUCTURE POUR LA FORMATION D'UN SUBSTRAT EN SILICIUM ET GERMANIUM SUR ISOLANT ET DE TYPE Si1-xGex
KR100991213B1 (ko) * 2009-02-24 2010-11-01 주식회사 나노아이에프 게르마늄 온 인슐레이터 구조의 제조 방법과 이 방법에 의해 제조된 게르마늄 온 인슐레이터 구조 및 이를 이용한 트랜지스터
US8877608B2 (en) * 2012-07-02 2014-11-04 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences Method for preparing GOI chip structure
US9601576B2 (en) * 2014-04-18 2017-03-21 International Business Machines Corporation Nanowire FET with tensile channel stressor

Also Published As

Publication number Publication date
WO2015115769A1 (ko) 2015-08-06
CN106030760A (zh) 2016-10-12
KR101521555B1 (ko) 2015-05-19
US20170012113A1 (en) 2017-01-12
US9825151B2 (en) 2017-11-21

Similar Documents

Publication Publication Date Title
CN106030760B (zh) 利用锗凝缩工艺的基板制造方法及利用其的半导体元件的制造方法
JP2014508405A5 (zh)
US20090170295A1 (en) MANUFACTURING METHOD FOR A SEMI-CONDUCTOR ON INSULATOR SUBSTRATE COMPRISING A LOCALISED Ge ENRICHED STEP
JP2014508405A (ja) Ｓｏｉ構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるｓｏｉ構造体
JP2006270000A (ja) 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
JP2006344937A (ja) シリコン上に欠陥の少ない歪みエピタキシャルゲルマニウム膜を製造する方法
JP5745753B2 (ja) 低減されたｓｅｃｃｏ欠陥密度を有するセミコンダクタ・オン・インシュレータ基板を製造する方法。
TWI596649B (zh) 在應變鬆弛緩衝層上方形成具應變之磊晶半導體材料的方法
WO2003019632A1 (fr) Procede de production de substrats de semi-conducteurs et procede de production de transistors a effet de champ, et substrats de semi-conducteurs et transistors a effet de champ
JP5555269B2 (ja) 半導体オンインシュレータの構造を処理するための方法
US7141115B2 (en) Method of producing silicon-germanium-on-insulator material using unstrained Ge-containing source layers
JP2008159811A (ja) Ｓｏｉウェーハの製造方法ならびにｓｏｉウェーハ
JP2010040931A (ja) 半導体基板の製造方法及び半導体基板
US8076219B2 (en) Reduction of watermarks in HF treatments of semiconducting substrates
JP6760245B2 (ja) 薄膜ｓｏｉ層を有するｓｏｉウェーハの製造方法
US7776624B2 (en) Method for improving semiconductor surfaces
JP2006222144A (ja) 半導体装置およびその製造方法
CN106024893A (zh) 高k金属栅器件及其制备方法
KR20090012475A (ko) 게르마늄 나노선 제조 방법
JP2006269999A (ja) 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
Gourhant et al. Ge Condensation Using Rapid Thermal Oxidation for SGOI Substrate Preparation
CN109830433A (zh) 制作半导体元件的方法
JP4943172B2 (ja) シリコンエピタキシャル膜を有するｓｏｓ基板の形成法
CN107039269B (zh) 用于平滑结构体表面的方法
JP2007036134A (ja) 半導体ウェーハ及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant