CN106504982A - 一种基片的刻蚀方法 - Google Patents

一种基片的刻蚀方法 Download PDF

Info

Publication number
CN106504982A
CN106504982A CN201510563998.0A CN201510563998A CN106504982A CN 106504982 A CN106504982 A CN 106504982A CN 201510563998 A CN201510563998 A CN 201510563998A CN 106504982 A CN106504982 A CN 106504982A
Authority
CN
China
Prior art keywords
gas
etching gas
etching
substrate
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510563998.0A
Other languages
English (en)
Other versions
CN106504982B (zh
Inventor
周娜
于丰源
李成强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing NMC Co Ltd
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201510563998.0A priority Critical patent/CN106504982B/zh
Publication of CN106504982A publication Critical patent/CN106504982A/zh
Application granted granted Critical
Publication of CN106504982B publication Critical patent/CN106504982B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475Changing the shape of the semiconductor body, e.g. forming recesses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种基片的刻蚀方法,涉及半导体技术领域,能够消除图形底部与侧壁相接处的微沟槽,提高器件的可靠性。该刻蚀方法包括以预定刻蚀气体在预定工艺压力、预定上电极射频功率和预定冷却器温度下对基片进行刻蚀的步骤;预定刻蚀气体包括第一刻蚀气体和第二刻蚀气体,第一刻蚀气体为能够与基片发生化学反应的气体,第二刻蚀气体为不与第一刻蚀气体、基片及第一刻蚀气体与基片的反应生成物发生化学反应的气体;所述预定冷却器温度大于0℃。

Description

一种基片的刻蚀方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种基片的刻蚀方法。
背景技术
碳化硅(SiC)材料具有禁带宽度大、击穿场强高、介电常数小等优点,在制备高温、高频、大功率、抗辐射的半导体器件及紫外光电探测器等方面具有极其广泛的应用,被誉为前景十分广阔的第三代半导体材料。
刻蚀技术是碳化硅器件研制中的一项关键支撑技术,刻蚀工艺的刻蚀精度、刻蚀损伤以及刻蚀表面的残留物均对碳化硅器件的性能有重要影响。由于碳化硅材料硬度高、化学性质稳定,湿法刻蚀无法达到要求,因此目前常采用的碳化硅刻蚀方法大多为等离子体干法刻蚀。等离子体干法刻蚀的基本过程为:将反应气体通入真空腔体,在腔体的上下电极加上高功率,产生电弧放电,使部分反应气体电离生成离子、电子和自由基,这种由部分离化的气体组成的气相物质称为等离子体;等离子体会在电场的作用下高速运动到碳化硅基片表面,通过化学反应和物理轰击双重作用刻蚀基片上的材料,从而达到图形转移的效果。
但是,在实际的刻蚀过程中发现,刻蚀得到的图形底部与侧壁交界的地方容易形成如图1所示的微沟槽3(图1中1为基片,2为掩膜),这种现象尤其在图形关键尺寸较小时更加严重。微沟槽3的存在会使得下一步的填充工艺在该处形成空洞,应力集中在该处,极大地降低器件的可靠性。
发明内容
为克服上述现有技术中的缺陷,本发明所要解决的技术问题为:提供一种基片的刻蚀方法,以消除刻蚀时在图形底部形成的微沟槽,提高器件的可靠性。
为达到上述目的,本发明采用如下技术方案:
本发明提供了一种基片的刻蚀方法,包括以预定刻蚀气体在预定工艺压力、预定上电极射频功率和预定冷却器温度下对基片进行刻蚀的步骤;所述预定刻蚀气体包括第一刻蚀气体和第二刻蚀气体,所述第一刻蚀气体为能够与所述基片发生化学反应的气体,所述第二刻蚀气体为不与所述第一刻蚀气体、所述基片及所述第一刻蚀气体与所述基片的反应生成物发生化学反应的气体;所述预定冷却器温度大于0℃。
优选的,所述第一刻蚀气体为六氟化硫气体,所述第二刻蚀气体为氩气、氦气和氮气中的至少一种。
优选的,所述第二刻蚀气体的气体流量占全部预定刻蚀气体总流量的30%~60%。
优选的,所述第二刻蚀气体的气体流量为10sccm~200sccm。
优选的,所述第二刻蚀气体的气体流量为30sccm~100sccm。
优选的,所述第一刻蚀气体的气体流量为10sccm~500sccm。
优选的,所述第一刻蚀气体的气体流量为30sccm~200sccm。
优选的,所述预定冷却器温度为20℃~80℃。
优选的,所述预定上电极射频功率为500W~1000W。
优选的,所述预定工艺压力为10mT~50mT。
本发明所提供的基片的刻蚀方法中,刻蚀时所采用的刻蚀气体包括能够与基片发生化学反应的第一刻蚀气体,以对基片进行化学刻蚀,还包括不与第一刻蚀气体、基片及第一刻蚀气体与基片的反应生成物发生化学反应的第二刻蚀气体,以对基片进行物理轰击,从而保证了刻蚀过程具有化学反应与物理轰击的双重作用。由于第二刻蚀气体不与第一刻蚀气体、基片及第一刻蚀气体与基片的反应生成物发生化学反应,因此在进行物理轰击时不会额外在图形侧壁与底部相接的拐角区域生成附着于图形表面上的膜层,也就避免了该额外生成的膜层被充电引起离子集中于该区域,使该区域的刻蚀加强形成微沟槽的问题,使所得到的图形底部平整,有利于提高器件的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为采用现有技术中的刻蚀方法所得到的图形的表面形貌;
图2为本发明实施例所提供的刻蚀方法采用的刻蚀设备;
图3为采用本发明实施例所提供的刻蚀方法所得到的图形的表面形貌。
具体实施方式
正如背景技术所述,现有技术中刻蚀得到的图形底部与侧壁交界的地方容易形成微沟槽3,造成器件的可靠性降低。发明人研究发现,形成微沟槽的原因在于:刻蚀时通常采用SF6(六氟化硫)与O2(氧气)作为反应刻蚀气体,理想状况下,刻蚀所得到的图形底部边缘与侧壁呈90°,且底部平整,但是由于SiC(碳化硅)基片底部和侧壁相接的拐角处相对于底部的其它区域反应生成物较难排出,加上O2的存在,会在SiC(碳化硅)基片底部和侧壁的拐角处形成SiFxOy层,该SiFxOy层相较SiC来说更容易被充电,SiFxOy层在充电后会吸引更多的离子,使离子偏转向底部和侧壁的拐角处,增强了该位置处的离子数量,引起该处的刻蚀作用相对于其它位置增强,形成微沟槽3。进一步的,图形关键尺寸较小时(如:小于50μm),图形底部气体交换较慢,反应生成物相对更难排出,因此更易形成SiFxOy层,引起底部微沟槽3的形成。
基于以上研究,发明人提出一种基片的刻蚀方法,该方法包括以预定刻蚀气体在预定工艺压力、预定上电极射频功率和预定冷却器温度下对基片进行刻蚀的步骤;预定刻蚀气体包括第一刻蚀气体和第二刻蚀气体,第一刻蚀气体为能够与基片发生化学反应的气体,第二刻蚀气体为不与第一刻蚀气体、基片及第一刻蚀气体与所述基片的反应生成物发生化学反应的气体;所述预定冷却器温度大于0℃。
上述技术方案中,第一刻蚀气体能够与基片发生化学反应,第二刻蚀气体由于不与第一刻蚀气体、基片及第一刻蚀气体与基片的反应生成物发生化学反应的气体,因此能够对基片进行物理轰击,保证了刻蚀过程具有化学反应与物理轰击的双重作用。由于第二刻蚀气体具有不与第一刻蚀气体、基片及第一刻蚀气体与基片的反应生成物发生化学反应的特性,因此在刻蚀时不会在图形侧壁与底部相接的拐角区域生成SiFxOy层,也就消除了SiFxOy层所引起的微沟槽,从而有效地提高了刻蚀图形底部的平整度,提高了器件的可靠性。
以上为本发明的核心思想,为使本发明的上述目的、特征和优点能够更加明显易懂,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例,均属于本发明保护的范围。
如图2所示,本实施例提供了一种刻蚀方法,其具体过程可为:通过等离子体干法刻蚀设备上部中央的喷嘴5向腔室6中喷入刻蚀气体,同时在上部线圈4通入上电极入射频V1,上电极入射频V1的功率为上电极射频功率,使喷入腔室6中的刻蚀气体受激发成为等离子体Gas,并在腔室中下部用于支撑基片1的静电卡盘7上通下电极入射频V2,产生偏置电压,下电极入射频V2的功率为下电极射频功率,从而使等离子体Gas轰击基片1的表面。
假设基片1的材料为SiC,第一刻蚀气体优选为SF6气体,则SF6气体会与SiC发生化学反应,反应的方程式为:SiC+SF6→SiF4↑+CS2↑+CF4↑+SF4↑,反应生成物均为具有挥发性的气体;同时刻蚀气体中包含的第二刻蚀气体在下电极入射频V2的作用下高速运动至基片1的表面,通过物理轰击作用断开Si-C键,并去除图形底部由化学反应生成的硫化物和氟化物,且不会生成SiFxOy层,消除了图形底部微沟槽的形成。这样,通过一系列物理和化学过程,能够在基片1上刻蚀出所需的图形。刻蚀时的反应生成物及其它气体通过分子泵9和干泵10抽走,其中,干泵10为分子泵9的前级泵。在刻蚀过程中,化学反应会放出或吸收热量,通过静电卡盘7底部接冷却器8来使放置于静电卡盘7上的基片1保持一定的温度,从而保证刻蚀的均匀性。
需要说明的是,由于SF6气体对基片主要进行的是各向同性的化学刻蚀,如果刻蚀气体中只有SF6气体,则刻蚀后所得到的图形会呈碗形,为保证刻蚀后图形侧壁的垂直性,本实施例在刻蚀气体中加入第二刻蚀气体,利用第二刻蚀气体的物理轰击作用修饰刻蚀图形的形貌,提高侧壁的垂直性。本实施例中第二刻蚀气体较优选的可为Ar(氩气)、He(氦气)和N2(氮气)中的至少一种,如:单纯的Ar气、He气或N2气,或Ar气与He气的混合气体、Ar气与N2气的混合气体等,由于Ar气具有更好的物理轰击性能,因此更为优选的为Ar气。
第二刻蚀气体在全部预定刻蚀气体中的含量可根据实际工艺需要设定,需要注意的是,由于第二刻蚀气体的含量过低会使得刻蚀时的化学作用占主导,导致侧壁倾斜(即侧壁与底部的夹角大于90°),因此第二刻蚀气体的含量不宜过低,并且由于第二刻蚀气体的含量过高会容易轰击部分掩模颗粒到图形底部,使底部上具有微掩膜,导致有些地方无法刻蚀干净,形成“底部长草”现象,因此第二刻蚀气体的含量也不宜过高。发明人在实验过程中发现,在第二刻蚀气体的气体流量占全部刻蚀气体总流量的30%~60%时,具有较好的刻蚀效果;更为具体的是,可将第二刻蚀气体的气体流量设定为10sccm~200sccm,更优选为30sccm~100sccm,此时第一刻蚀气体的气体流量优选的可为10sccm~500sccm,更优选为30sccm~200sccm。
基于本发明的核心思想,本实施例可进一步的采用预定提高冷却器温度的技术手段促进SF6气体中氟基与基片材料的化学反应速率加快,进而提高基片的刻蚀速率,并促使SF6气体与基片的反应生成物迅速排放,进一步杜绝SiFxOy层在侧壁和底部相接的拐角处成膜,保证微沟槽无法形成。具体的,现有技术中冷却器温度通常设定为0℃,本实施例可将预定冷却器温度提升至20℃~80℃,更优选为40℃~80℃。
当选用Ar气作为第二刻蚀气体时,由于Ar气相对于O2气更加容易被电离,因此无需较高的上电极射频功率,即本实施例中预定上电极射频功率能够相对于现有技术(现有技术中上电极射频功率通常≥1500W)有所降低,从而有利于节约能源。优选的,刻蚀时所采用的预定上电极射频功率可为500W~1000W,使上电极射频功率不至于过高或过低,避免上电极射频功率过低不能使SF6气体有效电离所引起的刻蚀降低的问题,和上电极射频功率过高造成粒子碰撞几率加大,导致粒子运动的平均自由程增加,直流自偏压下降,刻蚀选择比降低的问题。
此外,本实施例中还可通过提高刻蚀时的预定工艺压力来提高刻蚀速率,现有技术通常采用小于10mT的工艺压力,本实施例可将预定工艺压力提高至10mT~50mT,较高的工艺压力有利于增加等离子体的浓度,进而实现提高刻蚀速率的目的,同时本实施例所提供的工艺压力又不至于过高,因此不会带来离子碰撞加强,离子垂直运动的方向性变差,侧壁角度变倾斜的不良问题。
需要说明的是,本实施例优选的可将刻蚀气体包括第一刻蚀气体和第二刻蚀气体,第一刻蚀气体为能够与基片发生化学反应的气体,第二刻蚀气体为不与第一刻蚀气体、基片及第一刻蚀气体与基片的反应生成物发生化学反应的气体的技术手段作为消除刻蚀图形底部微沟槽的主要技术手段,在此基础上结合上述降低预定上电极射频功率、提高预定冷却器温度、提高预定工艺压力中的至少一种技术手段作为辅助技术手段,来实现在较高的刻蚀速率、较好的图形表面形貌的基础上消除微沟槽的效果。
发明人经过实验发现,在前述主要技术手段和三种辅助技术手段同时进行的情况下,能够得到最优的刻蚀效果。下面提供一种本实施例最优选的刻蚀方法:如图3所示,在第二刻蚀气体(优选为Ar气)的气体流量为40sccm,第一刻蚀气体(优选为SF6气体)的气体流量为60sccm,预定上电极射频功率为800W,预定下电极射频功率为300W,预定冷却器温度为40℃,预定工艺压力为12mT,刻蚀时间为220s时,最终得到的刻蚀图形表面形貌较好,底部较为平整,底部与侧壁相接的拐角处没有微沟槽形成,且侧壁的垂直性较好。
需要说明的是,为了较为清楚的描述本实施例所提供的刻蚀方法,本实施例基于图2所示出的等离子体刻蚀设备对刻蚀方法进行了具体介绍,但是该等离子体刻蚀设备不应对本实施例所提供的刻蚀方法的适用范围构成限定,本领域技术人员基于本发明的核心思想,能够将该刻蚀方法用于其他结构的刻蚀设备。
此外,本实施例所提供的刻蚀方法适用于SiC等基片的刻蚀,尤其适用于图形关键尺寸较小(小于50μm)时的刻蚀。
以上所述仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种基片的刻蚀方法,其特征在于,包括以预定刻蚀气体在预定工艺压力、预定上电极射频功率和预定冷却器温度下对基片进行刻蚀的步骤;
所述预定刻蚀气体包括第一刻蚀气体和第二刻蚀气体,所述第一刻蚀气体为能够与所述基片发生化学反应的气体,所述第二刻蚀气体为不与所述第一刻蚀气体、所述基片及所述第一刻蚀气体与所述基片的反应生成物发生化学反应的气体;
所述预定冷却器温度大于0℃。
2.根据权利要求1所述的刻蚀方法,其特征在于,所述第一刻蚀气体为六氟化硫气体,所述第二刻蚀气体为氩气、氦气和氮气中的至少一种。
3.根据权利要求2所述的刻蚀方法,其特征在于,所述第二刻蚀气体的气体流量占全部预定刻蚀气体总流量的30%~60%。
4.根据权利要求3所述的刻蚀方法,其特征在于,所述第二刻蚀气体的气体流量为10sccm~200sccm。
5.根据权利要求4所述的刻蚀方法,其特征在于,所述第二刻蚀气体的气体流量为30sccm~100sccm。
6.根据权利要求2所述的刻蚀方法,其特征在于,所述第一刻蚀气体的气体流量为10sccm~500sccm。
7.根据权利要求6所述的刻蚀方法,其特征在于,所述第一刻蚀气体的气体流量为30sccm~200sccm。
8.根据权利要求1所述的刻蚀方法,其特征在于,所述预定冷却器温度为20℃~80℃。
9.根据权利要求1~8任一项所述的刻蚀方法,其特征在于,所述预定上电极射频功率为500W~1000W。
10.根据权利要求1~8任一项所述的刻蚀方法,其特征在于,所述预定工艺压力为10mT~50mT。
CN201510563998.0A 2015-09-07 2015-09-07 一种基片的刻蚀方法 Active CN106504982B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510563998.0A CN106504982B (zh) 2015-09-07 2015-09-07 一种基片的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510563998.0A CN106504982B (zh) 2015-09-07 2015-09-07 一种基片的刻蚀方法

Publications (2)

Publication Number Publication Date
CN106504982A true CN106504982A (zh) 2017-03-15
CN106504982B CN106504982B (zh) 2020-07-17

Family

ID=58287506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510563998.0A Active CN106504982B (zh) 2015-09-07 2015-09-07 一种基片的刻蚀方法

Country Status (1)

Country Link
CN (1) CN106504982B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447785A (zh) * 2018-02-26 2018-08-24 清华大学 基于sog圆片的深硅刻蚀方法
CN111696863A (zh) * 2019-03-15 2020-09-22 北京北方华创微电子装备有限公司 硅介质材料刻蚀方法
CN112435924A (zh) * 2020-10-26 2021-03-02 昆山微电子技术研究院 刻蚀装置
CN113410136A (zh) * 2021-06-15 2021-09-17 西安微电子技术研究所 一种碳化硅沟槽刻蚀方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127049A (ja) * 1999-08-26 2001-05-11 Alcatel プラズマ真空基板処理方法およびシステム
JP2001308182A (ja) * 2000-04-27 2001-11-02 Nec Corp Cr膜とのコンタクトの形成方法
CN101131918A (zh) * 2006-08-21 2008-02-27 尔必达存储器股份有限公司 用于制作半导体装置的方法
CN104425240A (zh) * 2013-09-05 2015-03-18 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
CN104752181A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 去除伪栅的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127049A (ja) * 1999-08-26 2001-05-11 Alcatel プラズマ真空基板処理方法およびシステム
JP2001308182A (ja) * 2000-04-27 2001-11-02 Nec Corp Cr膜とのコンタクトの形成方法
CN101131918A (zh) * 2006-08-21 2008-02-27 尔必达存储器股份有限公司 用于制作半导体装置的方法
CN104425240A (zh) * 2013-09-05 2015-03-18 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
CN104752181A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 去除伪栅的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447785A (zh) * 2018-02-26 2018-08-24 清华大学 基于sog圆片的深硅刻蚀方法
CN111696863A (zh) * 2019-03-15 2020-09-22 北京北方华创微电子装备有限公司 硅介质材料刻蚀方法
CN111696863B (zh) * 2019-03-15 2024-04-12 北京北方华创微电子装备有限公司 硅介质材料刻蚀方法
CN112435924A (zh) * 2020-10-26 2021-03-02 昆山微电子技术研究院 刻蚀装置
CN113410136A (zh) * 2021-06-15 2021-09-17 西安微电子技术研究所 一种碳化硅沟槽刻蚀方法

Also Published As

Publication number Publication date
CN106504982B (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
KR102584336B1 (ko) 에칭 처리 방법
JP4548561B2 (ja) プラズマエッチング中のマスクの腐食を軽減する方法
CN104599930B (zh) 等离子体处理方法和等离子体处理装置
JP4593402B2 (ja) エッチング方法およびエッチング装置
EP1070342B1 (en) Techniques for forming trenches in a silicon layer of a substrate in a high density plasma processing system
US20080085604A1 (en) Plasma Treatment Method and Plasma Etching Method
CN109219867A (zh) 蚀刻方法
KR20190049482A (ko) 스택 내에 피처들을 에칭하기 위한 방법
TWI503886B (zh) A plasma processing method and a plasma processing apparatus
CN106504982A (zh) 一种基片的刻蚀方法
CN106816372A (zh) 一种碳化硅衬底的刻蚀方法
JP6180824B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
WO2009070562A1 (en) Plasma control using dual cathode frequency mixing
CN107644812A (zh) 基片刻蚀方法
CN109755123A (zh) 等离子体蚀刻方法
TWI521597B (zh) Etching method of semiconductor structure
KR20060108625A (ko) 플라즈마 에칭 방법
KR20120046072A (ko) 플라즈마 반응기용 샤워헤드 구조
CN109983558A (zh) 成膜装置及成膜方法
Watanabe et al. Reduction of microtrenching and island formation in oxide plasma etching by employing electron beam charge neutralization
CN105702569A (zh) 刻蚀方法
US6838387B1 (en) Fast etching system and process
JP5041696B2 (ja) ドライエッチング方法
TWI512826B (zh) Dry etching method
CN109427551A (zh) 一种基片刻蚀方法及相应的处理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 100176 No. 8 Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Beijing North China microelectronics equipment Co Ltd

Address before: 100026 Jiuxianqiao East Road, Chaoyang District, building, No. 1, M5

Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing

GR01 Patent grant
GR01 Patent grant