TWI514470B - Deep silicon etching method - Google Patents

Deep silicon etching method Download PDF

Info

Publication number
TWI514470B
TWI514470B TW102143143A TW102143143A TWI514470B TW I514470 B TWI514470 B TW I514470B TW 102143143 A TW102143143 A TW 102143143A TW 102143143 A TW102143143 A TW 102143143A TW I514470 B TWI514470 B TW I514470B
Authority
TW
Taiwan
Prior art keywords
etching
smoothing step
etch
process pressure
deep
Prior art date
Application number
TW102143143A
Other languages
English (en)
Other versions
TW201426866A (zh
Original Assignee
Beijing Nmc Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Nmc Co Ltd filed Critical Beijing Nmc Co Ltd
Publication of TW201426866A publication Critical patent/TW201426866A/zh
Application granted granted Critical
Publication of TWI514470B publication Critical patent/TWI514470B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Description

深矽蝕刻方法
本發明涉及半導體製造領域,特別是涉及一種深矽蝕刻方法。
隨著MEMS(微機電系統,Micro-Electro-MechanicalSystems)裝置和MEMS系統被越來越廣泛的應用於汽車和消費電子領域,以及TSV(通孔蝕刻,ThroughSilicon Etch)技術在未來封裝領域的廣闊前景,乾式電漿深矽蝕刻製程逐漸成為MEMS加工領域及TSV技術中的主流製程之一。深矽蝕刻製程相對於一般的矽蝕刻製程的主要區別在於:深矽蝕刻製程的蝕刻深度遠大於一般的矽蝕刻製程,深矽蝕刻製程的蝕刻深度一般為幾十微米甚至上百微米,而一般矽蝕刻製程的蝕刻深度則小於1微米。為了蝕刻厚度為幾十微米的矽材料,要求深矽蝕刻製程具有更快的蝕刻速率、更高的選擇比及更大的深寬比。目前典型的深矽蝕刻製程為Bosch製程。在Bosch製程中,整個蝕刻過程為蝕刻步驟與沉積步驟的交替迴圈。第1圖示出了Bosch製程的流程圖,如第1圖所示,Bosch製程包括:步驟S1、沉積步驟;步驟S2、蝕刻步驟;步驟S3、判斷蝕刻是否達到預定的蝕刻深度,若是,則結束蝕刻;若否,則轉到步驟S1,重複執行步驟S1至S3。其中,蝕刻步驟S2的製程氣體通常為SF6 (六氟化硫),儘管該氣體在蝕刻矽基底方面具有很高的蝕刻速率,但由於其各向同性蝕刻的特點,很難控制側壁形貌。為了減少對側壁的蝕刻,該製程加入了沉積步驟S1,沉積步驟S1的製程氣體通常為C4 F8 (四氟化碳),沉積步驟S1在側壁沉積一層聚合物保護層來保護側壁不被蝕刻,從而實現只在垂直面上的蝕刻。電漿深矽蝕刻過程中,會產生F(氟)自由基和SFx等離子,其中對矽的蝕刻主要是通過F自由基和矽反應生成SiF4 的過程來完成的,這屬於化學蝕刻;同時SFx等離子對矽有物理轟擊作用,也即通過物理蝕刻的方式對矽進行蝕刻,只是與F自由基的化學蝕刻相比,物理蝕刻對矽蝕刻的貢獻較小。在蝕刻步驟S2中,為了獲得更快的矽蝕刻速率,通常採用較高的製程壓力(通常在50~500mT之間)。這是因為對於矽的蝕刻,主要是以F自由基的化學蝕刻為主,在較高的製程壓力下可以獲得更高密度的F自由基,更多的F自由基導致更高的矽蝕刻速率。然而,對沉積步驟S1中產生的聚合物的蝕刻,主要是以離子的轟擊作用為主,在較高的製程壓力下各種粒子的碰撞增加,離子所具有的能量顯著變低,從而會導致聚合物的蝕刻速率顯著降低。由於聚合物的蝕刻速率的降低,沉積步驟S1中的產生聚合物難以完全蝕刻去除,並在後續製程步驟中逐漸地增加,經過多次沉積步驟S1和蝕刻步驟S2迴圈後,會形成類似“微遮罩”(micro-mask)的形態,嚴重時甚至會形成矽草,第2圖示出了深矽蝕刻中產生的矽草的電子顯微鏡圖。微遮罩或者矽草的產生會增大蝕刻底部的粗糙度,並且降低深矽蝕刻的品質。為了避免微遮罩或者矽草的產生,在現有技術中,通常在較低的製程壓力下進行蝕刻步驟,但是較低的製程壓力會導致矽蝕刻速率的降低,進而導致蝕刻的選擇比降低。
本發明提供一種深矽蝕刻方法,從而在深矽蝕刻過程中抑制蝕刻底部聚合物的逐漸增加,以抑制微遮罩或者矽草的產生,從而提高深矽蝕刻的蝕刻速率以及選擇比,並改善蝕刻底部的粗糙度。為了實現上述發明目的,本發明實施例提供了一種深矽蝕刻方法,該方法包括:沉積步驟,生成保護層以對蝕刻側壁進行保護;蝕刻步驟,對蝕刻底部和蝕刻側壁進行蝕刻;重複該沉積步驟和蝕刻步驟至整個深矽蝕刻過程結束;其中,還包括底部平滑步驟,該底部平滑步驟為:利用含氟氣體執行電漿處理,以去除蝕刻底部由於沉積產生的聚合物;並且,該底部平滑步驟採用的製程壓力小於該蝕刻步驟採用的製程壓力,在整個深矽蝕刻過程中執行該底部平滑步驟至少一次。較佳地,在每執行N次沉積步驟和蝕刻步驟之後,執行一次該底部平滑步驟,N為正整數。較佳地,在該蝕刻步驟之後執行該底部平滑步驟。較佳地,該蝕刻步驟中採用的製程壓力為40~500mT。較佳地,該製程壓力為50~300mT。較佳地,該底部平滑步驟中採用的製程壓力為2~50mT。較佳地,該底部平滑步驟中採用的上射頻電源功率為50~1000W、下射頻電源功率為0~50W,該含氟氣體的流量為5~500sccm。較佳地,該底部平滑步驟中採用的含氟氣體為CF4 、SF6 、NF3 、或CHF3 中的一種。較佳地,該底部平滑步驟的製程時間為0.5~10S。本發明的有益效果包括:其一,本發明實施例提供的深矽蝕刻方法,由於引入了底部平滑步驟,且在該步驟中採用了較小的製程壓力,因此電漿的能量增加,而電漿的能量增加能夠提高對沉積步驟中所產生的聚合物進行蝕刻的蝕刻速率,進而能夠加強對聚合物的蝕刻作用,並抑制蝕刻底部聚合物的增加。其二,本發明實施例提供的深矽蝕刻方法,由於引入了底部平滑步驟,因而能夠及時去除蝕刻底部殘留的聚合物,並且有效地改善因較高的製程壓力下的過快蝕刻速率而導致的底部不平整現象,從而能夠抑制蝕刻底部的粗糙程度的增加,提高蝕刻底部的平滑程度。其三,本發明實施例提供的深矽蝕刻方法,由於引入了底部平滑步驟,因而能夠抑制蝕刻底部聚合物的增加且改善蝕刻底部的粗糙度,進而抑制了由於蝕刻底部聚合物的增加所導致的微遮罩甚至矽草的形成。其四,本發明實施例提供的深矽蝕刻方法,由於引入了底部平滑步驟,能夠有效抑制微遮罩甚至矽草的形成,因此在蝕刻步驟中可以採用較高的製程壓力,由此而提高了蝕刻速率和蝕刻選擇比。
為使本領域的技術人員更好地理解本發明的技術方案,下面結合附圖對本發明實施例提供的深矽蝕刻方法進行詳細描述。本發明實施例提供了一種深矽蝕刻方法,該方法包括:沉積步驟,生成保護層以對蝕刻側壁進行保護;蝕刻步驟,對蝕刻底部和蝕刻側壁進行蝕刻;重複該沉積步驟和蝕刻步驟至整個深矽蝕刻過程結束。在該深矽蝕刻方法中,還包括底部平滑步驟,該底部平滑步驟為:利用含氟氣體執行電漿處理,以去除蝕刻底部由於沉積產生的聚合物;並且,該底部平滑步驟採用的製程壓力小於該蝕刻步驟採用的製程壓力,在整個深矽蝕刻過程中執行該底部平滑步驟至少一次。在上述交替迴圈執行沉積步驟和蝕刻步驟的過程中,可以在每次執行沉積步驟和蝕刻步驟之後,執行一次上述底部平滑步驟;也可以以一定間隔執行上述底部平滑步驟,例如,在每執行N次沉積步驟和蝕刻步驟之後,執行一次該底部平滑步驟,N為正整數;另外,根據整個製程過程的底部粗糙度程度的不同或者蝕刻底部殘留的聚合物多少的不同,也可以以非固定的間隔執行上述底部平滑步驟。其中,可以根據實際蝕刻需要,例如根據蝕刻底部殘留的聚合物的多少,對N的大小進行設置,例如,設置N為2,在每執行兩次沉積步驟和蝕刻步驟之後執行一次上述底部平滑步驟。例如,設置N為3,則沉積步驟和蝕刻步驟執行三次,底部平滑步驟執行一次。本發明實施例中,對於用於減小底部粗糙度的底部平滑步驟,較佳地在該蝕刻步驟之後執行該底部平滑步驟。為了更好地實現蝕刻底部的平滑,更較佳地,在每執行一次沉積步驟和蝕刻步驟之後,即執行一次底部平滑步驟。下面結合一個具體的示例對本發明實施例提供的深矽蝕刻方法進行說明。請參閱第3圖,其示出了本發明實施例提供的一種深矽蝕刻方法的流程圖,該深矽蝕刻方法包括:步驟S101、沉積步驟。該沉積步驟為:生成保護層以對蝕刻側壁進行保護。步驟S102、蝕刻步驟。該蝕刻步驟為:對蝕刻底部和蝕刻側壁進行蝕刻。步驟S103、底部平滑步驟。該底部平滑步驟為:利用含氟氣體執行電漿處理,以去除蝕刻底部由於沉積產生的聚合物;並且,該底部平滑步驟採用的製程壓力小於該蝕刻步驟採用的製程壓力。步驟S104、判斷蝕刻是否達到預定的蝕刻深度,若是,則結束蝕刻;若否,則轉到步驟S101,重複執行步驟S101至S104。本發明實施例中,由於底部平滑步驟的引入,及時去除了殘留的聚合物,避免了現有技術中較高的製程壓力導致的蝕刻底部的不平滑以及由於殘留的聚合物所形成的微遮罩或矽草,因此,可以在蝕刻步驟中採用較高的製程壓力,蝕刻步驟中採用的製程壓力為40~500mT,較佳地,採用的製程壓力為50~300mT。本發明實施例提供的深矽蝕刻方法,通過在蝕刻步驟中採用較高的製程壓力,能夠在抑制微遮罩或矽草形成的同時,提高蝕刻速率以及蝕刻選擇比。對於本發明實施例提供的底部平滑步驟,所採用的製程壓力為2~50mT。在底部平滑步驟中採用較低的製程壓力下,可以通過含氟氣體去除由於較高的蝕刻速率所導致的底部不平整現象,因此在較低的製程壓力下可以獲得更好的均勻性,同時在較低壓力下,電漿的能量更高,對於聚合物的蝕刻作用較強,能夠有效抑制聚合物殘留導致的微遮罩或矽草的形成。本發明實施例提供的底部平滑步驟中,所採用的上射頻電源功率為50~1000W、下射頻電源功率為0~50W,該含氟氣體的流量為5~500sccm。另外,底部平滑步驟中採用的含氟氣體可以是CF4 、SF6 、NF3 、或CHF3 中的一種,也可以是其他的含氟氣體。含氟氣體能夠有效地和C(碳)發生反應,因此在底部平滑步驟採用含氟氣體能夠有效的去除殘留的聚合物,並改善蝕刻底部的平滑度。底部平滑步驟的製程時間為0.5~10S。一般來說,蝕刻步驟和沉積步驟的製程時間均為0.5~20S。在實際製程中,可以根據蝕刻步驟的製程時間的長短來調整底部平滑步驟的製程時間,其調整原則是:若底部平滑步驟的製程時間過短,則會影響底部平滑的效果;若底部平滑步驟的製程時間過長,則又會影響整個深矽蝕刻過程的生產效率。請參閱第4圖,其示出了本發明實施例提供的深矽蝕刻的效果圖。如第4圖所示,通過本發明實施例提供的深矽蝕刻方法進行深矽蝕刻,其蝕刻底部是平滑的,沒有矽草現象的出現。本發明實施例提供的深矽蝕刻方法具有下述優點:其一,採用本發明實施例提供的深矽蝕刻方法,能夠在深矽蝕刻過程中抑制蝕刻底部的聚合物的增加。這是因為:在底部平滑步驟中採用了較小的製程壓力,因此電漿的能量增加,而電漿的能量增加能夠提高對沉積步驟中所產生的聚合物進行蝕刻的蝕刻速率,進而能夠加強對聚合物的蝕刻作用,並抑制蝕刻底部聚合物的增加。其二,採用本發明實施例提供的深矽蝕刻方法,能夠改善蝕刻底部的粗糙度。如現有技術中所述,在沉積步驟中殘留的聚合物將造成蝕刻底部不平滑,並導致對蝕刻底部的矽的蝕刻不均勻,進而使得蝕刻底部的粗糙程度增大,而蝕刻底部的粗糙程度增大,將使得:即使通過延長蝕刻步驟的製程時間將沉積步驟中形成在蝕刻底部的聚合物蝕刻乾淨,蝕刻底部也會因矽表面未被均勻蝕刻而依然具有較大的粗糙度,這種情況下,即使繼續蝕刻,也依然不能使得蝕刻底部的矽表面變得平滑。而本發明實施例中,通過底部平滑步驟的引入,能夠及時去除蝕刻底部殘留的聚合物,並且有效地改善因較高的製程壓力下的過快蝕刻速率而導致的底部不平整現象,從而能夠抑制蝕刻底部的粗糙程度的增加,保持蝕刻底部的平滑程度。因而,本發明實施例提供的深矽蝕刻方法,能夠在較低的製程壓力下改善蝕刻底部的粗糙度。其三,採用本發明實施例提供的深矽蝕刻方法,能夠抑制微遮罩甚至矽草的形成。由於底部平滑步驟的引入能夠抑制蝕刻底部聚合物的增加且改善蝕刻底部的粗糙度,因而也就抑制了由於蝕刻底部聚合物的增加所導致的微遮罩甚至矽草的形成。其四,採用本發明實施例提供的深矽蝕刻方法,能夠提高蝕刻速率和蝕刻選擇比。在現有技術中,為了避免微遮罩甚至矽草的形成,需要在較低的製程壓力下進行深矽蝕刻,由此導致了蝕刻速率和蝕刻選擇比的下降。而本發明實施例中,由於底部平滑步驟能夠有效抑制微遮罩甚至矽草的形成,因此在蝕刻步驟中可以採用較高的製程壓力,由此而提高了蝕刻速率和蝕刻選擇比。可以理解的是,以上實施方式僅僅是為了說明本發明的原理而採用的示例性實施方式,然而本發明並不侷限於此。對於本領域內的普通技術人員而言,在不脫離本發明的精神和實質的情況下,可以做出各種變型和改進,這些變型和改進也視為本發明的保護範圍。
第1圖為現有技術中Bosch製程的流程圖;第2圖為現有技術的深矽蝕刻中產生的矽草的電子顯微鏡圖;第3圖為本發明實施例提供的深矽蝕刻方法的流程圖;第4圖為本發明實施例提供的深矽蝕刻的效果圖。

Claims (9)

  1. 一種深矽蝕刻方法,其特徵在於,該方法包括:沉積步驟,生成保護層以對蝕刻側壁進行保護;蝕刻步驟,對蝕刻底部和蝕刻側壁進行蝕刻;重複該沉積步驟和蝕刻步驟至整個深矽蝕刻過程結束;其中,還包括底部平滑步驟,該底部平滑步驟為:利用含氟氣體執行電漿處理,以去除蝕刻底部由於沉積產生的聚合物;並且,該底部平滑步驟採用的製程壓力小於所述蝕刻步驟採用的製程壓力,在整個深矽蝕刻過程中執行該底部平滑步驟至少一次。
  2. 如申請專利範圍第1項所述的深矽蝕刻方法,其中,在每執行N次沉積步驟和蝕刻步驟之後,執行一次該底部平滑步驟,N為正整數。
  3. 如申請專利範圍第2項所述的深矽蝕刻方法,其中,在該蝕刻步驟之後執行該底部平滑步驟。
  4. 如申請專利範圍第1項所述的深矽蝕刻方法,其中,該蝕刻步驟中採用的製程壓力為40~500mT。
  5. 如申請專利範圍第4項所述的深矽蝕刻方法,其中,該製程壓力為50~300mT。
  6. 如申請專利範圍第1項所述的深矽蝕刻方法,其中,該底部平滑步驟中採用的製程壓力為2~50mT。
  7. 如申請專利範圍第1項所述的深矽蝕刻方法,其中,該底部平滑步驟中採用的上射頻電源功率為50~1000W、下射頻電源功率為0~50W,該含氟氣體的流量為5~500sccm。
  8. 如申請專利範圍第1項所述的深矽蝕刻方法,其中,該底部平滑步驟中採用的含氟氣體為CF4 、SF6 、NF3 、或CHF3 中的一種。
  9. 如申請專利範圍第1項所述的深矽蝕刻方法,其中,該底部平滑步驟的製程時間為0.5~10S。
TW102143143A 2012-12-20 2013-11-27 Deep silicon etching method TWI514470B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210558737.6A CN103887164B (zh) 2012-12-20 2012-12-20 一种深硅刻蚀方法

Publications (2)

Publication Number Publication Date
TW201426866A TW201426866A (zh) 2014-07-01
TWI514470B true TWI514470B (zh) 2015-12-21

Family

ID=50956002

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102143143A TWI514470B (zh) 2012-12-20 2013-11-27 Deep silicon etching method

Country Status (3)

Country Link
CN (1) CN103887164B (zh)
TW (1) TWI514470B (zh)
WO (1) WO2014094538A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336671B (zh) * 2014-07-15 2018-08-24 北京北方华创微电子装备有限公司 硅通孔的深孔底部开窗刻蚀方法
CN105261561B (zh) * 2014-07-16 2018-05-25 北京北方华创微电子装备有限公司 黑硅制备方法
CN109019573A (zh) * 2018-09-04 2018-12-18 山西大学 一种可控分布的三维石墨烯的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201009933A (en) * 2008-08-27 2010-03-01 Applied Materials Inc Post etch reactive plasma milling to smooth through substrate via sidewalls and other deeply etched features
TW201120953A (en) * 2009-12-11 2011-06-16 Advanced Micro Fab Equip Inc A through silicon via etching method.

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4221859B2 (ja) * 1999-02-12 2009-02-12 株式会社デンソー 半導体装置の製造方法
JP2006278827A (ja) * 2005-03-30 2006-10-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
CN100377314C (zh) * 2005-12-02 2008-03-26 北京北方微电子基地设备工艺研究中心有限责任公司 一种去除多晶硅刻蚀工艺中残留聚合物的方法
US8049327B2 (en) * 2009-01-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with scalloped sidewalls
CN101958244A (zh) * 2009-07-21 2011-01-26 中微半导体设备(上海)有限公司 深反应离子刻蚀方法及其气体流量控制装置
CN102693911A (zh) * 2011-03-23 2012-09-26 上海华虹Nec电子有限公司 干法刻蚀方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201009933A (en) * 2008-08-27 2010-03-01 Applied Materials Inc Post etch reactive plasma milling to smooth through substrate via sidewalls and other deeply etched features
TW201120953A (en) * 2009-12-11 2011-06-16 Advanced Micro Fab Equip Inc A through silicon via etching method.

Also Published As

Publication number Publication date
WO2014094538A1 (zh) 2014-06-26
CN103887164B (zh) 2017-07-04
CN103887164A (zh) 2014-06-25
TW201426866A (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
EP2595180B1 (en) Etching method
TWI515790B (zh) Wafer etching method
TWI612579B (zh) 高深寬比的淺溝槽隔離蝕刻方法
TWI514470B (zh) Deep silicon etching method
JP2018006773A (ja) プラズマエッチング方法
KR100707983B1 (ko) 산화막의 원자층 에칭방법
JP2009302181A (ja) プラズマエッチング処理方法およびプラズマエッチング処理装置
WO2014079315A1 (zh) 基片刻蚀方法
TW201530654A (zh) 蝕刻的方法
CN108573867B (zh) 硅深孔刻蚀方法
JP6279933B2 (ja) 炭化珪素半導体素子の製造方法
CN105097494B (zh) 刻蚀方法
JP6579786B2 (ja) プラズマエッチング方法
TWI570803B (zh) A deep silicon etch method
CN106847689B (zh) 一种深硅刻蚀工艺
TW201829831A (zh) 成膜方法及成膜裝置
CN104425240A (zh) 基片刻蚀方法
CN109997212B (zh) 在有机层蚀刻中生成竖直轮廓的方法
CN107342221A (zh) 一种SiC基GaN晶体的深孔刻蚀方法
CN103137463A (zh) 深沟槽刻蚀工艺针刺状缺陷的解决方法
CN108133888B (zh) 一种深硅刻蚀方法
TW201442110A (zh) 一種在矽基底刻蝕通孔的方法
CN105720003B (zh) 深硅孔刻蚀方法
JP5284679B2 (ja) プラズマエッチング方法
JP5093854B2 (ja) エッチング方法