TWI444109B - 電漿處理裝置及電漿處理方法 - Google Patents

電漿處理裝置及電漿處理方法 Download PDF

Info

Publication number
TWI444109B
TWI444109B TW098106165A TW98106165A TWI444109B TW I444109 B TWI444109 B TW I444109B TW 098106165 A TW098106165 A TW 098106165A TW 98106165 A TW98106165 A TW 98106165A TW I444109 B TWI444109 B TW I444109B
Authority
TW
Taiwan
Prior art keywords
interval
plasma
processing container
dielectric plate
holding table
Prior art date
Application number
TW098106165A
Other languages
English (en)
Other versions
TW200950602A (en
Inventor
Naoki Matsumoto
Jun Yoshikawa
Tetsuya Nishizuka
Masaru Sasaki
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200950602A publication Critical patent/TW200950602A/zh
Application granted granted Critical
Publication of TWI444109B publication Critical patent/TWI444109B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

電漿處理裝置及電漿處理方法
本發明係關於電漿處理裝置及電漿處理方法，特別有關以微波為電漿源而產生電漿的電漿處理裝置及電漿處理方法。
大型積體電路(LSI，Large Scale Integrated circuit)等之半導體裝置係對待處理基板，即半導體基板(晶圓)施加蝕刻或化學氣相沉積(CVD，Chemical Vapor Deposition)、濺鍍等複數處理而製造。就蝕刻或化學氣相沉積、濺鍍等處理而言，作為其能量供給源，有使用電漿的處理方法，亦即有電漿蝕刻或電漿化學氣相沉積、電漿濺鍍等。
在此，日本特開2005-100931號公報(專利文獻1)揭示著使用微波作為電漿之產生源的電漿處理裝置。依專利文獻1，在電漿處理裝置所設置之頂板(介電板)的底面側設有推拔狀的凸部或凹部。藉著微波產生器所產生的微波，於頂板之底面側的推拔狀凸部或凹部形成電場的最適共振區，而在腔室(處理容器)內產生穩定之電漿，進行上述蝕刻處理等。
【專利文獻1】日本特開2005-100931號公報
以微波為電漿源之電漿處理裝置中，所導入的微波於介電板之厚度方向形成駐波；藉著該駐波，於處理容器內，具體而言係於處理容器內之介電板的底面側產生電場。在此，因微波引起之電漿著火條件，例如用以使電漿著火之施加功率等依處理裝置內的電場強度而異。該電場強度之強弱又依固持著待處理基板之固持台與介電板的間隔而異。在此，如專利文獻1，固持台為固定時，雖然能於既定之條件下以既定之電漿著火條件產生電漿，但若與既定條件不同的條件，例如處理容器內的壓力相異，處理容器內 的電場強度起變化，有無法以上述既定之電漿著火條件產生電漿之虞。
另一方面，用以產生電漿之適當的介電板與固持台的間隔，與進行電漿處理時適當的介電板與固持台的間隔非必一致。於此種情況，經常配合電漿著火條件而進行電漿處理，並不妥當。
本發明之目的為：提供電漿處理裝置，使電漿著火性提高，並可適當進行電漿處理。
本發明之另一目的為：提供電漿處理方法，使電漿著火性提高，並可適當進行電漿處理。
依本發明之電漿處理裝置包含：處理容器，於其內部對待處理基板進行電漿處理；反應氣體供應機構，對處理容器內供應電漿處理用之反應氣體；固持台，配置於處理容器內，在其上固持待處理基板；微波產生器，產生電漿激發用之微波；介電板，配置於與固持台相對的位置，將微波導入到處理容器內；電漿著火機構，所導入之微波於處理容器內產生電場的狀態下進行電漿著火，在處理容器內產生電漿；與控制機構，以下述方式進行控制：使固持台與介電板的間隔變更成第1間隔，令電漿著火機構作動，使固持台與介電板的間隔變更成不同於第1間隔的第2間隔，對待處理基板進行電漿處理。
依此種電漿處理裝置，使固持台與介電材料的間隔作為第1間隔，可進行電漿著火。如此一來，將電場強度變高的間隔選為第1間隔，能輕易地進行電漿著火，可提高電漿著火性。又，待處理基板之電漿處理中，使固持台與介電材料的間隔作為第2間隔，而選擇適於電漿處理的間隔，可對待處理基板進行電漿處理。如此一來，可適當進行電漿處理。因此，能提高電漿著火性，並適當進行電漿處理。
就較佳之一實施形態而言，控制機構包含使固持台升降以變更固持台與介電材料之間隔的升降機構。
更佳為，控制機構因應於因導入微波而形成在介電材料之駐 波的週期性，變更第1間隔。
又，反應氣體供應機構供應帶有解離性的反應氣體，控制機構可使第2間隔比起第1間隔縮窄。
就較佳之一實施形態而言，以控制機構進行之對待處理基板的電漿處理係對氧化物系被覆膜的蝕刻處理。
又，反應氣體供應機構供應不帶有解離性的反應氣體，控制機構可使第2間隔比起第1間隔加寬。
就較佳之一實施形態而言，以控制機構進行之對待處理基板的電漿處理係對多晶矽系被覆膜的蝕刻處理。
本發明之另一態樣係電漿處理方法，用以對待處理基板進行電漿處理；其包含：在設於處理容器內之固持台上，固持待處理基板的步驟；產生電漿激發用之微波的步驟；經由與固持台相對之位置所配置的介電板，將微波導入到處理容器內，在處理容器內產生電場的步驟；使固持台與介電材料之間隔作為第1間隔，於處理容器內產生電場的狀態下進行電漿著火，在處理容器內產生電漿的步驟；及產生電漿後，使固持台與介電材料之間隔作為不同於第1間隔的第2間隔，進行待處理基板之電漿處理的步驟。
依此種電漿處理方法，使固持台與介電材料的間隔作為第1間隔，可進行電漿著火。如此一來，將電場強度變高的間隔選為第1間隔，能輕易地進行電漿著火，可提高電漿著火性。又，待處理基板之電漿處理中，使固持台與介電材料的間隔作為第2間隔，而選擇適於電漿處理的間隔，可對待處理基板進行電漿處理。如此一來，可適當進行電漿處理。因此，能提高電漿著火性，並適當進行電漿處理。
依此種電漿處理裝置及電漿處理方法，使固持台與介電材料的間隔作為第1間隔，可進行電漿著火。如此一來，將電場強度變高的間隔選為第1間隔，能輕易地進行電漿著火，可提高電漿著火性。又，待處理基板之電漿處理中，使固持台與介電材料的間隔作為第2間隔，而選擇適於電漿處理的間隔，可對待處理基 板進行電漿處理。如此一來，可適當進行電漿處理。因此，能提高電漿著火性，並適當進行電漿處理。
 實施發明之最佳形態
以下，參照圖式，說明本發明之實施形態。
圖1係顯示依本發明之一實施形態的電漿處理裝置之主要部的概略剖面圖。又，以下所示之圖式中，以紙面上為上方向。
參照圖1，電漿處理裝置11包含：處理容器12，於其內部對待處理基板，即半導體基板W進行電漿處理；氣體噴淋頭13，作為反應氣體供應機構，從開口部對處理容器12內供應電漿處理用之反應氣體；固持台14，呈圓板狀，配置於處理容器12內，在其上固持半導體基板W；微波產生器15，產生電漿激發用之微波；介電板16，配置於與固持台14相對的位置，將微波產生器15所產生之微波導入到處理容器12內；電漿著火機構(未圖示)，所導入之微波於處理容器12內產生電場的狀態下，施加既定之功率以進行電漿著火，在處理容器12內產生電漿；與控制部20，控制電漿處理裝置11整體。控制部20控制用以處理半導體基板W的處理條件，有氣體噴淋頭13之氣體流量、處理容器12內之壓力等。
電漿處理裝置11包含真空泵及排氣管(均未圖示)等，可藉由減壓使處理容器12內之壓力形成真空等既定壓力。處理容器12之上部側形成開口，藉著處理容器12之上部側所配置的介電板16及密封構件(未圖示)，處理容器12以可密封方式構成。
介電板16呈圓板狀，以介電材料構成。介電板16之底部側設有呈推拔狀凹陷的複數個環狀之凹部34。
電漿處理裝置11包含升降機構18，作為使固持台14升降的升降機構。升降機構18藉由使固持台14之底面33所安裝的支柱19上下移動，使固持台14升降。藉著升降機構18，使固持台14於既定之範圍內升降，可將由固持台14及處理容器12等所固定之與介電板16的間隔加以變更。具體而言，可將固持台14上所 固持之半導體基板W之頂面32、與介電板16之底面31的間隔L1 加以變更。圖2顯示，升降機構18使固持台14從圖1之狀態上升，使半導體基板W之頂面32、與介電板16之底面31的間隔縮窄而形成間隔L2 的狀態；圖3顯示，升降機構18使固持台14從圖1之狀態下降，使半導體基板W之頂面32、與介電板16之底面31的間隔加寬而形成間隔L3 的狀態。又，介電板16之底面31指未設有凹部34，而呈平坦之部分的面。
微波產生器15由高頻電源(未圖示)等構成。固持台14也連接著賦予偏電壓的高頻電源17。又，固持台14內設有加熱器(未圖示)，該加熱器用以在電漿處理時進行加熱，以使半導體基板W形成既定之溫度條件。
電漿處理裝置11包含：導波管21，將微波產生器15所產生之微波導入到處理裝置內；慢波板22，傳播微波；與槽孔天線24，呈薄形圓板狀，將微波從所設有之複數個槽孔23導入到介電板16。於導波管21，在從微波產生器15到慢波板22中間的路線，設有使微波產生器15所產生之微波同步的微波同步部25。微波同步部25設有路線長度可變動的波長調整部26。以該波長調整部26變更該路線之長度，而使微波同步。又，圖1中，以虛線顯示到微波中途為止的導入路線。
微波產生器15所產生之微波通過導波管21，被傳播至慢波板22，並從槽孔天線24所設有的複數個槽孔23導入到介電板16。此時，介電板16沿上下方向，即圖1中之箭頭A的方向或其相反方向而振動。在此，因為設在介電板16之底面31側的凹部34呈推拔狀，且於徑向形成厚度不同的部分，故介電板16內，於微波波長共振之徑向的任一個位置，形成上下方向的駐波。藉著如此所形成之駐波，在處理容器12內之介電板16的底部側產生電場。因應該電場之強度，電漿著火機構所進行電漿著火條件，在此為產生電漿的施加功率產生變化。具體而言，若電場強度高，產生電漿所需的施加功率小；若電場強度低，產生電漿所需的施加功率變大。
由所形成之駐波產生的介電板16之底部側的電場強度，係與半導體基板W及介電板16的間隔，即固持台14上所固持之半導體基板W之頂面32、及介電板16之底面31的間隔L1 具有相關關係。具體而言，例如半導體基板W之頂面32及介電板16之底面31的間隔L1 每30mm，電場強度變高等，具有週期性。
在此，電漿處理裝置11所包含的控制部20以下述方式進行控制：以升降機構18，使固持台14及介電板16的間隔變更成第1間隔，並令電漿著火機構作動；以升降機構18，使固持台14及介電板16的間隔變更成不同於第1間隔的第2間隔，對半導體基板W進行電漿處理。
圖4係顯示電磁場模擬之電場強度與間隔之關係的圖表。圖4中，縱軸表示電場強度(V/m)，橫軸表示半導體基板W之頂面32及介電板16之底面31的間隔(mm)。電場強度於點P1 ~P9 所示之103mm、124mm、146mm、172mm、190mm、215mm、255mm、265mm、277mm的位置，電場強度較高。此時，電場強度之強弱與間隔具有週期性。在此，除部分例外之外，顯示出以大致20mm左右之週期而電場強度變高的點。
又，關於上述電漿處理裝置11之具體結構，固持台14的大小選用例如ψ 200mm。又，電漿處理裝置11之間隔的可變動範圍，即固持台14之上下方向的移動範圍於圖4所示之範圍內，從距處理容器12底側之面35的距離選擇115~135mm的範圍。此時，固持台14的可變動範圍係20mm。
接著，使用上述電漿處理裝置11，說明依本發明之一實施形態之半導體基板W的電漿處理方法。
首先，如上述在固持台14上固持待處理基板，即半導體基板W。接著，使處理容器12內減壓成既定之壓力，以氣體噴淋頭13供應反應氣體。
其後，以微波產生器15產生電漿激發用之微波，經由介電板16，將微波導入到處理容器12內。在此，介電板16於上下方向形成駐波，處理容器12內之介電板16的底部側產生電場。
再來，以升降機構18使固持台14沿上下方向移動，變更固持台14及介電板16的間隔。變更間隔時，依被賦予之條件，例如處理容器12內的壓力及反應氣體的種類、微波的功率等，選擇所形成之間隔以使電場強度變高。以該間隔為第1間隔。此時，於上述圖4所示之條件中，可選擇週期性電場強度變高之點P1 ~P9 所示的間隔。如此一來，於介電板16之底部側，形成被賦予條件下之電場強度高的狀態，即產生電漿之施加功率小，電漿容易著火的狀態。
然後，以電漿著火機構施加既定之功率，以進行電漿著火，產生電漿。
產生電漿後，因應上述被賦予之條件，變更固持台14及介電板16的間隔，以使固持台14上所固持之半導體基板W的處理變得適當，並進行電漿處理，且以該間隔為第2間隔。亦即，使固持台14及介電板16之間隔作為適於電漿處理的第2間隔，對半導體基板W進行電漿處理。
藉由如上述構成，使固持台14及介電板16的間隔作為第1間隔，可進行電漿著火。如此一來，將電場強度變高的間隔選為第1間隔，可輕易地進行電漿著火。亦即，能加寬電漿著火之範圍而進行電漿著火，可提高電漿著火性。又，半導體基板W之電漿處理中，使固持台14及介電板16的間隔作為第2間隔，而選擇適於電漿處理的間隔，可對半導體基板W進行電漿處理。如此一來，可適當進行電漿處理。因此，能提高電漿著火性，並適當進行電漿處理。
接著，於表1顯示電漿之著火性能。
表1係顯示電漿著火用所施加之微波功率採1700W且變更間隔時是否著火。表1所示之評價試驗的條件為：壓力採20mTorr，反應氣體採CF4 /O2 =105/9sccm，並使用SiO2 虛擬晶圓。表1中，記號表示著火成功之情況，×記號表示未著火之情況。又，若5秒鐘後不著火，視為未著火。又，表1中的第1次表示加寬間隔之方向，亦即使間隔以從115mm到135mm逐次增加2mm之方式變更而試驗的情況；第2次表示縮窄間隔之方向，亦即使間隔從135mm到115mm逐次減少2mm之方式變更而試驗的情況。依表1，於任一情況，間隔為115mm、117mm、133mm、135mm時電漿著火均成功。因此，電漿著火時，第1間隔較佳係選擇此種間隔。
圖5係顯示間隔與電漿著火所需之微波功率的關係的圖表。圖5中，縱軸表示電漿著火所需之微波功率(W)，橫軸表示間隔(mm)。又，於表2顯示其數值。
參照圖5及表2，間隔為115mm、117mm時，電漿著火所需之微波功率為1650W，係屬較小值；直到間隔達129mm，電漿著火所需之微波功率逐漸變大。另一方面，當間隔變得比129mm大時，電漿著火所需之微波功率逐漸變小。如上述，由於駐波所產生之電場強度因應既有條件而具有週期性，故選擇微波功率變小的間隔，以進行電漿著火。
又，間隔因1mm左右之不同，電場強度即大幅變化。圖6係顯示間隔採145mm時的介電板16之底部側之電場強度狀態的概略圖。圖7係顯示間隔採144mm時的介電板16之底部側之電場強度狀態的概略圖。圖8係顯示間隔採142mm時的介電板16之底部側之電場強度狀態的概略圖。圖9係顯示間隔採140mm時的介電板16之底部側之電場強度狀態的概略圖。圖6~圖9中所示之區域41a、41b、41c、41d的不同表示電場強度的高低差異，且以區域41a、41b、41c、41d之順序電場強度變低。亦即，區域41a係電場強度最高，區域41d為電場強度最低部分。參照圖6~圖9，各個間隔雖然僅相差數mm左右，但各別之電場強度大幅不同。因此，上述間隔必須嚴密地管理。又，間隔採145mm時之最大電場強度為9000(V/m)，間隔採144mm時之最大電場強度為6300(V/m)，間隔採142mm時之最大電場強度為5000(V/m)，間隔採140mm時之最大電場強度為4300(V/m)。
在此，電漿處理所需之反應氣體使用帶有解離性的氣體時，較佳係使第2間隔比起第1間隔縮窄。亦即，以電漿著火產生電 漿後，如圖2所示，使固持台14及介電板16的間隔縮窄。其原因為：由於帶有解離性的反應氣體能不解離而停留在處理容器12內的時間(滯留時間；Residense time)較短，故使得因解離形成之副產物不易產生，而適當進行電漿處理。
其原因在於：例如選用C4 F4 作為帶有解離性的反應氣體之情況，當長時間停留在處理容器12內時，C4 F4 解離，而產生C2 F4 、甚至CF3 或CF2 、CF等。當產生此種副產物時，例如對半導體基板W之電漿處理的蝕刻選擇比起變化，產生無法適當進行電漿處理之虞。又，反應氣體的滯留時間以(壓力×容積)/(氣體流量)為基礎而計算出；反應氣體的解離度以(滯留時間)×(電子密度)×(電子溫度)為基礎而計算出。就使用帶有解離性的反應氣體之情況而言，有蝕刻半導體基板W之氧化物系被覆膜的情況。
又，使用不帶有解離性的反應氣體作為反應氣體之情況，較佳係使第2間隔比起第1間隔加寬。亦即，以電漿著火產生電漿後，如圖3所示，使固持台14及介電板16的間隔加寬。若是不帶有解離性的反應氣體，反應氣體不會解離，不會因解離形成之副產物妨礙電漿處理。此時，藉由使間隔加寬而使得從介電板16的距離加長，於電漿更平均的區域進行電漿處理，可適當進行電漿處理。就不帶有解離性的反應氣體而言，可舉例如CF等，有以CF為反應氣體而蝕刻半導體基板W之多晶矽系被覆膜的情況。
在此，顯示間隔與蝕刻速率的關係。圖10係顯示間隔為135mm時的半導體基板W上之蝕刻速率的圖表。圖11係顯示間隔為205mm時的半導體基板W上之蝕刻速率的圖表。圖12係顯示間隔為245mm時的半導體基板W上之蝕刻速率的圖表。圖10~圖12中，縱軸表示蝕刻速率(埃/min)，橫軸表示位置。圖13係顯示圖10~圖12之蝕刻速率的測量方法。圖10~圖12所示之x軸、y軸、v軸、w軸顯示於圖13。又，圖13所示之半導體基板W以0為原點，大小為ψ 300mm。
參照圖10~圖13，間隔為135mm的狀態下，蝕刻速率之分佈呈大致W字形(參照圖10)。具體而言，中央部之蝕刻速率比其 周圍略高，而於端部側，蝕刻速率變得很高。間隔為205mm的狀態下，不呈大致W字形，而比起間隔135mm的情況，蝕刻速率雖各部均一，但從中央部向端部逐漸變高(參照圖11)。相對於此等，間隔為245mm的狀態下，蝕刻速率在包含中央部及端部的面內整區係同等(參照圖12)。如上述，隨著間隔變寬，蝕刻速率變得均一。因此，以此種蝕刻速率均一的條件，進行半導體基板W之電漿處理，藉此可適當地，亦即使中央部側及端部側的蝕刻速率均一而進行電漿處理。
在此，於圖14及圖15的電子顯微鏡照片顯示經變更間隔時的半導體基板W於蝕刻處理後之狀態的一部分。圖14為間隔採135mm的情況，圖15為間隔採245mm的情況。參照圖14及圖15可知：間隔採245mm而進行蝕刻處理時，突狀部之尖端的形狀整齊而均一；相對於此，間隔採135mm而進行蝕刻處理時，其形狀扭曲且不均一。
又，上述實施形態中，係使固持著半導體基板W之固持台沿上下方向移動而變更固持台與介電板的間隔；但不限於此，亦可採用其他結構，例如使介電板側形成可沿上下方向移動方式，而變更固持台與介電板的間隔。而且，還可使固持台與介電板均形成可沿上下方向移動的結構，而變更固持台與介電板的間隔。
又，上述實施形態中，已說明以電漿進行蝕刻處理的情況；但不限於此，亦可適用於進行電漿化學氣相沉積等處理的情況。
以上已參照圖式，說明本發明之實施形態，但本發明不限於所圖示之實施形態。針對所圖示之實施形態，在與本發明相同的範圍或者均等的範圍內，可施加各種之修正或變更。
11‧‧‧電漿處理裝置
12‧‧‧處理容器
13‧‧‧氣體噴淋頭
14‧‧‧固持台
15‧‧‧微波產生器
16‧‧‧介電板
17‧‧‧高頻電源
18‧‧‧升降機構
19‧‧‧支柱
20‧‧‧控制部
21‧‧‧導波管
22‧‧‧慢波板
23‧‧‧槽孔
24‧‧‧槽孔天線
25‧‧‧微波同步部
26‧‧‧波長調整部
31‧‧‧介電板之底面
32‧‧‧半導體基板之頂面
33‧‧‧固持台之底面
34‧‧‧凹部
35‧‧‧處理容器底側之面
41a、41b、41c、41d‧‧‧電場強度不同的區域
L1 、L2 、L3 ‧‧‧半導體基板之頂面與介電板之底面的間隔
W‧‧‧半導體基板
圖1係顯示依本發明之一實施形態的電漿處理裝置之主要部的概略剖面圖。
圖2顯示圖1所示之電漿處理裝置中，使間隔縮窄的狀態。
圖3顯示圖1所示之電漿處理裝置中，使間隔加寬的狀態。
圖4係顯示電場強度與間隔之關係的圖表。
圖5係顯示間隔與電漿著火所需之微波功率的關係的圖表。
圖6係顯示間隔採145mm時的介電板底部側之電場狀態的概略圖。
圖7係顯示間隔採144mm時的介電板底部側之電場狀態的概略圖。
圖8係顯示間隔採142mm時的介電板底部側之電場狀態的概略圖。
圖9係顯示間隔採140mm時的介電板底部側之電場狀態的概略圖。
圖10係顯示間隔為135mm時之蝕刻速率的圖表。
圖11係顯示間隔為205mm時之蝕刻速率的圖表。
圖12係顯示間隔為245mm時之蝕刻速率的圖表。
圖13顯示蝕刻速率的測量方向。
圖14係間隔採135mm而進行蝕刻處理後之半導體基板之一部分的電子顯微鏡照片。
圖15係間隔採245mm而進行蝕刻處理後之半導體基板之一部分的電子顯微鏡照片。
11‧‧‧電漿處理裝置
12‧‧‧處理容器
13‧‧‧氣體噴淋頭
14‧‧‧固持台
15‧‧‧微波產生器
16‧‧‧介電板
17‧‧‧高頻電源
18‧‧‧升降機構
19‧‧‧支柱
20‧‧‧控制部
21‧‧‧導波管
22‧‧‧慢波板
23‧‧‧槽孔
24‧‧‧槽孔天線
25‧‧‧微波同步部
26‧‧‧波長調整部
31‧‧‧介電板之底面
32‧‧‧半導體基板之頂面
33‧‧‧固持台之底面
34‧‧‧凹部
35‧‧‧處理容器底側之面
L1 ‧‧‧半導體基板之頂面與介電板之底面的間隔
W‧‧‧半導體基板

Claims (7)

  1. 一種電漿處理裝置，包含：處理容器，於其內部對待處理基板進行電漿處理；反應氣體供應機構，對該處理容器內供應電漿處理用之帶有解離性的反應氣體；固持台，配置於該處理容器內，在其上固持該待處理基板；微波產生器，產生電漿激發用之微波；介電板，配置於與該固持台相對的位置，將微波導入到該處理容器內；與控制機構，以下述方式進行控制：使該固持台與該介電板的間隔變更成第1間隔，在藉由導入的微波使該處理容器內產生電場的狀態下，在該處理容器內產生電漿；使該固持台與該介電板的間隔變更成不同於該第1間隔的第2間隔，對該待處理基板進行電漿處理；該控制機構包含升降機構，使該固持台升降以變更該固持台與該介電板的距離；該控制機構，對應藉由微波的導入而在該介電板形成的駐波的週期性，變更該第1間隔，使該第2間隔比起該第1間隔縮窄。
  2. 如申請專利範圍第1項之電漿處理裝置，其中，以該控制機構進行之對該待處理基板的電漿處理係對氧化物系被覆膜的蝕刻處理。
  3. 一種電漿處理裝置，包含：處理容器，於其內部對待處理基板進行電漿處理；反應氣體供應機構，對該處理容器內供應電漿處理用之不帶有解離性的反應氣體；固持台，配置於該處理容器內，在其上固持該待處理基板；微波產生器，產生電漿激發用之微波； 介電板，配置於與該固持台相對的位置，將微波導入到該處理容器內；與控制機構，以下述方式進行控制：使該固持台與該介電板的間隔變更成第1間隔，在藉由導入的微波使該處理容器內產生電場的狀態下，在該處理容器內產生電漿；使該固持台與該介電板的間隔變更成不同於該第1間隔的第2間隔，對該待處理基板進行電漿處理；該控制機構包含升降機構，使該固持台升降以變更該固持台與該介電板的距離；該控制機構，對應藉由微波的導入而在該介電板形成的駐波的週期性，變更該第1間隔，使該第2間隔比起該第1間隔加寬。
  4. 如申請專利範圍第3項之電漿處理裝置，其中，以該控制機構進行之對該待處理基板的電漿處理係對多晶矽系被覆膜的蝕刻處理。
  5. 如申請專利範圍第1至4項中任一項之電漿處理裝置，其中更包含：槽孔天線，將微波從所設有之複數個槽孔導入到該介電板。
  6. 一種電漿處理方法，用以對待處理基板進行電漿處理；包含：在設於處理容器內之固持台上，固持待處理基板的步驟；產生電漿激發用之微波的步驟；在該處理容器內，供給帶有解離性之反應氣體的反應氣體供給步驟；經由與該固持台相對之位置所配置的介電板，將微波導入到該處理容器內，在該處理容器內產生電場的步驟；對應因為微波的導入而在該介電板上形成的駐波之週期性，使固持台與介電板之間隔作為第1間隔，於該處理容器內產生電 場的狀態下在該處理容器內產生電漿的步驟；及產生電漿後，使該固持台升降，以使固持台與介電板之間隔作為不同於該第1間隔的第2間隔，進行該待處理基板之電漿處理的步驟；該進行持處理基板的步驟中，該第2間隔比該第1間隔窄。
  7. 一種電漿處理方法，用以對待處理基板進行電漿處理；包含：在設於處理容器內之固持台上，固持待處理基板的步驟；產生電漿激發用之微波的步驟；在該處理容器內，供給不帶有解離性之反應氣體的反應氣體供給步驟；經由與該固持台相對之位置所配置的介電板，將微波導入到該處理容器內，在該處理容器內產生電場的步驟；對應因為微波的導入而在該介電板上形成的駐波之週期性，使固持台與介電板之間隔作為第1間隔，於該處理容器內產生電場的狀態下在該處理容器內產生電漿的步驟；及產生電漿後，使該固持台升降，以使固持台與介電板之間隔作為不同於該第1間隔的第2間隔，進行該待處理基板之電漿處理的步驟；該進行待處理基板的步驟中，該第2間隔比該第1間隔寬。
TW098106165A 2008-02-26 2009-02-26 電漿處理裝置及電漿處理方法 TWI444109B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008045023A JP4585574B2 (ja) 2008-02-26 2008-02-26 プラズマ処理装置およびプラズマ処理方法

Publications (2)

Publication Number Publication Date
TW200950602A TW200950602A (en) 2009-12-01
TWI444109B true TWI444109B (zh) 2014-07-01

Family

ID=40998743

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098106165A TWI444109B (zh) 2008-02-26 2009-02-26 電漿處理裝置及電漿處理方法

Country Status (5)

Country Link
US (2) US20090215274A1 (zh)
JP (1) JP4585574B2 (zh)
KR (1) KR101094980B1 (zh)
CN (1) CN101521980B (zh)
TW (1) TWI444109B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5403151B2 (ja) * 2010-03-31 2014-01-29 東京エレクトロン株式会社 プラズマ処理装置用誘電体窓、プラズマ処理装置、およびプラズマ処理装置用誘電体窓の取り付け方法
WO2012026286A1 (ja) * 2010-08-27 2012-03-01 東京エレクトロン株式会社 エッチング方法、基板処理方法、パターン形成方法、半導体素子の製造方法、および半導体素子
US8900403B2 (en) 2011-05-10 2014-12-02 Lam Research Corporation Semiconductor processing system having multiple decoupled plasma sources
CN103748665B (zh) * 2011-05-10 2016-11-02 朗姆研究公司 具有多个解耦等离子体源的半导体处理系统
JP6016339B2 (ja) * 2011-08-12 2016-10-26 東京エレクトロン株式会社 カーボンナノチューブの加工方法及び加工装置
US9048070B2 (en) 2011-11-11 2015-06-02 Tokyo Electron Limited Dielectric window for plasma treatment device, and plasma treatment device
JP2014075234A (ja) * 2012-10-03 2014-04-24 Tokyo Electron Ltd アンテナ及びプラズマ処理装置
JP2014160557A (ja) * 2013-02-19 2014-09-04 Tokyo Electron Ltd プラズマ処理装置
JP6624833B2 (ja) * 2015-07-31 2019-12-25 東京エレクトロン株式会社 マイクロ波プラズマ源およびプラズマ処理装置
CN106086821A (zh) * 2016-08-24 2016-11-09 佛山市思博睿科技有限公司 一种可提高膜层纯度的等离子法沉积膜层的装置
KR102581681B1 (ko) * 2018-09-05 2023-09-22 삼성전자주식회사 플라즈마 증착 방법 및 플라즈마 증착 장치
JP7180847B2 (ja) * 2018-12-18 2022-11-30 東京エレクトロン株式会社 カーボンハードマスク、成膜装置、および成膜方法
CN109905955B (zh) * 2019-03-13 2023-12-22 中国科学院微电子研究所 原子态等离子体形成装置及其应用
JP7301727B2 (ja) * 2019-12-05 2023-07-03 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
KR102619965B1 (ko) * 2022-05-16 2024-01-02 세메스 주식회사 기판 처리 장치 및 기판 처리 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2993675B2 (ja) * 1989-02-08 1999-12-20 株式会社日立製作所 プラズマ処理方法及びその装置
JP2697274B2 (ja) * 1990-09-21 1998-01-14 富士電機株式会社 マイクロ波プラズマ処理装置およびその操作方法
JP2910381B2 (ja) * 1992-02-27 1999-06-23 日本電気株式会社 プラズマ装置
TW264601B (zh) * 1993-09-17 1995-12-01 Hitachi Seisakusyo Kk
US5565036A (en) * 1994-01-19 1996-10-15 Tel America, Inc. Apparatus and method for igniting plasma in a process module
US6039834A (en) * 1997-03-05 2000-03-21 Applied Materials, Inc. Apparatus and methods for upgraded substrate processing system with microwave plasma source
JP3384795B2 (ja) * 1999-05-26 2003-03-10 忠弘 大見 プラズマプロセス装置
JP2003045964A (ja) * 2001-07-30 2003-02-14 Nec Corp 半導体装置及びその製造方法
JP4336124B2 (ja) * 2003-03-10 2009-09-30 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
CN100492591C (zh) * 2003-09-04 2009-05-27 东京毅力科创株式会社 等离子处理装置
JP4563729B2 (ja) * 2003-09-04 2010-10-13 東京エレクトロン株式会社 プラズマ処理装置
JP2005217240A (ja) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd ドライエッチング装置およびドライエッチング方法

Also Published As

Publication number Publication date
JP4585574B2 (ja) 2010-11-24
US20090215274A1 (en) 2009-08-27
TW200950602A (en) 2009-12-01
CN101521980B (zh) 2012-07-04
KR101094980B1 (ko) 2011-12-20
KR20090092250A (ko) 2009-08-31
CN101521980A (zh) 2009-09-02
JP2009206192A (ja) 2009-09-10
US20140080311A1 (en) 2014-03-20

Similar Documents

Publication Publication Date Title
TWI444109B (zh) 電漿處理裝置及電漿處理方法
US10566209B2 (en) Etching method and workpiece processing method
US8753527B2 (en) Plasma etching method and plasma etching apparatus
US10017853B2 (en) Processing method of silicon nitride film and forming method of silicon nitride film
JP5845754B2 (ja) プラズマエッチング処理方法
TWI514462B (zh) 氮化矽膜中之特徵部的蝕刻方法
KR100896552B1 (ko) 플라즈마 에칭방법
JP5514310B2 (ja) プラズマ処理方法
TWI536873B (zh) 低電子溫度微波表面波電漿處理方法及設備
KR20170074784A (ko) 에칭 방법
KR101147964B1 (ko) 플라즈마 에칭 처리 방법 및 플라즈마 에칭 처리 장치
JPWO2008026531A1 (ja) プラズマ酸化処理方法
TW494485B (en) Apparatus and method for plasma treatment
CN112997282A (zh) 用于将蚀刻层蚀刻的方法
KR20170073504A (ko) 에칭 방법
CN109219866A (zh) 蚀刻方法
WO2000031787A1 (fr) Dispositif de gravure a sec et procede de gravure a sec
KR20190079565A (ko) 에칭 방법
JP6441994B2 (ja) 多孔質膜をエッチングする方法
JP4450407B2 (ja) プラズマ処理装置及び処理方法
KR101503258B1 (ko) 플라즈마를 이용한 기판 처리 방법
JP5689209B1 (ja) プラズマ処理装置及びプラズマ処理方法
JP2015198083A (ja) プラズマ処理装置及びプラズマ処理方法
Nguyen Plasma Science and Technology Division Room On Demand-Session PS-Contributed On Demand Plasma Science and Technology Contributed On Demand Session

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees