JP2599556B2 - 高濃度ドープ領域を有する半導体装置の製造方法 - Google Patents

高濃度ドープ領域を有する半導体装置の製造方法

Info

Publication number
JP2599556B2
JP2599556B2 JP5165051A JP16505193A JP2599556B2 JP 2599556 B2 JP2599556 B2 JP 2599556B2 JP 5165051 A JP5165051 A JP 5165051A JP 16505193 A JP16505193 A JP 16505193A JP 2599556 B2 JP2599556 B2 JP 2599556B2
Authority
JP
Japan
Prior art keywords
gas
dopant
arsine
phosphine
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5165051A
Other languages
English (en)
Other versions
JPH0684819A (ja
Inventor
ジョセフ・フランシス・ディジェロルモ
ポール・マーティン・ファーヘイ
トーマス・ネルソン・ジャクソン
クレイグ・ミッチェル・ランソム
ディベンドラ・クーマー・サダナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0684819A publication Critical patent/JPH0684819A/ja
Application granted granted Critical
Publication of JP2599556B2 publication Critical patent/JP2599556B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/03Diffusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/914Doping
    • Y10S438/923Diffusion through a layer

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体物質の所定の領
域にピーク濃度が高い不純物拡散領域を有する半導体装
置の製造方法に関する。特に、本発明は、半導体物質の
ウエハにFETトランジスタのソースとドレインの領域
と、バイポーラ・トランジスタのためのn型のエミッタ
とサブコレクタとを形成するための、高ピーク濃度のn
型領域の拡散に関する。具体的には、トレンチ構造の一
様なドーピングと、シート抵抗率25Ω/□以下の高伝
導率多結晶Siについて述べる。ドーパントのソースは
ドーパント含有ガスである。ピーク濃度は約3×1019
原子/cm3 よりも高くなる。このような高ピーク濃度
はドーピング・ソース・ガスとキャリア・ガスとの混合
ガスの組成と圧力の調整、及び酸化剤を最少にすること
によって得られる。
【0002】
【従来の技術】シリコン集積回路の製作における多数の
プロセスでは、ホウ素及びヒ素を始めとする高濃度のp
型及びn型ドーピング物質でシリコン基板を選択的にド
ープする必要がある。さらにドーパントの浸透深さを制
御する必要がある。イオン注入はピーク濃度が高く且つ
浅いドーパント・プロファイルを得るうえで、現在重要
な技術である。しかし、注入プロセスはその性質上、半
導体基板を損傷させる。注入による損傷は、シリコンI
Cの性能と製作に制限をもたらし、特定のシリコンIC
製作工程の種類の選択に影響を及ぼす重大な問題である
ことは周知の通りである。さらにイオン注入は、例えば
トレンチの側壁をドープするような、非プレーナ・プロ
セスにおいては簡単に使用できない。注入による損傷を
避け、非プレーナ・ドーピングの条件を満たすために様
々な技術が提示され、成長物質や被着物質からドーパン
トをシリコンなどの半導体物質のウエハにまで拡散させ
る方法がとられている。一般にこれらのプロセスは以下
の問題がある。再現性が高くない、クリーンでない、ド
ーパントの表面濃度が十分高くならない、ソースが最終
的には減耗する、などである。
【0003】半導体ウエハにn型ドーパントを拡散する
方法は多数ある。
【0004】W.Runyanは著書"Silicon Semiconductor
Technology"(McGraw Hill、NY、1965)で、固体ソース
を使用するヒ素拡散は通常、三酸化ヒ素とシリコンとの
反応で行われると述べている。酸化物の蒸気は窒素と
0.5%以下の酸素の混合物によって拡散炉の拡散領域
に移送される。酸化物/シリコン界面でのヒ素層の形成
によって生じるステイニングを防ぐために、酸素が加え
られる。この方法によって得られる表面濃度は(2乃至
3)×1019cm-3を越えることはない。これはシリコ
ン表面からの蒸発によってヒ素が急激に減耗するからで
ある。
【0005】S.K.Gandhiは著書"VLSI Fabrication Pr
inciples"(John Wiley & Sons、1983、pp 170-171)
で、適切な有機結合剤でアルセノ・シロキサンから成る
ヒ素とドーパントのスピン・オンの利用について述べて
いる。これらは、250℃でベークアウトすると、反応
してこのドーパントのソースとなるアルセノケイ酸塩ガ
ラスを形成する。このガラスは拡散中にヒ素の蒸発の障
壁物として働くので、この方法により高ドーピング濃度
が得られる。しかし、このプロセスは有機物質とガラス
を用いるのでクリーンではなく、最先端の半導体IC製
造には不適である。
【0006】S.K.Gandhiは著書"VLSI Fabrication Pr
inciples"(John Wiley & Sons、1983、pp 170-171)
で、ヒ素拡散でも良好な結果を示した密閉管の技術の応
用について述べている。ここではシリコン・スライス及
び固体ヒ素ソースが、排気した石英管に密閉される。ヒ
素ソースは、一般に約3%迄の濃度のヒ素でドープされ
たシリコン粉末である。表面濃度は1021cm-3と高い
値が得られる。しかし、この方式は管を密封することが
必要であり、そしてヒ素ソースが有限であるため、シリ
コンICの大量生産には適さない。
【0007】Y.W.Hsuehは"J.Electrochemical Socie
ty"(Vol.6、361-65、1968) で、シリコンへのヒ素拡
散にアルシンを使用した気体システムについて述べてい
る。この拡散は温度範囲1164乃至1280℃で実施
された。水素又は窒素がキャリア・ガスとして使用され
た場合、シリコン表面にかなりのピットが観測された。
その結果、シリコン・ウエハ上のシート抵抗が不均一に
なった。ピットを避けるために、ヒ素拡散用のアルシン
に少量の酸素が混合された。ピットは減少したが、表面
濃度の最高値はわずか2×1019cm-3にとどまった。
【0008】Nakamuraらによる米国特許第381251
9号も、気体ソースによるシリコンのドーピングを利用
したものである。実験ではシリコン半導体デバイスが、
リンとヒ素、又はホウ素とヒ素で2重にドープされた。
ヒ素の量は他のドーパントの3乃至40%である。Naka
muraらの方法では、高ドーピング濃度を得るために、2
種類以上の種をシリコン半導体デバイスに加える必要が
ある。
【0009】非常に高いドーピング・レベルを得るため
に現在使用されている方法であるイオン注入は、単一方
向性である。従って、イオン注入ではトレンチ側壁のド
ーピングは困難である。
【0010】W.Zagozdzon-Wosikらの"Doping of Trenc
h Capacitors by Rapid ThermalDiffusion"(IEEE、Ele
ctron Device Letters、Vol.12、264(1991) )はト
レンチ側壁のドーピングについて述べている。この方法
によると、ドープされたガラスが最初に独立したウエハ
上へスピンされる。次にこれからドープされるウエハ
が、このドープされたガラス・ウエハに近接して置か
れ、加熱されると、ヒ素含有ガスが蒸発する。これは過
去に実験された他の固体ソース方式の変形にすぎない。
これらの欠点は次の通りである。固体ソースは最終的に
は減耗する。ドーピングはウエハとソース・ウエハの間
隔により影響される。それらは、格別クリーンではな
い。ドープされるウエハごとに固体ソースが必要であ
り、このためスループットが低下する。
【0011】T.W.Sigmonは、"Laser Processes for M
icroelectronics Applications" の記事"Laser Doping
of Semiconductors"(Electrochemical Society、Penni
ngton、NJ、1988)で、AsH3 ガスからヒ素を導入す
るためにレーザでシリコンの表面を溶解する方法につい
て述べている。導入されたヒ素のレベルと深さは、レー
ザ光学系とレーザ動作条件に関する様々なパラメータに
よって決まる。この方式は、ドーパントが導入される領
域でシリコンを選択的に溶解する必要があり、ビームが
ウエハ直径よりも非常に小さいのでウエハを段階的にス
キャンする必要がある。
【0012】
【発明が解決しようとする課題】本発明の目的は、n型
ドーパントを約3×1019cm-3よりも高いピーク濃度
で気相から半導体基板に拡散する方法を提供することで
ある。
【0013】本発明の目的は、異なるドーパント種を半
導体基板に同時に拡散させることなく、特定のn型ドー
パント種を半導体基板に拡散する方法を提供することで
ある。
【0014】本発明の目的は、約3×1019cm-3より
も高いドーパント濃度で半導体基板のトレンチの側壁を
拡散ドープする方法を提供することである。
【0015】本発明の目的は、半導体基板に対して非常
に近接して置かねばならない固体ソースを使用せずに、
半導体基板を拡散ドープする方法を提供することであ
る。
【0016】本発明の目的は、半導体基板表面の酸化処
理をせずに、半導体基板を拡散ドープする方法を提供す
ることである。
【0017】
【課題を解決するための手段】本発明の基本的な特徴
は、ドーパントのピーク濃度が3×1019原子/cm3
よりも高い領域を形成するために、半導体ウエハや半導
体チップなどの半導体加工品表面にドーパントを拡散す
る方法である。半導体表面は、シリコン、半導体基盤内
の空隙の表面、真性ポリシリコン表面、ポリシリコン表
面、結晶質等である。ガス流入口及びガス流出口を有す
る炉内に半導体基板を配置し、不活性キャリア・ガスと
ドーパント含有ガスとを含む混合ガスを上記ガス流入口
から上記炉内に導入し、上記半導体基板上を通過させて
から上記ガス流出口から流出させて上記半導体基板の表
面をドープする、本発明の半導体装置の製造方法におい
ては、 (イ)上記ドーパント含有ガスが0.1容積%よりも多
く上記混合ガス中に含有され、 (ロ)上記混合ガスの圧力が0.1トルよりも高く、そ
して (ハ)上記混合ガスが1ppmよりも低い濃度の酸化剤
を含むことを特徴とする。そして、上記不活性キャリア
・ガスは、アルゴン、ヘリウム、窒素及び水素から成る
群から選択され、そして上記ドーパント含有ガスは、ア
ルシン、第三ブチルアルシン、トリメチルアルシン、ト
リエチルアルシン、ホスフィン、第三ブチルホスフィ
ン、トリメチルホスフィン、トリエチルホスフィン及び
ジボランから成る群から選択されることを特徴とする。
本発明に従う半導体装置の製造方法は、 (a)表面にn型領域を有するシリコン半導体基板の上
記表面に、上記n型領域を露出する開孔を有する誘電体
層を形成し、上記開孔内にポリシリコンを形成する工程
と、 (b)ガス流入口及びガス流出口を有する炉内に上記シ
リコン半導体基板を配置し、不活性キャリア・ガスとド
ーパント含有ガスとを含む混合ガスを上記ガス流入口か
ら上記炉内に導入し、上記シリコン半導体基板上を通過
させてから上記ガス流出口から流出させて上記シリコン
半導体基板の表面をドープする工程とを含み、 (イ)上記ドーパント含有ガスが0.1容積%よりも多
く上記混合ガス中に含有され、 (ロ)上記混合ガスの圧力が0.1トルよりも高く、そ
して (ハ)上記混合ガスが1ppmよりも低い濃度の酸化剤
を含むことを特徴とする。この半導体装置の製造方法に
おいて、上記不活性キャリア・ガスは、アルゴン、ヘリ
ウム、窒素及び水素から成る群から選択され、そして上
記ドーパント含有ガスは、アルシン、第三ブチルアルシ
ン、トリメチルアルシン、トリエチルアルシン、ホスフ
ィン、第三ブチルホスフィン、トリメチルホスフィン、
トリエチルホスフィン及びジボランから成る群から選択
されることを特徴とする。本発明に従う半導体装置の製
造方法は、 (a)シリコン半導体基板にトレンチを形成し、ドープ
されていないポリシリコンを上記トレンチ内に部分的に
充填する工程と、 (b)ガス流入口及びガス流出口を有する炉内に上記シ
リコン半導体基板を配置し、不活性キャリア・ガスとド
ーパント含有ガスとを含む混合ガスを上記ガス流入口か
ら上記炉内に導入し、上記シリコン半導体基板上を通過
させてから上記ガス流出口から流出させて上記ポリシリ
コンをドープする工程と、 (c)該ドープされたポリシリコンを覆うようにポリシ
リコンを被着して上記トレンチの充填を完了する工程と
を含み、 (イ)上記ドーパント含有ガスが0.1容積%よりも多
く上記混合ガス中に含有され、 (ロ)上記混合ガスの圧力が0.1トルよりも高く、そ
して (ハ)上記混合ガスが1ppmよりも低い濃度の酸化剤
を含むことを特徴とする。そして、この半導体装置の製
造方法において、上記不活性キャリア・ガスは、アルゴ
ン、ヘリウム、窒素及び水素から成る群から選択され、
そして上記ドーパント含有ガスは、アルシン、第三ブチ
ルアルシン、トリメチルアルシン、トリエチルアルシ
ン、ホスフィン、第三ブチルホスフィン、トリメチルホ
スフィン、トリエチルホスフィン及びジボランから成る
群から選択されることを特徴とする。
【0018】本発明の特徴は、酸化剤を約1ppmより
低い濃度で含むキャリア・ガス中にドーパント含有成分
を含む混合ガスからドーパントが拡散することである。
そして、ドーパント拡散領域の深さを約2000Å未満
にすることができる。
【0019】本発明の特徴は、混合ガスが単一ドーピン
グ種を有することである。
【0020】本発明の特徴は、混合ガスが容積で約0.
1%よりも高いドーパント含有成分を含むことである。
【0021】本発明の特徴は、混合ガスの圧力が約0.
1トルよりも高いことである。
【0022】本発明の特徴は、例えば、水、酸素等の酸
化剤を約1ppmよりも低い濃度で含むことである。
【0023】
【実施例】図1は本発明の実施に有用なドーピング・シ
ステムを示す。キャリア・ガスはヘリウム、アルゴン、
窒素、水素のタンクなどのリザーバ20によって供給さ
れる。ドーピング物質のソースはリザーバ22によって
供給される。リザーバ22はヒ素等のドーピング用であ
り、アルシン、第三ブチルアルシン、トリメチルアルシ
ン若しくはトリエチルアルシン等のヒ素含有物質を含む
タンクであり、又これは、ホスフィン、第三ブチルホス
フィン、トリメチルホスフィン、トリエチルホスフィン
若しくはジボランなど、ドーパント含有物質を含むこと
ができる。リザーバ20の出力24は、ガス・ライン2
6によってガス清浄器28(米国コネチカット州ダンベ
リーのAdvanced Technology Materials 社のリチウム
・ベース・ガス清浄器など)に送られる。ガス清浄器2
8の出力30はガス・ライン32によってガス・フロー
/パージ制御システム36の入力34に送られる。リザ
ーバ22の出力38は、ガス・ライン40によってガス
清浄器28と同じ種類の清浄器であるガス清浄器44の
入力42に送られる。ガス清浄器44の出力46は、ガ
ス・ライン48によってガス・フロー/パージ制御シス
テム36に送られる。ガス・フロー/パージ制御システ
ム36は入力34のキャリア・ガスと入力50のドーピ
ング・ソース・ガスとを混合する。ガス・フロー/パー
ジ制御システム36の出力52からの混合ガスは、キャ
リア・ガスとドーピング・ガスとの組合わせである。ガ
ス・フロー/パージ制御システム36の出力52は、ガ
ス・ライン54によって炉57の入力56に接続され
る。加熱素子60は炉管58の中央領域を囲む。炉管5
8の内部には黒鉛で形成できる加工品ホルダ62があ
る。加工品ホルダ62は、例えば加工品の温度を上げる
ために加熱される。加工品ホルダ62の両側には対流止
め64と66がある。これらの対流止めは石英板から作
られ、複数の孔がある。対流止め66の右側にはトラッ
プ68がある。トラップ68は石英ウールなどである。
トラップ68はガス流の活性ドーパント種を捉える。炉
管58の端部70には加工品ホルダの温度をモニタする
ための高温計72がある。炉管58の端部73には、炉
管58の端部73の出力78につながるガス管76によ
って炉管58に接続された乾湿球湿度計74がある。乾
湿球湿度計は、炉管58の内部の湿度をモニタする。炉
管58の端部73には、炉管88から成る熱分解炉86
の入力84にガス管82によって接続された排出口80
がある。少くとも炉管88の一部は加熱素子90によっ
て囲まれる。熱分解炉の内部には、石英ウールなどの活
性種トラップ92がある。熱分解炉86は、活性種が大
気中に放出されないように、炉57からの出力ガスに残
留する活性種を捉える。熱分解炉86の端部94には、
ガス管98によってフィルタ100に接続された出力9
6がある。フィルタ100にはフィルタ100からガス
管104を通して残留ガスが大気中に放出される出口ポ
ート102がある。
【0024】本発明の方法は実施例において、ドーパン
ト種がヒ素やリン等であるn型ドーピングに関して述べ
る。当業者は、ドーパント種がホウ素等のp型ドーパン
トの気体ソースとして、例えばジボランなどのp型ドー
パントを含む物質を使用してp型ドーパントに適用でき
ることを理解できよう。高ドーピング・レベルを得よう
とする他の方法における前述の問題を解決するために、
前述の本発明の濃度のように、混合ガス中の、例えばヒ
素などのドーパントの濃度が十分に高く、且つ酸化剤の
濃度が十分に低いならば、シリコンなどの半導体の高濃
度のn型ドーピングが気相ドーピングで可能となること
を本発明は提案する。この方法は、例えば図1の炉57
などの炉内ののウエハを加熱し、そしてキャリア・ガス
とドーパント含有ガスとを含む混合ガスを導入する。ド
ーパント含有成分のガスは、高分圧状態であり、そして
ヘリウムなどの適切なキャリア・ガスで希釈される。実
験では、シリコン集積回路産業で一般に用いられるより
も高濃度のヒ素のソースとしてアルシン(AsH3 )ガ
スを使用し、良好な結果を得た。第三ブチルアルシン、
トリメチルアルシン、トリエチルアルシンなどのヒ素含
有ガスも使用できる。さらに、少量の酸素をキャリア・
ガス及びドーパント・ソース・ガスに添加すると、シリ
コン表面などの半導体表面にヒ素を豊富に含むガラスが
形成され、内拡散メカニズムを変化し得る。
【0025】図2は1100℃における、0秒、10
秒、30秒、60秒及び120秒のシリコンのヒ素ドー
ピング・プロファイルを示す。温度1100℃は図1の
高温計72で測定された温度であり、時間はシリコン・
ウエハが図1の炉57内にある時間である。このデータ
から本発明の方法が理想的な拡散ソースとして機能する
ことは明白である。シリコン・ウエハの表面におけるヒ
素の表面濃度は拡散温度におけるヒ素の溶解度によって
決まり、浸透深さは拡散温度におけるシリコン内のヒ素
の平衡拡散率によって決まる。本発明の方法は前述の全
ての問題を解決する。(1)シリコンへのヒ素拡散量の
制御は、最も制御しやすいプロセス・パラメータである
温度と時間によってのみ行なわれる、(2)シリコンに
損傷が生じない、(3)ガスの清浄度が高いのでプロセ
ス清浄度も高い、(4)ヒ素含有ガスに晒されるどの表
面にもドーパントを拡散できるので、このプロセスをプ
レーナトレンチに簡単に応用できる。
【0026】本発明によるドーパント方式は無指向性な
ので、シリコン・ウエハなどの半導体表面に形成される
トレンチの側壁へのドーピングに使用できる。トレンチ
に沿うドーピング層は、トレンチ・キャパシタを形成す
るのに使用できる。トレンチの側壁がドープされるトレ
ンチ・キャパシタは、イオン注入によって得ることは困
難である。図3は従来の手段によって形成されたトレン
チ122を有するシリコン・ウエハ120を走査電子顕
微鏡で見た図である。本発明のプロセスを使用すること
により、トレンチ122の周辺に1100℃、120秒
でドープされた、約0.16ミクロンの厚さの高ドープ
領域126が形成されている(図3参照)。
【0027】ドーピング領域は化学的エッチングによっ
て強調されている。トレンチ・キャパシタはDRAMセ
ルの用途で有用である。トレンチ122の側壁をドーピ
ング後、適切な誘電体(図3に図示なし)、例えば、シ
リコン窒化物や二酸化けい素を被着して側壁をコーティ
ングすることができる。次にトレンチ122をポリシリ
コンで充填でき、ポリシリコンは本発明の方法によって
後にドープすることができる。ポリシリコンはトレンチ
・キャパシタとのコンタクトの1つになる。
【0028】ドープされていないシリコンを被着して後
にドープすることには利点がある。被着の間のドーピン
グは高い共形性のドープされていないポリシリコン膜に
比べて膜の共形性を減少する。この方法を適用するに
は、ドープされていないポリシリコンでトレンチを部分
的に充填し、アルシン・ガスに晒し、第2のポリシリコ
ンを被着させて充填を完了する。
【0029】非常に浅い接合部を形成する能力(50n
mの接合がAsH3 を900℃程度の温度でアニール処
理することで容易に形成される)の他に、注入損傷をな
くすことが、本発明のドーピング方式の重要な特徴であ
る。バイポーラ及びMOSベースの技術では、応力の局
所化した領域(一般にトレンチ及び分離領域の近辺)に
より、良性の注入損傷が大きなすべり転位となり、デバ
イス機能を破壊したり著しく劣化させたりすることが知
られている。
【0030】図4はシリコン基板144に形成されたソ
ース140及びドレイン142を有する自己整合型FE
Tトランジスタを示す。誘電層146はシリコン基板1
44の表面148に被着される。誘電層146には、ソ
ース領域140上に配置された開孔150と、ドレイン
領域142上に配置された開孔152が形成される。開
孔150と開孔152と間の領域154はFETトラン
ジスタのゲートを形成する。ある変更例では、開孔領域
がアルシン・ドープされてシリコンNMOSのn+ ドレ
イン領域が形成される。別の変更例では、開孔150、
152がそれぞれポリシリコン168、170で充填さ
れる。次に本発明の方法に従ってポリシリコンがドープ
される。ヒ素はポリシリコン内に容易に拡散し、次にポ
リシリコン領域168、170のそれぞれの下のシリコ
ン領域174、172がドープされ、ソース領域140
及びドレイン領域142が形成される。ポリシリコンへ
のドーピングは速く、ポリシリコンの下の単結晶シリコ
ン内のヒ素プロファイルと、上部にポリシリコンがない
場合の単結晶シリコン内のヒ素プロファイルとに差がな
いほどである。従って、ソース領域140及びドレイン
領域142のプロファイルはほぼ図2に示す通りであ
る。本発明に従った方法は、通常の高濃度注入ソース/
ドレインに伴う注入損傷を避けることができる。さら
に、ここで述べるドーピング方式では、他のドープされ
たポリシリコン膜と比較して、抵抗率が低いポリシリコ
ンが得られることが分かった。これにより、開孔15
0、152を充填するようなポリシリコン・プラグは、
プラグ抵抗が問題になる前により高いレベルにスケーリ
ングされる電位になる。
【0031】ここで述べるドーピング方式は、浅い自己
整合接合部を形成する、DRAMチップの製造や他のM
OSベースのデバイスの製造に有用である。
【0032】さらに、ここで述べる方式はバイポーラ・
デバイスのエミッタ及び埋め込み型サブコレクタの形成
に応用できる。(本発明に従って製作されるバイポーラ
・デバイスについては米国特許第5256896号を参
照されたい。)現在、コレクタによっては、高濃度ヒ素
注入及びその後のエピタキシャル成長によって形成され
るが、注入による損傷はエピタキシャル層が成長する前
に完全に除去しなければならない。現在、高温での長い
酸化処理ステップが、損傷領域を越えてシリコンを減耗
させるために行われる。このステップは、シリコン表面
に損傷を生じさせない本発明の方法を使用すれば完全に
回避できる。また、ここで述べる方法では、所望の濃度
レベルと空間があるエミッタとサブコレクタを形成する
方法の制御性を高めることができる。
【0033】単結晶シリコン及び真性ポリシリコン層
が、急速加熱LPCVD(低圧化学気相成長)システム
で第三ブチルアルシン(TBA)を使用してドープされ
た。TBAは、急性毒性が低いという、アルシン・ガス
にない利点をもつ。ドーピング実験は100%TBAで
行われ、また、10%の低いTBAとAr又はH2 との
混合ガスでも行われた。ヒ素と単結晶シリコンのSIM
Sドーパント・プロファイルのサンプルは、2×1020
As/cm3 よりも高い濃度を示した。シート抵抗測定
値は25Ω/□と低い値を示している。
【0034】厚い誘電層上のポリシリコン層もTBAを
使用してドープされた。SIMSドーパント・プロファ
イルは、1×1020As/cm3 よりも高い濃度の一様
なヒ素濃度が、1000℃、60秒間の拡散によって、
900nmの厚いポリシリコン層について実現可能であ
ることを示した。ポリシリコン層のシート抵抗を測定し
たところ、150nmの層に対してで25Ω/□と低い
値を示した。また、DRAMの深いトレンチは、ドープ
されていないポリシリコンでトレンチを部分的に充填
し、TBAに晒し、第2ポリシリコンで被着して充填を
完了することによってドープされ、良好な結果が得られ
た。垂直のSIMSプロファイルは、深さが6ミクロン
よりも大きいトレンチに対して約1×1020As/cm
3 の一様なドーピングを示した。
【0035】要約すると、本発明の拡散方法に使われる
ドーピング・ガスは、従来技術と比較すれば、ドーパン
トヒ素のソースの濃度が比較的高い。ヒ素含有ガスの濃
度は、容積%でキャリア・ガスとヒ素含有ガスの合計の
約0.1%を超える。一方、従来技術ではヒ素含有ガス
の容積濃度はキャリア・ガスとヒ素含有ガスの合計の約
0.01容積%である。本発明のヒ素含有ガスの濃度の
上限は、当業者が開管拡散法で使用する通常の値とする
ことができる。さらに本発明に従った方法では、キャリ
ア・ガスとヒ素含有ガスの混合物の圧力は約0.1トル
よりも高く、一方従来技術では、約10-3トルと非常に
低い。本発明のキャリア・ガスとヒ素含有ガスの混合物
の圧力の上限は、当業者が開管拡散法で使用する通常の
値とすることができる。さらに、キャリア・ガスとヒ素
含有ガスの組合わせは水蒸気又は酸素分子などの酸化剤
の量が非常に少なく、約1ppm未満である。
【0036】
【発明の効果】本発明の方法により、シリコン表面を直
接ドープし、拡散プロセスによってピーク濃度が高い、
浅いn型ドーピング領域を形成できるので、高ドーピン
グ濃度を得るための一般のイオン注入によるシリコン表
面の損傷を無くすことができる。この方法は無指向性で
あるのでトレンチ側壁を高濃度でドープできる。
【図面の簡単な説明】
【図1】本発明に従った高レベルのドーピングを得るた
めの典型的な拡散ドーピング装置の図である。
【図2】温度1100℃、時間0、10、30、60、
120秒で拡散したヒ素のドーピング・プロファイルを
示す図である。
【図3】本発明の方法によって、トレンチの側壁に、高
濃度にドープされた薄い領域が形成されたシリコン・ウ
エハのトレンチの走査電子顕微鏡で見た断面図である。
高濃度にドープされた領域は化学的エッチングによって
強調されている。
【図4】本発明に従い、ヒ素を高濃度で拡散させること
によってソースとドレインの領域が形成されたFETデ
バイスの断面図である。
【符号の説明】
20、22 リザーバ 28、44 ガス清浄器 36 ガス・フロー/パージ制御システム 57 炉 60、90 加熱素子 72 高温計 74 乾湿球湿度計 86 熱分解炉 100 フィルタ 122 トレンチ 140 ソース領域 142 ドレイン領域 144 シリコン基盤 146 誘電層 154 ゲート 168、170 ポリシリコン領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ポール・マーティン・ファーヘイ アメリカ合衆国10570、ニューヨーク州 プレザントビル、フォックスウッド・ド ライブ 5−7 (72)発明者 トーマス・ネルソン・ジャクソン アメリカ合衆国10566、ニューヨーク州 ピークスキル、コートランド・アベニュ ー 80 (72)発明者 クレイグ・ミッチェル・ランソム アメリカ合衆国12533、ニューヨーク州 ホープウェル・ジャンクション、リージ ェント・ドライブ 8 (72)発明者 ディベンドラ・クーマー・サダナ アメリカ合衆国10570、ニューヨーク州 プレザントビル、スカイ・トップ・ドラ イブ 90 (56)参考文献 特開 平1−106425(JP,A) 特開 平3−253026(JP,A) 特開 昭54−78658(JP,A)

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】ガス流入口及びガス流出口を有する炉内に
    半導体基板を配置し、不活性キャリア・ガスとドーパン
    ト含有ガスとを含む混合ガスを上記ガス流入口から上記
    炉内に導入し、上記半導体基板上を通過させてから上記
    ガス流出口から流出させて上記半導体基板の表面をドー
    プする半導体装置の製造方法において、 (イ)上記ドーパント含有ガスが0.1容積%よりも多
    く上記混合ガス中に含有され、 (ロ)上記混合ガスの圧力が0.1トルよりも高く、そ
    して (ハ)上記混合ガスが1ppmよりも低い濃度の酸化剤
    を含むことを特徴とする上記製造方法。
  2. 【請求項2】上記不活性キャリア・ガスは、アルゴン、
    ヘリウム、窒素及び水素から成る群から選択され、そし
    て上記ドーパント含有ガスは、アルシン、第三ブチルア
    ルシン、トリメチルアルシン、トリエチルアルシン、ホ
    スフィン、第三ブチルホスフィン、トリメチルホスフィ
    ン、トリエチルホスフィン及びジボランから成る群から
    選択されることを特徴とする請求項1記載の製造方法。
  3. 【請求項3】(a)表面にn型領域を有するシリコン半
    導体基板の上記表面に、上記n型領域を露出する開孔を
    有する誘電体層を形成し、上記開孔内にポリシリコンを
    形成する工程と、 (b)ガス流入口及びガス流出口を有する炉内に上記シ
    リコン半導体基板を配置し、不活性キャリア・ガスとド
    ーパント含有ガスとを含む混合ガスを上記ガス流入口か
    ら上記炉内に導入し、上記シリコン半導体基板上を通過
    させてから上記ガス流出口から流出させて上記シリコン
    半導体基板の表面をドープする工程とを含み、 (イ)上記ドーパント含有ガスが0.1容積%よりも多
    く上記混合ガス中に含有され、 (ロ)上記混合ガスの圧力が0.1トルよりも高く、そ
    して (ハ)上記混合ガスが1ppmよりも低い濃度の酸化剤
    を含むことを特徴とする半導体装置の製造方法。
  4. 【請求項4】上記不活性キャリア・ガスは、アルゴン、
    ヘリウム、窒素及び水素から成る群から選択され、そし
    て上記ドーパント含有ガスは、アルシン、第三ブチルア
    ルシン、トリメチルアルシン、トリエチルアルシン、ホ
    スフィン、第三ブチルホスフィン、トリメチルホスフィ
    ン、トリエチルホスフィン及びジボランから成る群から
    選択されることを特徴とする請求項3記載の製造方法。
  5. 【請求項5】(a)シリコン半導体基板にトレンチを形
    成し、ドープされていないポリシリコンを上記トレンチ
    内に部分的に充填する工程と、 (b)ガス流入口及びガス流出口を有する炉内に上記シ
    リコン半導体基板を配置し、不活性キャリア・ガスとド
    ーパント含有ガスとを含む混合ガスを上記ガス流入口か
    ら上記炉内に導入し、上記シリコン半導体基板上を通過
    させてから上記ガス流出口から流出させて上記ポリシリ
    コンをドープする工程と、 (c)該ドープされたポリシリコンを覆うようにポリシ
    リコンを被着して上記トレンチの充填を完了する工程と
    を含み、 (イ)上記ドーパント含有ガスが0.1容積%よりも多
    く上記混合ガス中に含有され、 (ロ)上記混合ガスの圧力が0.1トルよりも高く、そ
    して (ハ)上記混合ガスが1ppmよりも低い濃度の酸化剤
    を含むことを特徴とする半導体装置の製造方法。
  6. 【請求項6】上記不活性キャリア・ガスは、アルゴン、
    ヘリウム、窒素及び水素から成る群から選択され、そし
    て上記ドーパント含有ガスは、アルシン、第三ブチルア
    ルシン、トリメチルアルシン、トリエチルアルシン、ホ
    スフィン、第三ブチルホスフィン、トリメチルホスフィ
    ン、トリエチルホスフィン及びジボランから成る群から
    選択されることを特徴とする請求項5記載の製造方法。
JP5165051A 1992-07-14 1993-06-11 高濃度ドープ領域を有する半導体装置の製造方法 Expired - Lifetime JP2599556B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/913,560 US5242859A (en) 1992-07-14 1992-07-14 Highly doped semiconductor material and method of fabrication thereof
US913560 1992-07-14

Publications (2)

Publication Number Publication Date
JPH0684819A JPH0684819A (ja) 1994-03-25
JP2599556B2 true JP2599556B2 (ja) 1997-04-09

Family

ID=25433386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5165051A Expired - Lifetime JP2599556B2 (ja) 1992-07-14 1993-06-11 高濃度ドープ領域を有する半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5242859A (ja)
EP (1) EP0578996A1 (ja)
JP (1) JP2599556B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2920546B2 (ja) * 1989-12-06 1999-07-19 セイコーインスツルメンツ株式会社 同極ゲートmisトランジスタの製造方法
US5471330A (en) * 1993-07-29 1995-11-28 Honeywell Inc. Polysilicon pixel electrode
US5599735A (en) * 1994-08-01 1997-02-04 Texas Instruments Incorporated Method for doped shallow junction formation using direct gas-phase doping
US5489550A (en) * 1994-08-09 1996-02-06 Texas Instruments Incorporated Gas-phase doping method using germanium-containing additive
US5641707A (en) * 1994-10-31 1997-06-24 Texas Instruments Incorporated Direct gas-phase doping of semiconductor wafers using an organic dopant source of phosphorus
US6057216A (en) * 1997-12-09 2000-05-02 International Business Machines Corporation Low temperature diffusion process for dopant concentration enhancement
US6171969B1 (en) * 1998-03-13 2001-01-09 Texas Instruments Incorporated Uniform dopant distribution for mesas of semiconductors
US20070190751A1 (en) * 1999-03-29 2007-08-16 Marr Kenneth W Semiconductor fuses and methods for fabricating and programming the same
US6413844B1 (en) * 2001-01-10 2002-07-02 Asm International N.V. Safe arsenic gas phase doping
DE10121778B4 (de) 2001-05-04 2005-12-01 Infineon Technologies Ag Verfahren zur Erzeugung eines Dotierprofils bei einer Gasphasendotierung
US6555451B1 (en) * 2001-09-28 2003-04-29 The United States Of America As Represented By The Secretary Of The Navy Method for making shallow diffusion junctions in semiconductors using elemental doping
US20040038458A1 (en) * 2002-08-23 2004-02-26 Marr Kenneth W. Semiconductor fuses, semiconductor devices containing the same, and methods of making and using the same
DE102004060624B4 (de) 2004-12-16 2010-12-02 Siltronic Ag Halbleiterscheibe mit epitaktisch abgeschiedener Schicht und Verfahren zur Herstellung der Halbleiterscheibe
CN101593697B (zh) * 2008-05-30 2012-01-18 中芯国际集成电路制造(北京)有限公司 掺杂区、阱区形成方法和基底图形化方法
CN105870002A (zh) * 2016-05-13 2016-08-17 江苏佑风微电子有限公司 制造半导体晶片用硅片的杂质源扩散方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1080696B (de) * 1956-12-10 1960-04-28 Stanislas Teszner Transistor, insbesondere Unipolartransistor, mit einem ebenen Halbleiterkoerper und halbleitenden, zylindrischen Zaehnen auf dessen Oberflaeche und Verfahren zu seiner Herstellung
US3442725A (en) * 1966-05-05 1969-05-06 Motorola Inc Phosphorus diffusion system
US3812519A (en) * 1970-02-07 1974-05-21 Tokyo Shibaura Electric Co Silicon double doped with p and as or b and as
US3949119A (en) * 1972-05-04 1976-04-06 Atomic Energy Of Canada Limited Method of gas doping of vacuum evaporated epitaxial silicon films
JPS5478658A (en) * 1977-12-05 1979-06-22 Fujitsu Ltd Impurity diffusion method
US4178224A (en) * 1978-01-19 1979-12-11 Texas Instruments Incorporated Apparatus for generation and control of dopant and reactive gases
US4157269A (en) * 1978-06-06 1979-06-05 International Business Machines Corporation Utilizing polysilicon diffusion sources and special masking techniques
US4348428A (en) * 1980-12-15 1982-09-07 Board Of Regents For Oklahoma Agriculture And Mechanical Colleges Acting For And On Behalf Of Oklahoma State University Of Agriculture And Applied Sciences Method of depositing doped amorphous semiconductor on a substrate
US4492008A (en) * 1983-08-04 1985-01-08 International Business Machines Corporation Methods for making high performance lateral bipolar transistors
CA1203921A (en) * 1984-05-18 1986-04-29 Laszlo Szolgyemy Diffusion method to produce semiconductor devices
US4792837A (en) * 1986-02-26 1988-12-20 Ge Solid State Patents, Inc. Orthogonal bipolar transistor
US4721683A (en) * 1987-05-21 1988-01-26 American Cyanamid Company Use of alkylphosphines and alkylarsines in ion implantation
US4861729A (en) * 1987-08-24 1989-08-29 Matsushita Electric Industrial Co., Ltd. Method of doping impurities into sidewall of trench by use of plasma source
JPH01106425A (ja) * 1987-10-19 1989-04-24 Matsushita Electron Corp 半導体装置の製造方法
DE3812180A1 (de) * 1988-04-13 1989-10-26 Preussag Pure Metals Gmbh Metallorganische verbindungen zur verwendung im elektronischen bereich
US4904616A (en) * 1988-07-25 1990-02-27 Air Products And Chemicals, Inc. Method of depositing arsine, antimony and phosphine substitutes
US4988640A (en) * 1988-07-25 1991-01-29 Air Products And Chemicals, Inc. Method of doping and implanting using arsine, antimony, and phosphine substitutes
US4936877A (en) * 1989-07-18 1990-06-26 Advanced Technology Materials, Inc. Dopant delivery system for semiconductor manufacture
US5017990A (en) * 1989-12-01 1991-05-21 International Business Machines Corporation Raised base bipolar transistor structure and its method of fabrication
JP2894777B2 (ja) * 1990-03-02 1999-05-24 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
JPH0684819A (ja) 1994-03-25
US5242859A (en) 1993-09-07
EP0578996A1 (en) 1994-01-19

Similar Documents

Publication Publication Date Title
US4966861A (en) Vapor deposition method for simultaneously growing an epitaxial silicon layer and a polycrystalline silicone layer over a selectively oxidized silicon substrate
JP2599556B2 (ja) 高濃度ドープ領域を有する半導体装置の製造方法
US5308788A (en) Temperature controlled process for the epitaxial growth of a film of material
EP0090940B1 (en) Method of forming emitter and intrinsic base regions of a bipolar transistor
JP3600399B2 (ja) コバルトシリサイドの薄い層が形成されるデバイスの作製プロセス
JP2839018B2 (ja) 半導体装置の製造方法
US5324684A (en) Gas phase doping of semiconductor material in a cold-wall radiantly heated reactor under reduced pressure
US5198387A (en) Method and apparatus for in-situ doping of deposited silicon
US5281552A (en) MOS fabrication process, including deposition of a boron-doped diffusion source layer
US5366922A (en) Method for producing CMOS transistor
Hsieh et al. Silicon homoepitaxy by rapid thermal processing chemical vapor deposition (RTPCVD)—A review
US5250452A (en) Deposition of germanium thin films on silicon dioxide employing interposed polysilicon layer
JP2947828B2 (ja) 半導体装置の製造方法
JPH07120635B2 (ja) 半導体装置の製造方法
Zagozdzon-Wosik et al. Fabrication of submicron junctions-proximity rapid thermal diffusion of phosphorus, boron, and arsenic
US5550082A (en) Method and apparatus for doping silicon wafers using a solid dopant source and rapid thermal processing
US5920795A (en) Method for manufacturing semiconductor device
US7008852B2 (en) Discontinuous dielectric interface for bipolar transistors
JP3045538B2 (ja) シリコン膜堆積法
US7439607B2 (en) Beta control using a rapid thermal oxidation
Hsieh et al. Shallow junction formation by dopant diffusion from in situ doped polycrystalline silicon chemically vapor deposited in a rapid thermal processor
EP0588792A1 (en) Method and apparatus for doping silicon wafers using a solid dopant source and rapid thermal processing
Xia et al. Subatomospheric Chemical Vapor Deposited Boron‐Doped Silicate Glass Films for Solid Phase Diffusion Applications
KR100469221B1 (ko) 디바이스제조공정
De Boer et al. Emissivity effects in low-temperature epitaxial growth of Si and SiGe