JPH04196312A - 半導体薄膜の製造方法 - Google Patents

半導体薄膜の製造方法

Info

Publication number
JPH04196312A
JPH04196312A JP32304890A JP32304890A JPH04196312A JP H04196312 A JPH04196312 A JP H04196312A JP 32304890 A JP32304890 A JP 32304890A JP 32304890 A JP32304890 A JP 32304890A JP H04196312 A JPH04196312 A JP H04196312A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
substrate
film
atmosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32304890A
Other languages
English (en)
Inventor
Nobuhiko Sato
信彦 佐藤
Takeshi Ichikawa
武史 市川
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP32304890A priority Critical patent/JPH04196312A/ja
Publication of JPH04196312A publication Critical patent/JPH04196312A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、3次元集積回路の構成要素あるいは大面積電
子素子に適用される半導体薄膜の製造方法に関するもの
である。
[従来の技術] 従来、非晶質材料上に半導体薄膜を成長させるさまざま
な結晶形成技術が提案されている。そのうちの一つの方
法として、基板上にあらかじめ形成された非晶質薄膜を
融点以下の低温における熱処理によって固相成長させる
方法が提案されている。
これは例えば、非晶質酸化シリコン上に形成された、膜
厚100止程度でイオン注入によって非晶質化されたシ
リコン薄膜を、窒素雰囲気中において600℃、数十時
間熱処理することにより、前記非晶質シリコン薄膜を結
晶化すると、ミクロンオーダーの大粒径樹枝状多結晶薄
膜が得られ、そこに作製されたトランジスタ特性が良好
であることが報告された。(T、Noguchi、H,
Hayashi、and H、Ohshima  19
87Mat、Res、Soc、Symp、Proc、、
106.P。
1ysilicon and Interfacesm
 293.Elsevier 5cience  Pu
blishing、New York 1988)。
さらに上記したような半導体結晶薄膜の結晶性外線ラン
プ光を照射する方法が提案されている(野口、円層、山
水、桝屋、第37回応用物理学関係連合講演会(199
0)29a−3B−17第2分冊)8このように結晶薄
膜を高温で熱処理することにより、結晶内の微小欠陥な
どが除去され、結晶性が改善される。
また、非晶質酸化シリコン上に減圧CVD法により形成
された膜厚500nm程度で平均粒径50nm程度の多
結晶シリコン膜に対して、赤外線ランプ光により120
0℃を越える熱処理を行なった場合、結晶粒の粒径が膜
厚と同程度まで拡大する1次粒成長が生じ、粒径が拡大
される結果、その上に形成される電子素子の特性が改善
される。
近年、上記したように半導体薄膜に赤外線ランプなどの
インコヒーレントな光源を用いて石英管の外部から加熱
すると、石英管はランプの光をほとんど吸収しないため
に加熱されず、基板のみを加熱できるため、従来の石英
管内でのファーネスアニールでは困難であった1100
℃を越えるような高温の熱処理が容易に実現できるよう
になった。
このような高温の熱処理により、結晶性を改善、あるい
は結晶粒の粒成長を実現する技術が報告されつつある。
さらに、これらの熱処理は、従来から報告されているレ
ーザー光や、電子線を用いるアニールと比べた場合、照
射面積が大きくとれ、しかも均一であるために、試料全
体を一括して、均一に加熱することが可能である。また
昇温、降温が100〜200℃/seeといった速さで
迅速に行なえるため、枚葉処理であるにもかかわらず、
処理速度は速い。
しかしながら、前3己したような赤外線ランプ光照射に
よる高温の熱処理では、熱処理によって半導体薄膜の表
面が荒れたりすることが多(、光強度が強い場合には半
導体薄膜が蒸発してしまうこともあった。表面が荒れて
しまった半導体薄膜は、その後のデバイス形成に適さな
(なってしまう。
このような表面荒れを防止するためには、熱処理に先立
って半導体薄膜の上部に保護膜を形成する必要があり、
従来は、あらかじめCVD法によって酸化シリコン膜や
、窒化シリコン膜を半導体薄膜上に形成して、保護膜と
していた。
[発明が解決しようとしている課題] しかしながら、上述した従来の保護膜の形成方法では、
熱処理に先立ってCVD法等により実施する必要がある
ため、工程の増加につながるという欠点がある。
また、特に大面積の基板上に結晶薄膜を形成する場合、
このような大面積基板に均一に保護膜を形成する技術は
十分には確立されておらず、表面の荒れを生じさせてし
まうという欠点があった。
[発明の目的] 本発明の目的は、工程を増やすことなく、かつ、表面の
荒れを生じせしめることなく、均一に熱処理する半導体
薄膜の形成方法を提供することである。
[課題を解決するための手段及び作用コ前記課題を解決
するため、本発明は、基体上に形成された半導体薄膜を
熱処理する工程を有する半導体薄膜の製造方法において
、 前記熱処理に先立って、前記半導体薄膜を酸素雰囲気の
炉内において、光照射により表面を酸化し、保護膜を形
成する工程と、 前記酸素雰囲気を不活性ガス雰囲気に置換し、光照射を
行なう工程とを有し、前記2つの工程を同一炉内におい
て連続的に行なうことを特徴とする半導体薄膜の製造方
法により、 前記半導体薄膜中の欠陥等を除去して結晶性の改善を図
り、あるいは、結晶粒の粒成長を行なう方法であり、同
一炉内で同一光源を使用して、熱処理に連続するプロセ
スにおいて保護膜を形成するので工程が簡略化される。
特に大面積基板においては保護膜を容易に均一に形成で
きる。
さらにこの結晶薄膜でMOSFETを形成する場合には
、この保護膜をゲート絶縁膜としても利用できるのでさ
らに工程が簡略化できる。
以下に、本発明の手段の詳細について説明する。
(下地材料) 本発明において対象となる下地材料は、半導体薄膜の形
成、熱処理に適するものであれば、形状、構成材料とも
なんら限定されないが、例を挙げるならば、シリコン、
石英ガラス、金属、アルミナ等がある。
(半導体薄膜) 本発明において用いられる半導体薄膜の膜質については
、非晶質、多結晶、単結晶のいずれでもかまわない。
(熱処理工程) 本発明に用いられるインコヒーレント光照射の光源とし
ては、タングステンハロゲンランプ、水銀ランプ等のア
ークランプなどがある。光照射は、その発光スペクトル
に半導体薄膜の吸収波長領域が含まれるものであれば、
光エネルギーが吸収され、加熱される。例えば、ノンド
ープのシリコンの場合、基礎吸収端の波長およそ1μm
よりも短い波長が含まれる光照射であれば良い。
熱処理の温度は、加熱方法、測温方法により多少異なる
が、900℃を越える熱処理において、結晶性が改善さ
れる。特に1100°Cを越える温度での光照射による
熱処理で表面の荒れが顕著になるが、本発明は、このよ
うな温度領域において特に効果を持つ。一方、1100
℃程度、あるいはそれを越える温度で、酸素雰囲気で熱
処理した場合、半導体薄膜表面に数nmから数十run
程度の酸化膜が短時間で容易に形成できる。
光照射における保護膜としてこの酸化膜の適否を実験し
た結果、次のことが確認された。
半導体薄膜が全く溶融しない温度での熱処理においては
、この酸化膜は局所的に破れることもなく、したがって
半導体薄膜の表面には荒れが生じないことがわかった。
このとき必要な酸化膜の膜厚は、5nm以上、より好ま
しくは、10nm以上である。
また、この酸化膜が好適に用いられる熱処理の温度は、
温度の測定方法により若干具なるが、およそ1100℃
から、半導体薄膜が溶融しない1400℃強までの範囲
である。
[実施例コ (実施例1) 以下に本発明の実施例1を、第1図の工程を示す断面図
を用いて説明する。
(1)基体としての石英ガラス基板101に、減圧CV
D法により、620℃でS I H<を熱分解して、平
均粒径500人の微細な結晶粒からなる多結晶シリコン
薄膜102を0,1μm堆積した。次にSi’イオンを
50 keV 、 2 X 10”/cm”注入し、非
晶質化した。さらにこのシリコン薄膜102を、窒素中
で600℃で50時間加熱し、固相成長により最大5μ
mにも達する大粒径樹枝状多結晶を得た(第1図(a)
)。
(2)この基体をランプアニール装置内に設置し、酸素
雰囲気中でタングステンハロゲンランプのインコヒーレ
ント光で上下より照射した。シリコンウェハを温度モニ
ターとしてオプティカルパイロメーターで測定したとこ
ろ、1150℃であり、照射時間は2分であった。この
後、温度を下げて取り出し、シリコン薄膜102上に形
成された保護膜104としての酸化シリコン薄膜104
の膜厚を測定したところ、膜厚は20nmであった(第
1図(b) ) 。
(3)上記(2)の熱処理の後、温度を下げずに酸素を
窒素に置換した後、さらに温度を上げ、1380℃で3
分間ランプ照射を行なった(第1図(C))。
この後、温度を下げて基体を取り出し、酸化シリコン薄
膜104をフッ酸溶液により剥離した。
この表面を、光学顕微鏡、及び走査型電子顕微鏡により
観察したところ、表面の荒れは観察されなかった。また
、この半導体薄膜を透過型電子顕微鏡により観察したと
ころ、内部の積層欠陥が著しく激減していた。
比較のため、同時に(2)の酸化シリコン薄膜形成を行
なわずに、1380℃で3分間の光照射を施した基体に
ついても観察したところ、表面には、500nm程度の
周期の凹凸が観察された(第1図(d))。また、とこ
ろどころに結晶が溶融して固化したと思われる樹枝状の
斑点ができていた。
本実施例の薄膜を活性層として電界効果トランジスタを
作製したところ、照射前に比べて飛躍的に特性が向上し
た。
本実施例では、酸素雰囲気中でのインコヒーレント光の
照射による保護膜の形成後、同一炉内で窒素雰囲気に置
換して、再度インコヒーレント光照射を行ない、結晶欠
陥を低減させる方法を行なっているが、ここで用いた窒
素ガスは、その他の不活性ガスであるヘリウム、アルゴ
ンなどの希ガスであっても同様の効果が得られる。
また基体としては、Siウェハ上に膜厚500nmの熱
酸化膜を形成したものでもよい。
(実施例2) 次に、本発明の実施例2について、第2図の工程を示す
断面図を用いて説明する。
(1)石英ガラス基板(基体)201を下地材料とし、
その表面に1辺20μmの正方形で深さ300nmの凹
部を間隔60μmの格子点上に形成した。この基体20
1の表面を非核形成面203とした(第2図(a))。
(2)次に、窒化シリコン膜をLPCVD法により10
00人堆積した後、通常の半導体プロセスにおけるフォ
トリソグラフィー、及び反応性イオンエツチング(RI
 E)により、該凹部に1つの結晶が配されるように該
凹部の中央にそれぞれ大きさ2μ口角で残し、核形成面
207とし、結晶形成用の基体を得た(第2図(b))
(3)次にジクロルシラン、塩化水素、水素を用いたC
VD法により、上記基体に結晶形成処理を施した。成長
条件は以下のとおり。
SiH*C1*/HCI/Ht”0.53/1.3/1
00 (47分)、1050℃、80 Torr、 3
0分。
その結果、粒径30μmの単結晶210が核形成面20
7を起点として形成され、あらかじめ形成しておいた凹
部を埋めつ(した(第2図(C))。
(4)次に、基体を通常のシリコンウェハ研磨工程に投
入し、コロイダルシリカを用いた研磨を行ない、石英基
板の上面の凹部の周囲の高い領域の面213をストッパ
ーとして結晶210を平坦化し、結晶210の上面がこ
の面213と等しくなったところで研磨を停止した(第
2図(d))。
この結晶に対して、欠陥顕在化エツチングを1分行なっ
た後、光学顕微鏡により観察したところ、第2図(d)
に示すように放射状の欠陥214が大量に存在した。
(5)次に、研磨により平坦化された結晶をタングステ
ンハロゲンランプを用いたラピッドサーマルアニール装
置に設置し、インコヒーレント光照射により酸素雰囲気
中で1150℃で3分間保持して結晶表面を酸化し、膜
厚25nmの酸化シリコン膜(保護膜)204を形成し
た後、酸素雰囲気を窒素雰囲気に置換して、さらに温度
を上げ、1400’cで2分間熱処理を行なった(第2
図(e))。
こうして得られた結晶に対して、欠陥顕在化化学エツチ
ングである5ECCOエツチングを1分間行ない、その
後光学顕微鏡により観察したところ、欠陥はほとんど観
察されな(なった。
また、この結晶の上部にアニール装置内で形成した酸化
シリコン膜をゲート絶縁膜としたP−MOSトランジス
タを形成して、モビリティを測定したところ熱処理前の
値70 cm2/V・secが190cm2/’hse
cになっていた。
(実施例3) (1)石英ガラス基板を下地材料とし、その表面に10
μmX20LLm角の長方形で深さ1μmの凹部を間隔
60μmの格子点状に形成し、この表面を非核形成面と
した。
(2)次に、多結晶シリコン膜をLPCVD法により、
2000人堆積した後、不純物として”P’  (リン
)を加速電圧30 keVで2 X 10”am−2注
入した。さらに、通常の半導体プロセスにおけるフォト
リソグラフィー、及び、反応性イオンエツチング(RI
 E)により、それぞれの凹部の中央に前記シリコン膜
を大きさ1.2μm角で残し、原種子とした。
(3)次にこの基体を水素雰囲気中1100℃で3分間
熱処理した。その結果、各原種子はそれぞれ単一体に凝
集し、単結晶種子となった。
(4)ジクロルシラン、塩化水素、水素を用いたCVD
法により、上記基体に結晶形成処理を施した。成長条件
は以下のとおり。
SiHaC1g/)IcI/Ht= 0.53/1.6
/100(1/m1n−)その結果、粒径30μmの単
結晶が単結晶種子を起点として成長し、前記凹部を埋め
つくした。
(5)次に、基体と通常のウェハ研磨工程に投入し、コ
ロイダルシリカを用いた研磨を行ない、結晶を平坦化し
、結晶の上面が石英基板上面の凹部の周囲の高い領域の
面と等しくなったところで研磨を停止した。
(6)続いて前記基体をタングステンハロゲンランプを
用いたラビッドサーマルアニール装置に設置し、インコ
ヒーレント光照射により酸素雰囲気中において、115
0℃で加熱して結晶表面を酸化して保護膜を形成した後
、酸素雰囲気を窒素雰囲気(アルゴン雰囲気でもよい)
に置換して、さらに温度を上げ、1400℃で2分間熱
処理を行なった。
得られた結晶に対して、欠陥顕在化化学エツチングであ
る5ECCOエツチングを1分間行ない、その後光学顕
微鏡により観察したところ、欠陥はほとんど観察されな
くなった。更に、この結晶の上部にP−MOSトランジ
スタを形成して、モビリティを測定したところ、熱処理
前のモビリティが700m2/vsecであったのが、
190 cm”/Vsecになっていた。
また、基体としてはSiウェハーに膜厚1.3μmの熱
酸化膜を形成したものでもよい。
(実施例4) (1)石英ガラス基板に減圧CVD法により、620℃
でSiH4を熱分解して、平均粒径500人の微細な結
晶粒からなる多結晶シリコン薄膜を0.1μm堆積した
(2)この基体をランプアニール装置内に設!し、酸素
雰囲気中でタングステンハロゲンランプによるインコヒ
ーレント光で上下より照射した。
シリコンウェハを温度モニターとしてオプティカルパイ
ロメーターで測定したところ、1150℃であり、照射
時間は2分であった。この後、温度を下げて取り出し、
シリコン薄膜上に形成された酸化シリコン薄膜(保護膜
)の膜厚を測定したところ、膜厚は20nmであった。
(3)上記(2)の熱処理の後、温度を下げずに酸素を
窒素に置換した後、さらに温度を上げ、1380℃で3
分間ランプ照射を行なった。
この後、温度を下げて基体を取り出し、酸化シリコン薄
膜をフッ酸溶液により剥離した。
この後、光学顕微鏡、および、走査型電子顕微鏡により
表面を観察したが、表面の荒れは観察されなかった。
比較のため、同時に(2)の酸化シリコン薄膜形成を行
なわずに、1380℃で3分間の光照射を施した基体に
ついても観察したところ、表面には、1100n程度の
周期の凹凸が観察された。また、ところどころに結晶が
溶融して固化したと思われる樹枝状の斑点ができていた
本実施例の薄膜を活性層として電界効果トランジスタを
作製したところ、照射前に比べて飛躍的に特性が向上し
た。
(実施例5) 以下に本発明の実施例5を、第4図の工程を示す断面図
を用いて説明する。
(1)基体としての石英ガラス基板401に、減圧CV
D法により、550℃で!l;iH<を熱分解して、非
晶質シリコン薄膜を0.1μm堆積した。
続いて、Si’″イオンを70keV、5 X 10”
70m2注入した。さらにこのシリコン薄膜402を、
窒素中で600℃で50時間加熱し、固相成長により最
大5μmにも達する大粒径樹枝状多結晶を得た(第4図
(a))。
(2)この基体をランプアニール装置内に設置し、酸素
雰囲気中でタングステンハロゲンランプで上下より照射
した。シリコンウェハを温度モニターとしてオプティカ
ルパイロメーターで測定したところ、1150℃であり
、照射時間は2分であった。この後、温度を下げてこの
試料を取り出し、シリコン薄膜402上に形成された酸
化シリコン薄膜404の膜厚を測定したところ、酸化膜
膜厚は20nmであった(第4図(b))。
(3)上記(2)の熱処理の後、温度をいったん800
℃に下げて、雰囲気を酸素からアンモニア雰囲気に置換
し、再び1150℃に上げて1分間保持した。この時点
で試料を炉から取り出して表面に形成された膜をオージ
ェ電子分光により組成を分析したところ、表面から5n
+++では窒素が酸素に対して173以上含まれており
、窒化酸化膜405が形成されていた(第4図(C))
(4)上記(3)の熱処理の後、温度を下げずに、アン
モニア雰囲気をヘリウム雰囲気に置換した後、さらに温
度を上げ、1380℃で3分間ランプ照射を行なった。
この後、温度を下げて基体を取り出し、表面の保護膜を
剥離した後、この表面を、光学顕微鏡、及び走査型電子
顕微鏡により観察したところ、表面の荒れは観察されな
かった(第4図(d))。
また、この半導体薄膜を透過型電子顕微鏡により観察し
たところ、内部の積層欠陥を中心とする欠陥群が著しく
減少し、良質な短結晶に見られるようなりend co
ntourが見られるようになった。
比較のため、上記(2)、(3)の保護膜形成を行なわ
ずに1380℃で3分間の光照射を施した基体について
も観察したところ、表面には、500nm程度の周期の
凹凸状の荒れ412が観察された(第4図(e))。ま
た、ところどころに結晶が溶融して固化したと思われる
樹枝状の斑点が観察される部分もあった。
本実施例の結晶薄膜を活性層としてPMOSトランジス
タを作製したところ、光照射工程を経ない試料上ではモ
ビリティ−が80cm”/Vsecであったものが、光
照射した場合には90cm2/Vsecに向上した。
(実施例6) 次に、本発明の実施例6について、第2図の工程を示す
断面図を用いて説明する。
(1)シリコンウェハ(基体)20】を下地材料とし、
その表面な熱駿化法により酸化して膜厚1μmの酸化シ
リコン膜とし、その表面に1辺20μmの正方形で深さ
300nmの凹部を間隔60μmの格子点上に形成した
。この基体201の表面を非核形成面203とした(第
2図(a))。
(2)次に、窒化シリコン膜をLPCVD法により10
0 nm堆積した後、通常の半導体プロセスにおけるフ
ォトリソグラフィー、及び反応性イオンエツチング(R
I E)により、該凹部に1つの結晶が配されるように
該凹部の中央にそれぞれ大きさ2μm角で残し、核形成
面207とし、結晶形成用の基体を得た(第2図(b)
)。
(3)次にジクロルシラン、塩化水素、水素を用いたC
VD法により、上記基体に結晶形成処理を施した。成長
条件は以下のとおり。
5iH2C1z/HCI/H−=0.53/1.3/1
00 (j2 /分)。
1050℃、 80Torr、 30分。
その結果、粒径30μmの単結晶210が核形成面20
7を起点として形成され、あらかじめ形成しておいた凹
部を埋めつくした(第2図(b))。
(4)次に、基体を通常のシリコンウェハ研磨工程に投
入し、コロイダルシリカを用いた研磨を行ない、石英基
板の上面の凹部の周囲の高い領域の面213をストッパ
ーとして結晶210を平坦化し、結晶210の上面がこ
の面と等しくなったところで研磨を停止した(第2図(
d))。
この結晶に対して、欠陥顕在化エツチングを1分間行な
った後、光学顕微鏡により観察したところ、第3図(a
)に示すように放射状の欠陥214が大量に存在した。
(5)次に、研磨により平坦化された結晶をタングステ
ンハロゲンランプを用いたラピッドサーマルアニール装
置に設置し、光照射により酵素雰囲気中で、1150℃
で3分間保持して結晶表面を酸化し、膜厚25nmの酸
化シリコン膜204を形成した後、雰囲気をアルゴンに
置換し、1150℃で2分間保持して表面に窒化酸化膜
204を形成した(第2図(e))。
この後、さらに温度を上げ、1400℃で20分間熱処
理を行なった。
こうして得られた結晶に対して、保護膜を剥離した後、
欠陥顕在化化学エツチングである5ECCOエツチング
を1分間行ない、その後光学顕微鏡により観察したとこ
ろ、欠陥はほとんど観察されな(なった。
また、この結晶の上部にアニール装置内で形成した窒化
酸化膜をゲート絶縁膜としたP−MOSトランジスタを
形成して、モビリティを測定したところ熱処理前の値7
00m2/vsecが190cm2/■secになって
いた。
(実施例7) (1)石英ガラス基鈑を下地材料とし、その表面に10
μrr+ X20μm角の長方形で深さ1μmの凹部な
間隔60μmの格子点状に形成し、この表面を非核形成
面とした。
(2)次に、多結晶シリコン膜をLPCVD法により、
200nm堆積した後、不純物として”P’  (リン
)を加速電圧30 keVで2 X 1015cn+−
2注入した。さらに、通常の半導体プロセスにおけるフ
ォトリソグラフィー、及び、反応性イオンエツチング(
RI E)により、それぞれの凹部の中央に前記シリコ
ン膜を大きさl um角で残し、原種子とした。
(3)次にこの基体を水素雰囲気中1100℃で3分間
熱処理した。その結果、各原種子はそれぞれ単一体に凝
集し、単結晶種子となった。
(4)ジクロルシラン、塩化水素、水素を用いたCVD
法により、上記基体に結晶形成処理を施した。成長条件
は以下のとおり。
5iHaC1i/HCI/H2= 0.53/1.6/
100(1/min、)その結果、粒径30umの単結
晶が単結晶種子を起点として成長し、前記凹部を埋めつ
くした。
(5)次に、基体と通常のウェハ研磨工程に投入し、コ
ロイダルシリカを用いた研磨を行ない、結晶を平坦化し
、結晶の上面が石英基板上面の凹部の周囲の高い領域の
面と等しくなったところで研磨を停止した。
(6)続いて前記基体をタングステンハロ−ゲンランプ
を用いたラビッドサーマルアニール装置に設置し、光照
射により酸素雰囲気中において、1150℃で3分間加
熱して結晶表面を酸化して保護膜を形成した後、雰囲気
を窒素に置換し、1150℃で2分間保持して表面に窒
化酸化膜を形成した。このあと、さらに温度を上げ、1
400”cで20分間熱処理を行なった。
得られた結晶に対して、欠陥顕在化化学エツチングであ
る5ECCOエツチングを1分間行ない、その後光学顕
微鏡により観察したところ、欠陥はほとんど観察されな
くなった。更に、この結晶の上部にP−MOSトランジ
スタを形成して、モビリティを測定したところ、熱処理
前のモビリティが70 cm”/V−seeであったの
が、190 cm2/■secになっていた。
[発明の効果] 上述したように、本発明によれば、工程を増やすことな
く、かつ、表面荒れを生じせしめることなく、シリコン
薄膜等の半導体薄膜を光で照射して高温で熱処理する方
法を提供できる。
また、保護膜形成は、大面積基板にも十分均一に熱処理
を行なうことのできるランプアニール装置で行なうこと
ができるので、大面積基板上のシリコン薄膜の高品質化
を均一に行なうことが実現できる。
さらに、保護膜として用いる酸化シリコン膜をMOSF
ETのゲート絶縁膜として用いれば、熱処理後に新たに
ゲート絶縁膜を形成する必要がないので工程が簡略化さ
れる。
【図面の簡単な説明】
第1図は本発明の実施例1の工程を説明する半導体装置
の断面図である。 第2図は本発明の実施例2の工程を説明する半導体装置
の断面図である。 第3図は本発明の実施例における結晶性の改善を説明す
る図である。 第4図は本発明の実施例5の工程を説明する半導体装置
の断面図である。 101.201,401・・・基体 102.402・・・半導体薄膜 104.204,404・・・酸化膜(保護膜)112
.412・・・荒れ 203・・・非核形成面 207・・・核形成面 210・・・結晶粒(単結晶)
214・・・放射状の欠陥 405・・・窒化酸化膜(保護膜) 代理人 弁理士  山 下 穣 平 第1図 第2図 第3図 第4図

Claims (4)

    【特許請求の範囲】
  1. (1)基体上に形成された半導体薄膜を熱処理する工程
    を有する半導体薄膜の製造方法において、 前記熱処理に先立って、前記半導体薄膜を酸素雰囲気の
    炉内において、光照射により表面を酸化し、保護膜を形
    成する工程と、 前記酸素雰囲気を不活性ガス雰囲気に置換し、光照射を
    行なう工程とを有し、前記2つの工程を同一炉内におい
    て連続的に行なうことを特徴とする半導体薄膜の製造方
    法。
  2. (2)前記不活性ガスが、窒素ガスであることを特徴と
    する請求項1に記載の半導体薄膜の製造方法。
  3. (3)基板上に形成された半導体薄膜を熱処理する工程
    を有する半導体薄膜の製造方法におい前記熱処理に先立
    って、前記半導体薄膜を酸素雰囲気中でのインコヒーレ
    ント光による光照射により表面を酸化し、引き続いて窒
    化雰囲気に置換して、該酸化された表面を窒化して保護
    膜を形成する工程と、引き続いて同一炉内において、雰
    囲気を窒素ないしは不活性ガス雰囲気に置換し、前記保
    護膜形成工程に引き続いてインコヒーレント光により光
    照射を行なうことによって、前記基体界面近傍の結晶欠
    陥を低減させる工程とを有することを特徴とする半導体
    薄膜の製造方法。
  4. (4)前記半導体薄膜はシリコンであることを特徴とす
    る請求項3に記載の半導体薄膜の製造方法。
JP32304890A 1990-11-28 1990-11-28 半導体薄膜の製造方法 Pending JPH04196312A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32304890A JPH04196312A (ja) 1990-11-28 1990-11-28 半導体薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32304890A JPH04196312A (ja) 1990-11-28 1990-11-28 半導体薄膜の製造方法

Publications (1)

Publication Number Publication Date
JPH04196312A true JPH04196312A (ja) 1992-07-16

Family

ID=18150527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32304890A Pending JPH04196312A (ja) 1990-11-28 1990-11-28 半導体薄膜の製造方法

Country Status (1)

Country Link
JP (1) JPH04196312A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465284B2 (en) 1993-07-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2002353426A (ja) * 2001-05-29 2002-12-06 Oki Electric Ind Co Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465284B2 (en) 1993-07-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2002353426A (ja) * 2001-05-29 2002-12-06 Oki Electric Ind Co Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
KR100423752B1 (ko) 실리콘 반도체 웨이퍼 및 그 제조 방법
JPH11150119A (ja) シリコン半導体基板の熱処理方法とその装置
JPH0582442A (ja) 多結晶半導体薄膜の製造方法
US6436846B1 (en) Combined preanneal/oxidation step using rapid thermal processing
JPH09199416A (ja) 半導体基板とその製造方法
US6339016B1 (en) Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
JPS59124136A (ja) 半導体ウエハの処理方法
KR19980036973A (ko) 마이크로파를 이용한 다결정 박막의 제조방법
JPH04196312A (ja) 半導体薄膜の製造方法
KR100432496B1 (ko) 어닐 웨이퍼의 제조 방법
US20050032337A1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
JPH02119122A (ja) 低抵抗多結晶半導体薄膜の製造方法
JP2696818B2 (ja) 半導体層の結晶成長方法
JP3203706B2 (ja) 半導体層のアニール処理方法および薄膜トランジスタの製造方法
JPS63198334A (ja) 半導体シリコンウエ−ハの製造方法
WO2002039496A1 (fr) Procede de fabrication de plaquette recuite et plaquette recuite
JPH023539B2 (ja)
JPH04286318A (ja) 多結晶半導体膜の製造方法
JPH09223699A (ja) シリコンウェーハとその製造方法
JPH03109717A (ja) 半導体薄膜の形成方法
KR100309132B1 (ko) 실리콘 웨이퍼의 게터링 영역 형성 방법
JPH0336768A (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JPS60240118A (ja) Si半導体の製造方法
JP2004056132A (ja) 半導体ウェーハの製造方法
JP2001203209A (ja) エピタキシャル層を有する半導体ウェハの製造方法