JPH0336768A - 絶縁ゲート型電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の製造方法に係わり、特に、絶縁
ゲート型電界効果トランジスタのゲート絶縁膜の形成方
法に関する。

［従来の技術］ 近年、三次元ＩＣや、大型で高解像度の液晶表示パネル
や、高速で高解像度の密着型イメージセンサ等へのニー
ズが高まるにつれて、低温で良質のゲート絶縁膜を形成
する技術が重要となってきた。熱酸化法は、９００〜１
２００℃程度の高温プロセスであるため、　（１）安価
なガラス基板上に素子を形成できない、　（２）三次元
ＩＣでは下層部の素子に悪影Ｗ（不純物の拡散等〉を与
える等の問題があり、ＣＶＤ法等で低温で酸化膜を形成
する技術の検討が進められている。

［発明が解決しようとする課題］ ところが、ＣＶＤ法で形成した酸化膜は、ゲート絶縁耐
圧、界面準位密度が高い等の問題があり、実用レベルの
素子を安定して形成することが困難であった。そこで本
発明はこの様な問題点を解決するもので、その目的とす
るところは、ゲート絶縁耐圧が高く、界面準位密度が低
い絶縁ゲート型電界効果トランジスタ用のゲート絶縁膜
の形成方法を提供するところにある。

［課題を解決するための手段］ 本発明の半導体装置の製造方法は、絶縁ゲート型電界効
果トランジスタのゲート絶縁膜を、真空槽内に少なくと
もアルゴンガスとヘリウムガスを含むガスを導入し、ス
パッタ法で形成したことを特徴とする。

［実施例］ 第１図は、本発明の実施例における半導体装置の製造工
程図の一例である。尚、第１図では半導体素子として薄
膜トランジスタ（ＴＰＴ）を形成する場合を例としてい
る。

第１図において、　（ａ）は、ガラス、石英等の絶縁性
非晶質基板、もしくはＳｉｎｇ等の絶縁性非晶質材料層
等の絶縁性非晶質材料１０１上にシリコン層１０２を形
成する工程である。成膜条件の一例としテハ、ＬＰＣＶ
Ｄ法で５００℃〜５６０℃程度で膜厚１００人〜２００
０人程度のシリコン膜を形成する等の方法、プラズマＣ
ＶＤ法で基板温度を室温〜６００℃程度に保持し、モノ
シラン若しくはモノシランを水素、アルゴン、ヘリウム
等で希釈したガスを反応室内に導入し、高周波エネルギ
ー等を加えガスを分解して所望の基板上にシリコン層を
膜厚１００人〜２０００人程度形成する等の方法がある
。ただし、成膜方法はこれに限定されるものではなく、
例えば、スパッタ法、蒸着法、ＥＢ蒸着法、ＭＢＥ法等
で非晶質シリコン、若しくは微結晶シリコンを形成する
方法がある。

第１図（ｂ）は、該シリコン層１０２を熱処理等により
結晶成長させる工程である。熱処理条件は、工程（ａ）
のシリコン層の成膜方法によってその最適条件が異なる
。

例えば、ＬＰＣＶＤ法で成膜した場合は、５５０℃〜６
５０℃程度で２〜５０時間程度窒素もしくはＡｒ等の不
活性ガス雰囲気中で熱処理することで多結晶シリコン層
１０３が形成される。

又、プラズマＣＶＤ法で形成した場合は、例えば、成膜
時の基板温度によって以下に述べるような違いがある。

（１）基板温度が室温〜１５０℃程度の比較的低温で成
膜した膜は、膜中に多量の水素を含む非晶質シリコンに
なるが、２００〜３００℃程度で成膜した膜と比べてよ
り低温の熱処理で膜中の水素を抜くことが出来る。熱処
理条件の一例を以下に述べる。プラズマＣＶＤ反応室内
で成膜後の非晶質シリコン膜に第一のアニールを行う、
成膜温度が低い非晶質シリコン膜はポーラスな膜である
ため、成膜後そのまま大気中に取り出すと膜中に酸素等
が取り込まれ易く、膜質低下の原因となるが、大気中に
取り出す前に適切な熱処理を行うと膜の緻密化が成され
、酸素等の取り込みが防止される。熱処理温度は３００
℃以上が望ましく、４００〜５００℃程度まで温度を上
げると特に効果が大きい、尚、熱処理温度が３００℃未
満であっても熱処理による膜の緻密化の効果はある。但
し、真空を破らずに連続してアニールを行う場合は第一
のアニールを省くこともできる。

続いて、第二のアニールを行う、低い成膜温度で形成さ
れた非晶質シリコン膜は５５０°Ｃ〜６５０℃程度の比
較的低温の熱処理を数時間〜２０時間時間桁なうと、水
素の脱離と結晶成長が起こり、結晶粒径１〜２μｍ程度
の大粒径の多結晶シリコンが形成される。尚、第一のア
ニール及び第二のアニールとも所定のアニール温度まで
昇温する際に短時間で急激に温度を上昇させるのは好ま
しくない。その理由は、温度を上昇するにつれて（特に
、３００°Ｃを越えると）膜中の水素の脱離が起こり、
昇温速度が急激であると膜中に欠陥を形成し易くなる。

場合によってはピンホールができたり、膜が剥離するこ
ともある。少なくとも３００℃以上の温度では２０℃／
分よりも遅い昇温速度（５°Ｃ／分よりも遅い昇温速度
が特に望ましい）で温度を徐々に上昇すると膜中の欠陥
は少なくなる。尚、昇温方法の詳細は後述する。

（２）基板温度が１５０℃〜３００℃程度で成膜した膜
は、上述の低温で形成した非晶質シリコン膜に比べて、
膜中の水素量は減少するが水素が脱離する温度はより高
温側にシフトする。ただし、成膜後の膜は低温で形成し
た膜に比べて緻密であるため上述の第一のアニールを省
くこともできる。

第二のアニール条件は、５５０℃〜６５０℃程度の熱処
理を数時間〜４０時間時間側うと、水素の脱離と結晶成
長が起こり、結晶粒径１〜２μｍの大粒径の多結晶シリ
コンが形成される。尚、５５０　’Ｃ〜６５０℃までの
昇温方法の詳細は後述するが、　（１〉の場合と同様に
少なくとも３００℃以上の温度では２０°Ｃ／分（望ま
しくは、５℃／分）よりも遅い昇温速度で温度を徐々に
上昇すると膜中の欠陥が少なくなり望ましい。

（３）基板温度が３００℃を越えると膜中の水素量はさ
らに減少するが、５５０℃〜６５０”Ｃ程度のアニール
では水素の脱離が起こり難くなるた・め、前記温度より
もより高い温度での熱処理が重要となる。尚、基板温度
が５００’Ｃ程度以上で形成した膜を固相成長した場合
は、＜１１０＞もしくは＜１００＞に配向した多結晶シ
リコンが得られる為、ＴＦＴの界面準位密度の低減や電
界効果移動度の向上等の効果がある。

第１図（ｃ）は、工程（ｂ）より高い所定の熱処理温度
で該多結晶シリコン層１０３を熱処理する工程である。

尚、工程（Ｃ）は、省くこともできるが、結晶化率を向
上させる為に、重要な工程である。工程（ｂ）で固相成
長法で結晶成長させた多結晶シリコン層１０３の結晶化
率は必ずしも高くない。

特に、ＬＰＣＶＤ法で５００℃〜５６０℃程度の比較的
低温で形成したシリコン膜（非晶質シリコン、若しくは
非晶質相中に微少な結晶領域が存在する微結晶シリコン
になっている。〉を熱処理で固相成長させた場合は、そ
の結晶化率は、５０％〜７０％程度と低い、そこで、工
程（Ｃ）で工程（ｂ）より高い温度で熱処理することで
、該多結晶シリコン層の未結晶化領域を結晶化させる工
程を設けることが重要となる。その結果、結晶化率を９
９％以上に高めることができる。熱処理温度としては、
７００”Ｃ〜１２００　’Ｃ程度の間に最適値が存在す
る。但し、基板としてガラスを用いた場合は、上述のよ
うな高温にさらすことはできないため、エキシマレーザ
等の短波長光を照射することで半導体の表面層近傍のみ
を上述の温度まで昇温させ、半導体層と基板界面近傍は
６００℃程度以下になるように、照射強度及び照射時間
を最適化することが重要である。−例としては、ＸｅＣ
ｌエキシマレーザ（波長　３０８ｎｍ）を用い、照射強
度０．１〜１．　０　　Ｊ／ｃｍ２程度で１〜１０パル
ス（１パルス数＋ｎｓ）照射する等の条件が上述の条件
を満たす、尚、レーザを照射した際、半導体層と基板の
界面が６００℃程度以下であれば、半導体層の表面を溶
融させる条件の方が、半導体表面層の結晶性が良好とな
り好ましい、特に、該表面層は反転層が形成される領域
であるため、表面層の結晶性向上は、トランジスタ特性
の向上につながる。その他の熱処理方法としては、アニ
ール炉で窒素若しくはＡｒ等の不活性ガス雰囲気中で、
例えば８５０℃ならば１時間程度、ＬＯＯＯ℃ならば１
０〜２０分程度熱程度する方法、ハロゲンランプ・アー
クランプ・赤外線ランプ・キセノンランプ・水銀ランプ
等を用いたランプアニール、Ａｒレーザ・Ｈｅ−Ｎｅレ
ーザ等を用いたレーザアニール等もある。

第１図（ｄ）は、ゲート絶縁膜１０４をスパッタ法で形
成する工程である。Ａｒガスのみでスパッタした場合は
、酸化膜の絶縁耐圧が低く、Ｓ　ｉ　／　ＳｉＯ２の界
面準位密度も高い。しかし、Ａｒガスに加えて、Ｈｅガ
スを導入することで、上述の問題を解決できることが、
我々の検討の結果明らかとなった。成膜方法の一例とし
ては、ＡｒガスとＨｅガスを真空槽内に導入して、５ｉ
Ｏａをターゲットとし、スパッタさせる方法がある。混
合ガス中のＨｅガスの温度は５％以上でダメージ低減の
効果が現れ、１０％以上でその効果が顕著に現れ、実用
的には１０％〜５０％程度が望ましい。　（５０％以上
ではダメージ低減の効果が飽和し、さらに、スパッタレ
イトが低下するため、）又、スパッタ時の内圧もダメー
ジの低減と重要な関係がある。即ち、内圧を下げるほど
、ダメージが低減する傾向があり、２．０Ｐａ未満でダ
メージ低減の効果が現れはじめ、特に、１．ＯＰａ未満
でダメージ低減の効果が顕著になる。

尚、真空槽内に導入するガスは、Ａｒガス、Ｈｅガスの
他に、酸素等を混入してもよい、また、ターゲットとし
て、ＳｉＯ２の代わりにＳｉを用い、Ａｒガス、Ｈｅガ
ス、酸素ガス等を真空槽内に導入し、酸化膜を形成する
方法もある。また、Ｈｅガスの代わりに、Ｎｅガスを用
いても、Ｈｅガスと同様の効果があるが、Ｈｅガスを用
いたほうが良質の酸化膜が得られた。

また、酸化膜を形成する前に、真空槽内に少なくとも水
素ガスを含むガスを導入し、シリコン層１０２上の自然
酸化膜を、水素プラズマに曝すことで除去する手段も有
効である。この場合、　（１）基板温度が室温から３０
０″Ｃ程度の低温で自然酸化膜を除去できる。　（２）
自然酸化膜を除去した後、真空を破らずに連続してゲー
ト絶縁膜を形成できる０等のメリットがあり、Ｓ　ｉ　
／　Ｓ　ｉ　Ｏ２の界面準位を低減する効果がある。

第１図（ｅ）は、半導体素子を形成する工程である。尚
、第１図（ｅ）では、半導体素子としてＴＰＴを形成す
る場合を例としている０図において、　１０４はゲート
絶縁膜、　１０５はゲート電極、　１０６はソース・ド
レイン領域、１０７は層間絶縁膜、１０Ｂはコンタクト
穴、１０９は配線を示す、ＴＰＴ形成法の一例としては
、ゲート電極を形成後、−ソース・ドレイン領域をイオ
ン注入法、熱拡散法、プラズマド ーピング法、イオンシャワードーピング法等で形成し、
層間絶縁膜をＣＶＤ法、スパッタ法、プラズマＣＶＤ法
等で形成する。さらに、該層間絶縁膜にコンタクト穴を
開け、配線を形成することでＴＦＴが形成される。基板
としてガラスを用いた場合のソース・ドレイン領域の形
成方法は、イオン注入法でＢ、　　Ｐ等の不純物を打ち
込んだ後、６００℃程度の低温で数時間〜数十時間熱処
理することで不純物の活性化を行う方法の他、イオンシ
ャワードーピング法、プラズマドーピング法等が有効で
ある。

本発明は、従来の熱酸化法に代わり、スパッタ法で低温
で良質の酸化膜を形成できる点が重要で鼻る。以下にそ
の詳細を述べる。５ｉＯｚをターゲットとしてＡｒガス
でスパッタする従来の方法では、前述の通り絶縁耐圧が
低く、Ｓ　ｘ　／　Ｓ　Ｉ　Ｏ２界面準位密度が高く、
実用レベルの酸化膜を形成することができなかった。Ａ
ｒイオンが基板表面に入射したことによるダメージが、
その原因の一つと考えられる。そこで、基板表面に入射
するＡｒイオンの数、エネルギー等を低減する手段が必
須となる。Ａｒガスに加えてＨｅガスを導入することで
、上述のダメージが低減され、絶縁耐圧、界面準位密度
とも熱酸化膜と同等以上の特性が得られることを確認し
た。特に、多結晶シリコン上では、熱酸化膜（絶縁耐圧
　３〜４　Ｍ　Ｖ　／　ｃ　ｍ程度）よりも絶縁耐圧が
向上し、７〜８　Ｍ　Ｖ　／　ｃ　ｍ程度になることが
明らかとなった。その原因は、多結晶シリコンを熱酸化
した場合は、結晶粒界に沿って酸化が進み易いため、酸
化膜が突起状になり電界集中が起こり易い、一方、スパ
ッタ法で酸化膜を低温形成した場合は、結晶粒界に沿っ
た酸素の拡散がほとんどなく、上述のような電界集中が
起こり難いため、絶縁耐圧が向上するものと考えられる
。更に、結晶粒界に沿った酸化は、結晶粒界部に高い電
位障壁を形成するため、ＴＰＴの電界効果移動度を低下
させる原因ともなっていたが、本発明のスパッタ法によ
る酸化膜を用いた場合は、結晶粒界部に沿った酸素の拡
散が殆ど無く、粒界部の電位障壁を低くできる為、電界
効果移動度が大きく向上するという効果もある。

又、本発明に基づくスパッタ法による酸化膜は、３００
℃程度以下の低温で成膜できるため、安価なガラス基板
を用いた低温プロセスに応用することもできる。

本発明に基づく半導体装置の製造方法を用い、低温プロ
セスで形成した多結晶シリコンＴＰＴ　（Ｎチャンネル
）の電界効果移動度は、２００〜２５０　ｃｍ２／　Ｖ
　’　！３６　Ｃ程度であり熱酸化法で形成したＴＰＴ
よりも優れた特性が得られた。

さらに、前記ＴＦＴ製造工程に水素ガスもしくはアンモ
ニアガスを少なくとも含む気体のプラズマ雰囲気に半導
体素子をさらす工程等を設け、前記ＴＰＴを水素化する
と、結晶粒界に存在する欠陥密度が低減され、前記電界
効果移動度はさらに向上する。

また、チャンネル領域に不純物をドーピングして、Ｖｔ
ｈ　（Ｌきい値電圧）を制御する手段も極めて有効であ
る。固相成長法で形成した多結晶シリコンＴＰＴでは、
Ｎチャンネルトランジスタがデプレッション方向にｖｔ
ｈがシフトし、Ｐチャンネルトランジスタがエンハンス
メント方向にシフトする傾向がある。又、上記ＴＰＴを
水素化した場合、その傾向がより顕著になる。そこで、
チャンネル領域に１０＋５〜１０　”　／　ｃ　ｍ　’
程度の不純物をドープすると、ｖｔｈのシフトを抑える
ことができる。例えば、第１図において、ゲート電極を
形成する前に、イオン注入法等でＢ（ボロン）等の不純
物を１０”　〜１０”／ｃｍ２程度のドーズ量で打ち込
む等の方法がある。特に、ドーズ量が前述の値程度であ
れば、Ｐチャンネルトランジスタ、Ｎチャンネルトラン
ジスタ共オフ電流が最小になるように、ｖｔｈを制御す
ることができる。

従って、０ＭＯ３型のＴＰＴ素子を形成する場合におい
てもＰｃｈ、Ｎｃｈを選択的にチャンネルドープせずに
、全面を同一の工程でチャンネルドープすることもでき
る。

尚、本発明は、第１図の実施例に示したｐｏｌｙ−３ｉ
ＴＦＴに限らず、単結晶シリコン上のゲート絶縁膜、多
結晶シリコン・微結晶シリコン・非晶質シリコン等の非
単結晶シリコン上のゲート絶縁膜等に用いることもでき
る。又、本発明はＴＰＴに限らず、絶縁ゲート型半導体
素子全般に応用できる。更に、本発明の酸化膜はゲート
絶縁膜以外にも、層間絶縁膜・パッシベーション膜等に
も用いることができ、絶縁耐圧が高い絶縁膜を低温形成
できるという大きなメリットがある。

［発明の効果］ 以上述べたように、本発明によれば絶縁耐圧が高く、界
面準位密度の低い酸化膜を低温で形成することができる
。特に、多結晶シリコン上に本発明によるスパッタ法で
酸化膜を形成した場合は、多結晶シリコンを熱酸化し酸
化膜を形成した場合よりも、絶縁耐圧を高く、界面準位
密度を低くすることができた。更に、熱酸化膜よりもＴ
ＰＴの電界効果移動度が大幅に向上するという効果もあ
る。その結果、絶縁性非晶質材料上に高性能な半導体素
子を形成することが可能となり、大型で高解像度の液晶
表示パネルや高速で高解像度の密着型イメージセンサや
三次元ＩＣ等を容易に形成できるようになった。又、本
発明による酸化膜の形成方法は低温プロセスであるため
、基板として安価なガラス基板を用いることも可能であ
る。三次元ＩＣにおいては下層部の素子に悪弊Ｗ（例え
ば、不純物の再分布等）を与えずに上層部の素子を形成
することもできる。

また、本発明は、第１図の実施例に示したＴＰＴ以外に
も、絶縁ゲート型半導体素子全般に応用できる。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の実施例における半導体
装置の製造工程図である。 １０１・・・　絶縁性非晶質材料 ０２ ０３ ０４ ０５ ０６ ０７ ０８ ０９ シリコン層 多結晶シリコン層 ゲート絶縁膜 ゲート電極 ソース・ドレイン領域 層間絶縁膜 コンタクト穴 配線 以

Claims (4)

【特許請求の範囲】
1. （１）絶縁ゲート型電界効果トランジスタのゲート絶縁
   膜を、真空槽内に少なくともアルゴンガスとヘリウムガ
   スを含むガスを導入し、スパッタ法で形成したことを特
   徴とする半導体装置の製造方法。
2. （２）前記ヘリウムガスの濃度が５％以上であることを
   特徴とする請求項１記載の半導体装置の製造方法。
3. （３）前記ゲート絶縁膜形成時の真空槽内の内圧が１．
   ０Ｐａ未満であることを特徴とする請求項１又は請求項
   ２記載の半導体装置の製造方法。
4. （４）前記絶縁ゲート型トランジスタのチャンネル領域
   の少なくとも一部が非単結晶半導体であることを特徴と
   する請求項１、請求項２又は請求項３記載の半導体装置
   の製造方法。