JPS5925231A - シリコンウエ−ハ - Google Patents
シリコンウエ−ハInfo
- Publication number
- JPS5925231A JPS5925231A JP12471183A JP12471183A JPS5925231A JP S5925231 A JPS5925231 A JP S5925231A JP 12471183 A JP12471183 A JP 12471183A JP 12471183 A JP12471183 A JP 12471183A JP S5925231 A JPS5925231 A JP S5925231A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- wafer
- annealing
- stacking faults
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 22
- 239000010703 silicon Substances 0.000 title claims abstract description 22
- 230000007547 defect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 abstract description 19
- 238000000137 annealing Methods 0.000 abstract description 15
- 239000012535 impurity Substances 0.000 abstract description 14
- 238000005530 etching Methods 0.000 abstract description 7
- 239000012298 atmosphere Substances 0.000 abstract description 6
- 238000007796 conventional method Methods 0.000 abstract description 6
- 230000001590 oxidative effect Effects 0.000 abstract description 6
- 230000002950 deficient Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 26
- 239000002344 surface layer Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 2
- OBOXTJCIIVUZEN-UHFFFAOYSA-N [C].[O] Chemical class [C].[O] OBOXTJCIIVUZEN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007730 finishing process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置の基体として用いられるシリコン
ウェーハに関スル。
ウェーハに関スル。
従来のシリコンウェーハの製造の標？Ｉｆｘプロセスは
、第３図を参照し、単結晶引き上げ工程１またはフロー
ティングゾーン工程により形成されたシリ：１ンインゴ
ノトをダイヤモンドカッターにより薄いウェーハにスラ
イスする工程２、その後その両面をラッピング（機械研
摩）工程３、スライスやラップ歪層を除去するためのエ
ノチング工程４（省略することもある）を経て、さいご
に鏡面仕上研摩工程５を行なうものである。
、第３図を参照し、単結晶引き上げ工程１またはフロー
ティングゾーン工程により形成されたシリ：１ンインゴ
ノトをダイヤモンドカッターにより薄いウェーハにスラ
イスする工程２、その後その両面をラッピング（機械研
摩）工程３、スライスやラップ歪層を除去するためのエ
ノチング工程４（省略することもある）を経て、さいご
に鏡面仕上研摩工程５を行なうものである。
このような従来法で製造されたシリコンウェーハ中には
微小不純物集合体（第３図の各ブロックｑイに多数の点
により示す）が存在する。従って従来法のウェーハには
、これらが多数の微小欠陥として全面に分布しておりこ
のようなウェーハを多重の不純物拡散等のための酸化性
雰囲気中での高温処理により前記微小欠陥がもととなっ
て、いわゆる積層欠陥が発生しやすい。これはシリコン
単結晶中に凍結された前記微小不純物集合体（酸素一原
子空孔、酸素−炭素等の複合体と言われているがその詳
細は不明）がそのまま加工されたウェーハに残存するた
め、それが核となって積層欠陥が発生すると考えられて
いる。そしてこの種の欠陥はそれを有するシリコンウェ
ーハを使用した半導体製品の雑音、耐圧劣化、リーク電
流増大等の各種障害の原因となり、素子歩留りを著しく
低下させるものとなった。そしてこのことは微小不純物
集合体を除去できない従来法の大きな欠点であった。
微小不純物集合体（第３図の各ブロックｑイに多数の点
により示す）が存在する。従って従来法のウェーハには
、これらが多数の微小欠陥として全面に分布しておりこ
のようなウェーハを多重の不純物拡散等のための酸化性
雰囲気中での高温処理により前記微小欠陥がもととなっ
て、いわゆる積層欠陥が発生しやすい。これはシリコン
単結晶中に凍結された前記微小不純物集合体（酸素一原
子空孔、酸素−炭素等の複合体と言われているがその詳
細は不明）がそのまま加工されたウェーハに残存するた
め、それが核となって積層欠陥が発生すると考えられて
いる。そしてこの種の欠陥はそれを有するシリコンウェ
ーハを使用した半導体製品の雑音、耐圧劣化、リーク電
流増大等の各種障害の原因となり、素子歩留りを著しく
低下させるものとなった。そしてこのことは微小不純物
集合体を除去できない従来法の大きな欠点であった。
本願発明者は上記問題を解決するべく種々検討し、シリ
コンウェーハな非酸化性雰囲気中で高温アニールを行な
うことにより従来法では除去できなかった微小不純物集
合体をゲッターし、その素子歩留りの向上をはかると共
に積層欠陥の核となるべきものを未然に除去し素子製造
課程での発生を防止することを考えた。
コンウェーハな非酸化性雰囲気中で高温アニールを行な
うことにより従来法では除去できなかった微小不純物集
合体をゲッターし、その素子歩留りの向上をはかると共
に積層欠陥の核となるべきものを未然に除去し素子製造
課程での発生を防止することを考えた。
したがってこの発明の目的は半導体素子製造プロセスで
微小不純物集合体を除去し、未然に積層欠陥の発生を防
止することができるシリコンウェーハを提供することに
ある。
微小不純物集合体を除去し、未然に積層欠陥の発生を防
止することができるシリコンウェーハを提供することに
ある。
以下、実施例にそってこの発明を具体的に説明する。
第１図はこの発明によるシリコンウェーハの製造プロセ
スを従来法（第３図）と即照して示すものである。
スを従来法（第３図）と即照して示すものである。
同図に各ブロック線図で示される単結晶引き上げ（工程
）１．スライシング（工程）２．ラッピング（工程）３
およびエツチング（工程）４までは従来法をそのまま採
用する。
）１．スライシング（工程）２．ラッピング（工程）３
およびエツチング（工程）４までは従来法をそのまま採
用する。
上記ラッピング工程またはエツチング工程な経たシリコ
ンウェーハに対し高温アニール（工程）６を行なう。こ
の高温アニールは、例えば１０００Ｃ〜１２５０ｔ：’
、非酸化雰囲気例えば窒素雰囲気中で２〜２０時間行な
う。このアニールによって微小不純物集合体は欠陥の吸
収場所である表面層に集まり、その結果中央部分を残し
て、欠陥のない領域が形成される。
ンウェーハに対し高温アニール（工程）６を行なう。こ
の高温アニールは、例えば１０００Ｃ〜１２５０ｔ：’
、非酸化雰囲気例えば窒素雰囲気中で２〜２０時間行な
う。このアニールによって微小不純物集合体は欠陥の吸
収場所である表面層に集まり、その結果中央部分を残し
て、欠陥のない領域が形成される。
この後、ウェーハの両面に対し、エツチング（工程）７
を行ない、表面から５〜１０μの部分を除去する。
を行ない、表面から５〜１０μの部分を除去する。
さいごに鏡面仕上げ（工程）５を行ないシリコンウェー
ハが完成する。なお同図において、各ブロックをウェー
ハの一断面とみなし、微小不純物集合体の分布を点てよ
り示しである。
ハが完成する。なお同図において、各ブロックをウェー
ハの一断面とみなし、微小不純物集合体の分布を点てよ
り示しである。
このような本発明によれば、素子特性に悪影響を及ぼす
微小不純物集合体をゲッターしさらに積層欠陥の発生を
防止し、素子歩留りの向上、特性のばらつきを少なくす
る効果が得られる。
微小不純物集合体をゲッターしさらに積層欠陥の発生を
防止し、素子歩留りの向上、特性のばらつきを少なくす
る効果が得られる。
特にこの発明は６０Ｍ径以上の大断面の無転位単結晶に
おいて顕著な効果を示した。
おいて顕著な効果を示した。
この発明によってその目的が達成できる理由は下記の実
験データにより明らかである。
験データにより明らかである。
第２図において、（ａ）は従来法により製造されたＰ（
リン）ドープのｎｌシリコンウェーハ（厚す４００〜４
５０μ、比抵抗５〜８ΩＣＩｎ ）に高温酸化処理を行
ない、二酸化シリコン膜を２μの厚さに形成したものの
ウェーハ拡大断面を示すものである。同図のＸ印は積層
欠陥を示すもので酸化によって前記微小不純物集合体が
積層欠陥となったものと考えられる。このような積層欠
陥は結晶内全域に分布し、ウェーハの主面である円板表
面において渦巻状として顕著にあられれる。
リン）ドープのｎｌシリコンウェーハ（厚す４００〜４
５０μ、比抵抗５〜８ΩＣＩｎ ）に高温酸化処理を行
ない、二酸化シリコン膜を２μの厚さに形成したものの
ウェーハ拡大断面を示すものである。同図のＸ印は積層
欠陥を示すもので酸化によって前記微小不純物集合体が
積層欠陥となったものと考えられる。このような積層欠
陥は結晶内全域に分布し、ウェーハの主面である円板表
面において渦巻状として顕著にあられれる。
（ｂ）は（ａ）と同じ条件のシリコンウェーハをラッピ
ング、エソヂング後に１０００°〜１２５０Ｃで２時間
〜２０時間アニール処理し、これを素子形成過程で（ａ
＋の条件で高温酸化処理して二酸化シリコン膜を形成し
た場合のウェハ断面を示すものである。
ング、エソヂング後に１０００°〜１２５０Ｃで２時間
〜２０時間アニール処理し、これを素子形成過程で（ａ
＋の条件で高温酸化処理して二酸化シリコン膜を形成し
た場合のウェハ断面を示すものである。
この場合Ｘ印で示される積層欠陥は表面層近傍（深さ５
〜１０μ）８，９及び中央部１０に集中的に分布し、表
面層と中央部との間の領域（５０〜１００μ）１１．１
２には積層欠陥は全く観察されない。
〜１０μ）８，９及び中央部１０に集中的に分布し、表
面層と中央部との間の領域（５０〜１００μ）１１．１
２には積層欠陥は全く観察されない。
（Ｃ）は上記（ｂｌの条件でアニール処理したウェハの
両面を５〜１０μの厚さでエツチングして表面層を除去
したものを（ａ） 、 （ｔ））の条件で高温酸化処理
したものである。この場合、表面から５０〜１００μの
深さにわたり積層欠陥が全く見られない領域１１．１２
が得られる。ウェハの円板表面でも積層欠陥が観察され
ないのは勿論である。
両面を５〜１０μの厚さでエツチングして表面層を除去
したものを（ａ） 、 （ｔ））の条件で高温酸化処理
したものである。この場合、表面から５０〜１００μの
深さにわたり積層欠陥が全く見られない領域１１．１２
が得られる。ウェハの円板表面でも積層欠陥が観察され
ないのは勿論である。
これらの実験データから、アニールにより積層欠陥の核
となる微小不純物集合体はその吸収場所である表面層に
集まるため（第１図６）、その表面層を除去することに
より、（第１図７）その後の酸化性雰囲気中での熱処理
を経ても積層欠陥の発生しない領域が形成される。そし
て素子形成にあたって、例えばｐｎ接合をこの積層欠陥
のない領域に形成することになり、したがつ℃素子歩留
りの向上に寄与する。
となる微小不純物集合体はその吸収場所である表面層に
集まるため（第１図６）、その表面層を除去することに
より、（第１図７）その後の酸化性雰囲気中での熱処理
を経ても積層欠陥の発生しない領域が形成される。そし
て素子形成にあたって、例えばｐｎ接合をこの積層欠陥
のない領域に形成することになり、したがつ℃素子歩留
りの向上に寄与する。
この発明は前記実施例に限定されるものでなく、これ以
外の種々の形態で実施できる。例えば、アニール条件と
して非酸化性雰囲気に真空アニールでも良く、アニール
温度、アニール時間は素子形成過程の酸化処理条件によ
って押々に変更し得る。
外の種々の形態で実施できる。例えば、アニール条件と
して非酸化性雰囲気に真空アニールでも良く、アニール
温度、アニール時間は素子形成過程の酸化処理条件によ
って押々に変更し得る。
一般的にアニール温度が高いときは時間は短かく、低い
場合は時間は長くすることになる。
場合は時間は長くすることになる。
この発明は半導体素子製造に用いられるシリコンウェー
ハ全般に適用できる。
ハ全般に適用できる。
第１図はこの発明によるシリコンウェーノーの製造プロ
セスを示すブロック線図で各ブロックは微りであり積層
欠陥の分布状態を示すウェーハの拡大断面図、第３図は
従来の標準プロセスを示すブロック線図、各ブロックは
微小不純物集合体の存在を示すウェーハ断面を兼ねるも
のである。 １・・・単結晶引き上げ工程、２・・・スライシング工
程、３・・・ラソピング工程、４・・・エツチング工程
、５・・・鏡面仕上工程、６・・・アニール工程、７・
・・エツチング工程、８，９・・・積層欠陥の集中した
表面層、１０・・・積層欠陥の集中した中央部、１１．
１２・・・積層欠陥の少ない領域。 第 １ 図 口■■］１霞小千訛Ｔ勿Ｗ奪λ４ス０゜［］？び小干辛
モオ１仝゛枡りし。 （、゛う−） 第 ２ 図
セスを示すブロック線図で各ブロックは微りであり積層
欠陥の分布状態を示すウェーハの拡大断面図、第３図は
従来の標準プロセスを示すブロック線図、各ブロックは
微小不純物集合体の存在を示すウェーハ断面を兼ねるも
のである。 １・・・単結晶引き上げ工程、２・・・スライシング工
程、３・・・ラソピング工程、４・・・エツチング工程
、５・・・鏡面仕上工程、６・・・アニール工程、７・
・・エツチング工程、８，９・・・積層欠陥の集中した
表面層、１０・・・積層欠陥の集中した中央部、１１．
１２・・・積層欠陥の少ない領域。 第 １ 図 口■■］１霞小千訛Ｔ勿Ｗ奪λ４ス０゜［］？び小干辛
モオ１仝゛枡りし。 （、゛う−） 第 ２ 図
Claims (1)
- １、 シリコンウェーハの表面から一定の深さをもって
形成された欠陥のない領域と、シリコンウェーハの中央
部に位置する欠陥が存在する領域とからなり、上記欠陥
の存在する領域に達しないように欠陥のない表面領域に
Ｉ） Ｎ接合を形成してなることを特徴とするシリコン
ウェーハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12471183A JPS5925231A (ja) | 1983-07-11 | 1983-07-11 | シリコンウエ−ハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12471183A JPS5925231A (ja) | 1983-07-11 | 1983-07-11 | シリコンウエ−ハ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11770675A Division JPS6019144B2 (ja) | 1975-10-01 | 1975-10-01 | シリコンウエ−ハの製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5925231A true JPS5925231A (ja) | 1984-02-09 |
| JPS6227732B2 JPS6227732B2 (ja) | 1987-06-16 |
Family
ID=14892210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12471183A Granted JPS5925231A (ja) | 1983-07-11 | 1983-07-11 | シリコンウエ−ハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5925231A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003124220A (ja) * | 2001-10-10 | 2003-04-25 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハの製造方法及びシリコンウェーハ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005020994A1 (en) | 2003-08-29 | 2005-03-10 | Lifecycle Pharma A/S | Solid dispersions comprising tacrolimus |
| JP7391950B2 (ja) * | 2019-04-23 | 2023-12-05 | マクセル株式会社 | ヘッドマウントディスプレイ装置 |
-
1983
- 1983-07-11 JP JP12471183A patent/JPS5925231A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003124220A (ja) * | 2001-10-10 | 2003-04-25 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハの製造方法及びシリコンウェーハ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6227732B2 (ja) | 1987-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4144099A (en) | High performance silicon wafer and fabrication process | |
| KR100232914B1 (ko) | 반도체 실리콘 웨이퍼 및 그 제조 방법 | |
| JP3252702B2 (ja) | 気相エッチング工程を含む半導体単結晶鏡面ウエーハの製造方法およびこの方法で製造される半導体単結晶鏡面ウエーハ | |
| US7763541B2 (en) | Process for regenerating layer transferred wafer | |
| JPH0684925A (ja) | 半導体基板およびその処理方法 | |
| US8323403B2 (en) | SOI wafer and method for producing it | |
| JPS583374B2 (ja) | シリコン単結晶の処理方法 | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| US4878988A (en) | Gettering process for semiconductor wafers | |
| JPS6019144B2 (ja) | シリコンウエ−ハの製造法 | |
| JPH06295912A (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| JP2621325B2 (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPS5925231A (ja) | シリコンウエ−ハ | |
| Dumin et al. | Defect generation in silicon | |
| JP2004214402A (ja) | 半導体基板及びその製造方法 | |
| JPS6120337A (ja) | 半導体装置の製造方法 | |
| JPS60136218A (ja) | 半導体装置およびその製造方法 | |
| JPH04226031A (ja) | 半導体ウエハの製造方法および該ウエハから成る半導体装置の製造方法 | |
| JPH01298726A (ja) | 半導体ウエハの製造方法およびその半導体ウエハを用いた半導体装置 | |
| JPS5999727A (ja) | シリコンウエ−ハの製造方法 | |
| JPH023539B2 (ja) | ||
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH065611A (ja) | シリコンウェーハの製造方法 | |
| JP2004221435A (ja) | 半導体ウエーハの製造方法及び半導体ウエーハ | |
| JP2652346B2 (ja) | シリコンウエーハの製造方法 |