KR100232914B1 - 반도체 실리콘 웨이퍼 및 그 제조 방법 - Google Patents

반도체 실리콘 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR100232914B1
KR100232914B1 KR1019940017349A KR19940017349A KR100232914B1 KR 100232914 B1 KR100232914 B1 KR 100232914B1 KR 1019940017349 A KR1019940017349 A KR 1019940017349A KR 19940017349 A KR19940017349 A KR 19940017349A KR 100232914 B1 KR100232914 B1 KR 100232914B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
semiconductor
wafer
polycrystalline silicon
heat treatment
Prior art date
Application number
KR1019940017349A
Other languages
English (en)
Other versions
KR950004449A (ko
Inventor
아츠코 구보다
마사가투 고지마
노리히코 츠치야
슈이치 사마타
마사노리 누마노
요시로 우에노
Original Assignee
니시무로 타이죠
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시키가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR950004449A publication Critical patent/KR950004449A/ko
Application granted granted Critical
Publication of KR100232914B1 publication Critical patent/KR100232914B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66393—Lateral or planar thyristors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/061—Gettering-armorphous layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

내부 게터링 효과를 향상시킬 수 있을 뿐만 아니라, 표면얼 무결함으로 할수 있는 반도체 실리콘 웨이퍼의 제조방법을 제공하는 것으로, 실리콘 인코트(10)를 만든 후, 이 실리콘 인코트(10)를 절단해 실리콘 웨이퍼(11)를 만든다. 다음으로, 실리콘 웨이퍼(11)의 한쪽면에 다결정 실리콘 퇴적층(12)을 만들고, 불활성 가스나 환원성 가스 또는 이들의 혼합가스 중에서 열처리 해 실리콘 웨이퍼(11)의 다른쪽 면의 근방에서 산소를 방출한다. 이외에, 열처리 해 실리콘 웨이퍼(11)로부터 산소를 방출한 후에 실리콘 웨이퍼(11)의 한쪽면에 다결정 실리콘 퇴적층(12)을 만들어도 좋다.

Description

반도체 실리콘 웨이퍼 및 그 제조 방법
제1도는 본 발명의 제1실시예에 의한 반도체 실리콘 웨이퍼의 제조 방법을 도시한 흐름도.
제2도는 본 발명의 제1실시예에 의해 얻어진 반도체 실리콘 웨이퍼의 산소 농도를 도시한 도면.
제3도는 H2분위기에서 만들어진 반도체 실리콘 웨이퍼의 CMOS 열처리후 산소 석출물의 밀도를 도시한 도면.
제4도는 Ar 분위기에서 만들어진 반도체 실리콘 웨이퍼의 CMOS 열처리후 산소 석출물의 밀도를 도시한 도면.
제5도는 He 분위기에서 만들어진 반도체 실리콘 웨이퍼의 CMOS 열처리후 산소 석출물의 밀도를 도시한 도면.
제6도는 Co 분위기에서 만들어진 반도체 실리콘 웨이퍼의 CMOS 열처리후 산소 석출물의 밀도를 도시한 도면.
제7도는 본 발명에 의해 얻어진 반도체 실리콘 웨이퍼의 막내압 시험의 측정 결과를 도시한 도면.
제8도는 본 발명에 의해 얻어진 반도체 실리콘 웨이퍼의 산소 석출물 농도를 도시한 도면.
제9도는 본 발명의 제1실시예의 변형예를 도시한 흐름도.
제10도는 제9도에 대응하는 다른 실시예를 도시한 흐름도.
제11도는 본 발명과 비교하기 위한 종래 제조 방법의 흐름도.
제12도는 종래 반도체 실리콘 웨이퍼를 도시한 도면.
제13도는 종래 반도체 실리콘 웨이퍼의 산소 석출물 농도를 도시한 도면.
제14도는 본 발명의 제2실시예에 의한 반도체 실리콘 웨이퍼 및 그 제조 방법의 실시예를 개략적으로 도시한 단면도.
제15도는 열처리 시간에 대한 다결정 실리콘층의 막두께의 감소 비율을 도시하기 위해, 횡축으로 열처리 시간을 취하고, 종축으로 다결정 실리콘층의 막두께를 취한 실험예의 그래프도.
제16도는 열처리를 할 때 다결정 실리콘층의 두께 감소를 반도체 실리콘 웨이퍼 뒷면의 산화막 두께와의 관계로 나타내기 위해, 횡축에 산화막의 두께를 취하고, 종축에 다결정 실리콘층의 두께를 취한 시험 결과의 그래프도.
제17도는 Ni 오염에 기인하는 반도체 실리콘 웨이퍼 표면 결함이 본 발명에 의해 감소한 것을 예증한 시험 결과의 그래프도.
제18도는 Fe 오염에 기인하는 반도체 실리콘 웨이퍼 표면 결함이 본 발명에 의해 감소한 것을 예증한 시험 결과의 그래프도.
*도면의 주요부분에 대한 부호의 설명
10 : 실리콘 잉곳 11, 15, 21 : 반도체 실리콘 웨이퍼
12, 25 : 다결정 실리콘 퇴적층 21a : 반도체 실리콘 웨이퍼 표면
21b : 반도체 실리콘 웨이퍼 뒷면 26 : 산화막
본 발명은 반도체 실리콘 웨이퍼 및 그 제조 방법에 관한 것으로, 특히 높은 게터링 능력을 가질 뿐만 아니라, 표면에 무결함층을 얻을 수 있는 반도체 실리콘 웨이퍼 및 그 제조 방법에 관한 것이다.
반도체 실리콘 웨이퍼는 실리콘 잉곳을 웨이퍼 모양으로 절단함으로써 얻어지지만, 그 후 반도체 실리콘 웨이퍼에 대한 디바이스 프로세서 중에 여러 가지의 열처리가 실시된다.
디바이스 프로세스에서 반도체 실리콘 웨이퍼가 받는 금속 오염을 소자 활성 영역 이외에서 거두어 들이는 것을 목적으로 여러 가지의 게터링 방법이 행해지고 있다. 이 게터링 방법에는 크게 2가지의 방법이 있다.
제12(a)도에 도시한 바와 같이, 내부 게터링(Intrinsic Gettering, 즉, IG)이 있는데, 이 IG는 반도체 실리콘 웨이퍼에 1×1018(㎝-3)정도로 포함되는 산소가 열처리 중에 생성되는 석출물을 이용하는 것이다. 고온, 저온, 중온의 순서로 열처리를 행함으로써, 반도체 실리콘 웨이퍼 표면 산소의 외부 방향 확산, 산소 석출물의 핵 형성 산소 석출물의 성장이 일어나고, 반도체 실리콘 웨이퍼의 내부에만 산소 석출물이 형성된다. 이와같이하여 표면의 소자 활성층이 무결함으로 되는 IG 반도체 실리콘 웨이퍼가 얻어진다. IG는 다음에 서술하는 외부 게터링(Extrinsic Gettering, 즉, EG)보다도 게터링 능력이 높다고 일반적으로 알려져 있지만, 표면 무결함층을 완전히 무결함으로 하는 것은 대단히 어렵다.
상기 EG 중에서 가장 일반적으로 행해지는 것은 샌드 블라스트(Sand blast)법인데, 이것은 반도체 실리콘 웨이퍼 뒷면에 실리콘의 미립자를 충돌시켜 1㎛정도 또는 그 이하의 크기의 미세한 상처를 형성하는 방법이다. 그 후, 반도체 실리콘 웨이퍼를 산화시킴으로써, 이 상처로부터 산화 유기 적층 결함(OSF)이나 전위가 발생하고, 반도체 실리콘 웨이퍼 뒷면이 금속 게터링 사이트로 된다(제12(b)도). 단, 상처 부분으로부터 실리콘(Si)이 벗겨져서 미세한 먼지가 발생할 수 있다.
최근, 게터링 능력이 높은 EG로서 주목되고 있는 방법으로 뒷면 다결정 실리콘 부착 반도체 실리콘 웨이퍼가 있다. 이것은 실리콘 잉곳을 웨이퍼 모양으로 절단한 실리콘 웨이퍼의 뒷면에 화학 기상 성장법(CVD) 등에 의해 다결정 실리콘을 퇴적하는 방법이다. 이 방법에 의하면, 다결정 입계에서의 게터링 작용과, 디바이스 프로세스 중의 열처리에 의해 산소 석출물을 유지할 수 있고, EG + IG 효과를 기대할 수 있다(제12(c)도).
그런데, 동일 잉곳으로부터 절취한 함유 산소 농도 [Oi] = 13 × 1017(㎝-3)의 실리콘 웨이퍼의 뒷면에 다결정 실리콘을 퇴적한 반도체 실리콘 웨이퍼와, 샌드 블라스트법에 의해 EG를 행한 반도체 실리콘 웨이퍼에 CMOS 열처리 시뮬레이션을 수행하여 발생한 산소 석출물 밀도를 반도체 실리콘 웨이퍼 단면 방향으로 측정하였다. 이 측정 결과를 제13도에 도시한다. 제13도에 도시한 바와 같이, 뒷면 다결정 실리콘 부착 반도체 실리콘 웨이퍼는 샌드 블라스트 반도체 실리콘 웨이퍼에 비해 산소 석출물 밀도가 2게터 정도 높기 때문에, 큰 IG 효과를 기대할 수 있다. 그 반면, 뒷면 다결정 실리콘 부착 웨이퍼에서는 표면 근방에서 산소 석출물 밀도가 높게 된다. 이와 같은 표면 근방의 산소 석출물은 캐리어의 재결합 중심으로 되고, 디바이스 특성을 열화시키거나 결정 결함 발생의 원인으로 된다.
또, 종래의 실리콘 웨이퍼 뒷면에 다결정 실리콘층을 형성하는 외부 게터링 법은 표면 무결함화를 위해 고온 환원성 분위기에서 열처리하면, 뒷면 다결정 실리콘층이 재결정화하고, 다결정 실리콘층의 두께가 크게 저하하게 되어 게터링 능력이 극히 저하하게 된다는 것도 생각할 수 있다.
또한 실제 반도체 디바이스 제조 공정에서도 여러 종류의 고온 열처리 공정이 존재하고, 이것에 의해서도 다결정 실리콘층의 재결정화가 일어나며, 게터링 능력이 저하해 버린다.
본 발명의 이러한 점들을 고려해 이루어진 것으로, 높은 게터링 능력을 가질 뿐만 아니라 표면에 무결함층을 형성할수 있으며, 고온 열처리에 의해 다결정 실리콘층의 감소를 충분히 억제할수 있는 반도체 실리콘 웨이퍼 및 그 제조 방법을 제공하는 것을 목적으로 한다.
발명의 제1면에 따르면, 반도체 웨이퍼의 한쪽 면에 다결정 실리콘층을 형성하는 공정과, 이 다결정 실리콘층이 형성된 반도체 웨이퍼를 불활성 가스, 환원성 가스 또는 이들의 혼합 가스 중에서 열처리하여 상기 반도체 웨이퍼의 다른쪽 면에서 산소를 방출시켜 무결함층을 형성하는 공정을 구비한 것을 특징으로 하는 반도체 웨이퍼의 제조 방법이 제공된다.
발명의 제2면에 따르면, 반도체 웨이퍼를 불활성 가스, 환원성 가스 또는 이들의 혼합 가스 중에서 열처리하여 반도체 웨이퍼의 적어도 한쪽 면에서 산소를 방출시켜 무결함층을 형성하는 공정과, 반도체 웨이퍼의 다른쪽 면 위에 다결정 실리콘층을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법이 제공된다.
청구범위 제3항 기재의 발명은 반도체 웨이퍼의 한쪽 면에 H2O2/H2SO4, 희석 HF(HF:H2O), H2O2/HCl/H2O 및 콜린/H2O2/H2O의 약액 중 하나에 의해 산화막을 형성하는 공정과, 상기 산화막 위에 다결정 실리콘 층을 형성하는 공정과, 상기 반도체 웨이퍼를 불활성 가스, 환원성 가스 또는 이것들의 혼합 가스 중에서 열처리하여 상기 반도체 웨이퍼의 다른쪽 면 및 그 근처에서 산소를 방출하여 무결함층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼 제조 방법이다.
이러한 반도체 실리콘 웨이퍼의 제조 방법에서는, 상기 다결정 실리콘층에 붕소, 비소, 인 중에서 적어도 하나가 도핑되는 것이 바람직하다.
또, 상기 열처리는 1100℃ 이상의 온도로 10분간 행해지며, 상기 다결정 실리콘층의 두께는 상기 고온 열처리 후에도 약 0.5㎛ - 2.5㎛ 잔존해 있는 것이 바람직하다.
청구범위 제6항에 기재된 발명은 반도체 웨이퍼와, 상기 반도체 웨이퍼의 한쪽면에 H2O2/H2SO4, 희석 HF(HF:H2O), H2O2/HCl/H2O 및 콜린/H2O2/H2O의 약액 중 하나에 의해 산화막과, 상기 산화막 위에 형성된 다결정 실리콘 층을 갖는 것을 특징으로 하는 반도체 웨이퍼이다,
본 발명에 따른 반도체 웨이퍼와, 이 반도체 웨이퍼의 한쪽 면에 형성된 두께 약 1㎚ - 3㎚의 산화막과, 이 산화막상에 형성된 다결정 실리콘층을 갖는데, 상기 다결정 실리콘 퇴적층은 두께가 약 0.5㎛ - 2.0㎛인 것이 바람직하다.
본 발명의 제1, 제2면에 따른 반도체 웨이퍼 제조 방법에 의하면, 실리콘 웨이퍼의 한쪽 면에 다결정 실리콘 퇴적층을 만들고, 또 실리콘 웨이퍼의 다른쪽 면으로부터 산소를 외부로 방출시킴으로써 디바이스 프로세스 중의 열처리에 있어서 산소 석출물을 생성시켜 게터링 효과를 향상시킬수 있을 뿐만 아니라 다른쪽 면을 무결함으로 할 수가 있다.
또한, 본 발명에 의하면, 반도체 실리콘 웨이퍼의 뒷면에 두께 1㎚ - 3㎚의 산화막을 형성한 후에 상기 반도체 실리콘 웨이퍼 뒷면에 다결정 실리콘층을 퇴적하기 때문에, 그 후 고온 열처리를 할 때 다결정 실리콘의 재결정화가 산화막의 작용에 의해 억제된다. 따라서, 반도체 제조 프로세서 전체에 걸쳐 높은 게터링 능력이 유지된다.
[제1 실시예]
이하, 도면을 참조해 본 발명의 실시예에 대해 설명한다.
제1도 내지 제8도는 본 발명에 의한 반도체 실리콘 웨이퍼의 제조 방법인 제1 실시예를 도시하는 도면이다. 먼저, 본 발명의 제1 실시예에 따른 방법의 흐름도를 제1도에 도시한다. 제1(a)도에 도시한 바와 같이, Cz법(인상법)으로 끌어올려 [Oi] = 13 × 1017(㎝3)을 목표로 하는 실리콘 잉곳(10)을 생성한다.
다음에, 실리콘 잉곳(10)을 웨이퍼 모양으로 절단해 실리콘 웨이퍼(11)를 생성한다(슬라이싱). 그 후, 실리콘 웨이퍼(11)의 단부에 원형 처리(베벨링)를 행한후, 랩핑하여 실리콘 웨이퍼(11)의 두께를 규정 두께에 가깝게 하고, 랩핑에 의한 파쇄층을 에칭으로 제거한다.
다음에 실리콘 웨이퍼(11)의 앞뒷면에 CVD 법에 의해 두께 1㎛의 다결정 실리콘층(12)을 최적시킨다. 그 후, 표면만을 미러 폴리싱하여 표면으로부터 다결정 실리콘(12)을 제거한다. 최종적으로, H2분위기에서 1200℃, 1시간 동안 열처리를 행하여 표면 근방의 산소를 외부로 방출한다.
이와 같이하여 얻어진 반도체 실리콘 웨이퍼(15)의 표면 근방의 산소 농도 두께 분포를 제2도에 도시한다. 제2도에 도시한 바와 같이, H2환원성 분위기 중의 열처리에 의해 표면 근방(-20㎛)의 산소 농도가 극히 낮아지고, 이 때문에 반도체 실리콘 웨이퍼(15) 표면의 무결함화가 달성된다는 것을 알았다. 또한, 제2도에서, 열처리 후의 산소 농도를 실선으로 나타내고, 열처리 전의 산소 농도를 점선으로 도시한다. 다음에 이와 같은 반도체 실리콘 웨이퍼(15)의 CMOS 열처리를 가하여, 그때 발생하는 표면 산소 석출물을 측정하였다. 그 결과를 제3도에 도시한다. 제3도를 제13도와 비교하면, 본 발명의 실시예에 의한 제조 방법을 이용하여 표면의 무결함화가 달성된다는 것을 알았다.
다음으로 제1(b)도에 다른 실시예를 도시한다. 제1(b)도에 도시한 바와 같이, 실리콘 웨이퍼(11)에 대해 열처리를 행하여 실리콘 웨이퍼(11) 앞뒷면 근방에서 산소를 바깥쪽으로 방출한 후, 실리콘 웨이퍼(11)의 앞뒷면에 CVD법에 의해 다결정 실리콘(12)을 1.5㎛ 퇴적시켜 표면만을 미러 폴리싱한다. 이 경우의 열처리는 Ar의 불활성 분위기에서 1170℃, 4시간 동안 행해진다. 이와같이하여 얻어진 반도체 실리콘 웨이퍼에 대해, 그 후 CMOS 열처리가 행해지고, 이 때의 표면 산소 석출물을 측정하였다. 측정 결과는 제4도에 도시한다.
또, 제1(a)도에 도시한 제조 방법에서, 다결정 실리콘(12)을 퇴적시킨 다음에 H2분위기 대신에 He 분위기중서 1200℃, 2시간 동안 열처리하여도 좋다. 또, H2분위기 대신에 CO 분위기에서 1150℃, 30분간 열처리하여도 좋다. 각각의 경우의 반도체 실리콘 웨이퍼(15)에 대해, 그후 CMOS 열처리했을 때의 표면 산소 석출물의 측정 결과를 제5도 및 제6도에 도시한다.
또, 상기 각 제조 방법에서, 환원성 분위기 또는 불활성 분위기에서 열처리를 행하여, 실리콘 웨이퍼(11)로부터 산소를 외부로 방출한 예를 도시하였지만, 환원성 가스 및 불활성 가스의 혼합 가스 분위기에서 열처리하여도 좋다.
다음에, 본 발명에 의해 얻어진 반도체 실리콘 웨이퍼와, 종래의 다결정 실리콘 부착 반도체 실리콘 웨이퍼와, 종래의 환원성 분위기에서 고온 열처리를 행한 반도체 실리콘 웨이퍼(1200℃, H2, 1시간)와, 종래의 샌드 블라스트 처리를 행한 반도체 실리콘 웨이퍼의 4종류의 반도체 실리콘 웨이퍼에 대해 CMOS 열처리를 행하여, 산소 석출물 밀도의 두께 방향 분포를 측정하였다. 기판 산소 농도는 모두 13 × 1017(㎝-3)의 반도체 실리콘 웨이퍼를 이용하였다. 그 결과를 제8도에 도시한다.
제8도에 도시한 바와 같이, 기판 산소 농도가 낮기 때문에 샌드 블라스트 처리를 행한 반도체 실리콘 웨이퍼에는 대부분 산소 석출물이 발생하지 않는다. 열처리에 의해 산소 석출물을 유기하는 성질이 있는 다결정 실리콘 부착 반도체 실리콘 웨이퍼와, 환원성 분위기에서 고온 열처리를 행한 반도체 실리콘 웨이퍼에서는 샌드블라스트의 반도체 실리콘 웨이퍼에 비해 2게터 높은 산소 석출물이 내부에 발생하고 있다. 이것에 대해 본 발명에서는, 다결정 실리콘 부착 반도체 실리콘 웨이퍼와, 환원성 분위기에서 열처리를 행한 반도체 실리콘 웨이퍼에 비해 약 1게터 많은 산소 석출물이 발생하고 있으며, 보다 많은 게터링 능력을 가질수 있음이 판명되었다.
다음에 제1(a)도에 도시한 제조 방법에 의해 얻어진 반도체 실리콘 웨이퍼와 종래의 다결정 실리콘 부착 반도체 실리콘 웨이퍼를 각 5장씩 이용해 산화막 내압을 측정하였다. 측정 조건은 산화막 두께를 30㎚, 커패시터 면적을 10㎟로 하였다. 그 측정 결과를 제7도에 도시한다. 제7도에 도시한 바와 같이 본 발명에 의한 반도체 실리콘 웨이퍼는 종래의 다결정 실리콘 부착 반도체 실리콘 웨이퍼에 비해 내압 양품율(C+)이 높고 양호하다는 것이 확인되었다. 제7도는 내압 양품율 (C+), 내압 불량품율(B-), 중간품율(B+) 각각의 빈도를 도시한 도면이다.
다음에, 본 발명의 변형예에 대해 설명한다.
제9도 내지 제11도는 본 발명의 변형예를 도시한 도면이다. 먼저, 비교를 위해, 일반적인 반도체 실리콘 웨이퍼의 제조 방법을 제11도에 도시한다.
제11도에 도시한 바와 같이, 처음으로 ① Cz법(인상법)에 의해 실리콘 잉곳(10)을 생성한다. 다음에, ② 실리콘 잉곳(10)을 슬라이스하여 실리콘 웨이퍼(11)를 생성한다. 이때의 두께는 약 1㎜ 정도이다. 그 후, ③ 웨이퍼단의 원형 처리(베벨 형성)를 행한다. 다음에, ④ 랩핑에 의해 실리콘 웨이퍼(11)의 두께를 규정 두께(625㎛)에 근접하게 한다. 다음에, ⑤ 랩핑에 의한 파쇄층을 에칭에 의해 제거하고, ⑦ 마지막으로 한쪽 면(표면)만 미러 폴리싱을 행하여 끝낸다.
이 공정 가운데[, 산소에 의한 열 도우너를 제거하기 위해 ④의 랩핑 공정 또는 ⑤의 에칭 공정 후에, 650℃의 도우너 킬러 열처리를 행함과 동시에, EG 처리를 행하는 경우에는 ⑤의 에칭 공정 후에 ⑥의 샌드 블라스트 처리 또는 ⑥a의 다결정 실리콘 퇴적 처리를 행하고, 최종적으로 ⑦의 미러 폴리싱을 행하여 끝낸다.
다음에, 본 발명의 제조 방법에 대해 제9도를 참조하여 설명한다. 제9도에 도시한 바와 같이, ① Cz법에 의해 실리콘 잉곳(10)을 생성한 다음, ② 실리콘 잉곳(10)을 웨이퍼 모양으로 절단하여 실리콘 웨이퍼(11)를 생성한다. 이때의 실리콘 웨이퍼(11)의 두께는 약 1㎜ 정도로 한다.
다음에, ⑥a 실리콘 웨이퍼(11)의 한쪽 면에 CVD1법에 의해 1㎛의 다결정 실리콘의 퇴적층(12)을 형성한다. 다결정 실리콘의 퇴적 처리는 620℃ - 650℃의 온도 범위에서 행해지므로, 이 사이에 실리콘 웨이퍼(11)내의 열 도우너가 소멸하기 때문에 별개의 도우너 킬러 처리를 행할 필요가 없다.
다음으로, ⑥b 1000℃에서 10시간 동안 열처리를 행하여 다결정 실리콘의 퇴적층에 먼저 산소 퇴적물을 형성한다.
그 후에는 일반 공정과 동일하게, ③ 실리콘 웨이퍼단의 원형 처리(베벨 형성) 및 ④ 랩핑에 의한 실리콘 웨이퍼(11)의 두께 조정을 행한다. 이와 같이하여, 실리콘 웨이퍼(11)의 한쪽 면에 형성된 다결정 실리콘의 퇴적층(12)을 제거하고, 실리콘 웨이퍼의 두께를 625㎛로 한다.
다음에, ⑤ 랩핑에 의해 생성된 파쇄층을 에칭에 의해 제거하고, ⑦ 미러 폴리싱을 행하여 끝내고, 이와 같이하여 반도체 실리콘 웨이퍼(15)가 얻어진다.
이어서, 제10도를 참조하여 본 발명의 다른 실시예를 설명한다. 제9도에 도시한 제조 방법은 ② 실리콘 잉곳(10)의 절단 공정 및 ③ 베벨 형성 공정 후에, ⑥a 실리콘 웨이퍼(11)의 한쪽 면에 다결정 실리콘의 퇴적층을 형성하는 것으로, 그외에는 제9도에 도시한 제조 방법과 거의 동일하다.
또, 제10도에서 ⑥a의 다결정 실리콘의 퇴적 처리는 630℃에서 행해져 막 두께가 0.8㎛로 된다. 또 ⑥b의 다결정 실리콘의 퇴적층(12)에 먼저 산소 석출물을 형성하기 위한 열처리는 950℃에서 8시간 동안 행해진다.
제10도에 도시한 제조 방법에 의해 얻어진 반도체 실리콘 웨이퍼는 제9도에 도시한 제조 방법에 의해 얻어진 반도체 실리콘 웨이퍼와 동일한 효과를 갖는 것이 확인되었다.
[제2 실시예]
이하에, 본 발명의 제2 실시예를 제14도 내지 제18도를 참조하여 설명한다.
제14도에서, 반도체 실리콘 웨이퍼(21)는 산소를 약 13 × 1017(㎝-3) 함유한 것이 사용된다. 이 실리콘 웨이퍼(21)에 약액 처리를 행하여 산화막(26)을 형성한다. 이 약액 처리는 약액 SH(H2O2/H2SO4)를 사용하며, 70°의 온도에서 20분간 행하고, 이것에 의해 두께 2㎚의 산화막(26)이 형성된다. 또, 이 산화막(26)의 두께 2㎚는 XPS에 의해 측정된 값이다. 이 약액은 상기 약액 SH 이외에, 희석 HF(HF: H20), SC2(H2O2/HCl/H2O) 또는 NC2(콜린/H2O2/H2O) 등도 사용할 수 있다.
이 약액 처리 후에, 산화막(26)이 형성된 실리콘 웨이퍼(21)의 뒷면(21b)에는 화학 기상 성장(CVD)법에 의해 두께 1㎛ - 2㎛인 도핑되지 않은 다결정 실리콘층(25)이 퇴적된다.
이 다결정 실리콘(25)의 퇴적 후에, 실리콘 웨이퍼(21)는 환원성 가스로서 수소를 사용한 분위기에서 1100℃ 이상의 온도로 10분 이상의 고온 열처리를 받는다. 또, 이 고온 열처리에서는 환원성 가스 외에 Ar, He, Xe, Kr 또는 Ne 등의 불활성 가스 또는 이들 불활성 가스와 환원성 가스의 혼합 가스를 사용할 수도 있다.
이와같이 하여 제조된 실리콘 웨이퍼(21)는 실리콘 웨이퍼 뒷면(21b)에 퇴적된 다결정 실리콘층(25)의 다결정 입계에서의 외부 게터링 작용과, 고온 열처리에 의한 내부 게터링 작용에 의해, 표면(21a)에 표면 무결함층(22)이 형성된다.
또, 다결정 실리콘층(25)은 그 후의 고온 열처리를 받아도 산화막(26)의 존재에 의해 재결정화가 억제되기 때문에 충분한 두께를 유지하고 있다.
다음에, 산화막(26)이 다결정 실리콘층(25)의 재결정화를 억제하는 것을 실험예로서 예증한다.
실험은 본 발명에 의한 2종류의 반도체 실리콘 웨이퍼와 종래 기술에 의한 2종류의 반도체 실리콘 웨이퍼를 사용하여 실시되었다. 본 발명에 의한 2종류의 반도체 실리콘 웨이퍼는 상기 실시예와 동일한 약액 처리에 의해 형성된 두께 2㎚의 산화막에 기상 성장법에 의해 각각 두께 1㎚ 및 2㎚의 다결정 실리콘층이 퇴적된 것이다. 종래의 2종의 반도체 실리콘 웨이퍼는 상기 산화막을 형성하지 않고 기상 성장법에 의해 각각 두께 1㎛ 및 2㎛의 다결정 실리콘층이 퇴적된다. 이들 본 발명에 의한 2종류의 반도체 실리콘 웨이퍼와 종래의 2종류의 반도체 실리콘은 고온 처리를 받는다. 이 고온 열처리는 수소 분위기중에서 온도 1200℃로 시간을 0시간, 0.5시간, 1시간, 2시간, 3시간 및 4시간으로 변화시키며 행해졌다.
제15도는 이 실험예를 예시한 그래프로, 횡축은 고온 열처리 시간이고, 종축은 다결정 실리콘층의 막두께이다. 이 그래프로부터 명확해지는 바와 같이 종래의 반도체 실리콘 웨이퍼는 고온 열처리를 받으면, 다결정 실리콘층이 재결정화하여 그 두께가 급격히 감소해 버린다. 이에 대해, 본 발명의 2종의 반도체 실리콘 웨이퍼는 고온 열처리를 받아도 다결정 실리콘층의 두께가 거의 불변이고, 산화막이 다결정 실리콘이 재결정화를 충분히 억제하는 것을 알 수 있다.
다음에 산화막(6)의 막두께는 약 1㎚ - 3㎚가 최적치인 것을 실험예로서 예증한다.
반도체 실리콘 웨이퍼는 4종의 약액, 즉, 희석 HF(HF: H20), SC2(H2O2/HCl/H2O) 또는 NC2(콜린/H2O2/H2O) 및 SH(H2O2/H2SO4)를 각각 사용하여, 막두께가 0.1㎚, 0.5㎚, 1㎚ 및 3㎚인 4가지의 산화막을 형성한다. 이들 4가지의 산화막이 형성된 반도체 실리콘 웨이퍼에 각각 다결정 실리콘층을 두께 1㎛ 퇴적한 후에, 수소 분위기에서 온도 1200℃로 1시간 동안 고온 열처리를 행하고, 이 고온 열처리후의 다결정 실리콘층의 두께를 측정한다.
제16도는 이 실험 결과를 예시한 그래프로서, 횡축은 산화막의 두께이며, 종축은 다결정 실리콘층의 두께이다. 이 그래프로부터 알 수 있는 바와 같이, 산화막의 두께를 약 1㎚ - 3㎚로 함으로써 다결정 실리콘층은 고온 열처리에 의한 재결정화가 충분히 억제된다. 또, 산화막의 두께가 약 3㎚를 크게 초과하면, 금속 불순물이 이 산화막에 의해 블록화되어 다결정 실리콘층에 확산되지 않고, 따라서 케터링 효과가 크게 저하해 버린다.
이어서, 본 발명의 실시예의 변형예를 설명한다.
제14도에서, 다결정 실리콘층(25)의 퇴적시에 B2H6을 사용하여 붕소를 도핑(1019atms/㎤)한다. 이 도핑 재료로는 붕소 외에 비소 또는 인 등도 사용할 수 있다.
또, 퇴적시의 다결정 실리콘층(25)의 막두께는 그 퇴적 후에 1100℃ 이상의 온도로 10분 이상 고온 열처리를 행한 때에, 다결정 실리콘층(25)의 막두께가 0.5㎛ - 2.5㎛만 잔존하도록 선정되는 것이 바람직하다.
다음에, 본 발명에 의한 반도체 실리콘 웨이퍼의 표면 결함이 종래의 반도체 실리콘 웨이퍼에 비해 대폭 저감하는 것을 실험예로써 도시한다.
반도체 실리콘 웨이퍼는 P형, 붕소 도핑으로 산소 13 × 1017(㎝-3), ρ = 2 - 5(Ω·㎝)의 것을 사용하고, 본 발명의 제1예 A에서는, 이 반도체 실리콘 웨이퍼 뒷면에 두께 2㎚의 산화막을 형성한 후에, 두께 1㎛의 다결정 실리콘층을 퇴적하였다. 또, 본 발명이 제2예 B에서는, 반도체 실리콘 웨이퍼 뒷면에 두께 2㎚의 산화막을 형성한 후에, 붕소 도핑(1019atms/㎤) 다결정 실리콘층을 두께 1㎛ 퇴적하였다. 다른 한편으로 비교예서의 종래품은 상기 반도체 실리콘 웨이퍼 뒷면에 산화막의 형성없이 두께 1㎛의 다결정 실리콘층을 퇴적하였다.
이와같은 본 발명에 의한 2종 A, B의 반도체 실리콘 웨이퍼와 종래품의 반도체 실리콘 웨이퍼는 수소 분위기에서 온도 1200℃로 1시간 동안 열처리한 후에, 예컨대, 1200℃로 10시간; 800℃로 3시간; 1000℃로 16시간에 상당하는 CMOS 열처리를 행하고, 그 후에 NH4F로 표면의 산화막을 박리한다. 이어서, Fe 및 Ni에 의해 표면을 금속 오염한 후에, 산소 분위기에서 1000℃로 16시간 동안의 고온 열처리를 행하고, 표면에 발생하는 결함(OSF)을 측정하였다.
제17도 및 제18도는 Ni 및 Fe에 의한 오염을 각각 나타낸 상술한 실험 결과를 도시한 그래프이고, 횡축은 본 발명에 의한 2종의 반도체 실리콘 웨이퍼 A 및 B와 종래품의 반도체 실리콘 웨이퍼를 취하고, 종축은 반도체 실리콘 웨이퍼 표면의 산화 유기 적층 결함 밀도(OSF)이다.
이들 그래프로부터 알 수 있는 바와 같이, 종래품의 반도체 실리콘 웨이퍼에서는 고온 열처리,CMOS 열처리 및 산화막의 박리에 의해, 다결정 실리콘층이 완전히 제거되어 게터링 능력이 소실되고, 표면 결함이 다수 발생하고 있다. 이것에 대해, 본 발명의 반도체 실리콘 웨이퍼에서는 실리콘 웨이퍼 뒷면에 형성한 산화막의 존재에 의해 다결정 실리콘층의 재결정화가 억제되고, 고온 열처리 및 CMOS 열처리 후에도 다결정 실리콘층이 충분히 잔존하며, 높은 게터링 능력을 가지고 있으므로 반도체 실리콘 웨이퍼 표면의 산화 유기 적층 결함 밀도(OSF)가 크게 저하된다.
또한, 제18도로부터 알 수 있는 바와 같이, Fe에 대한 게터링 능력은 본 발명에 의한 반도체 실리콘 웨이퍼 B쪽이 A보다도 높다. 이것에 의해, 다결정 실리콘층으로의 붕소 도핑은 Fe에 대한 게터링 능력을 높일 수 있다는 것이 판명되었다.
또, 상술한 본 발명에 의한 반도체 실리콘 웨이퍼와 종래품의 반도체 실리콘 웨이퍼를 각각 사용하여 16M DRAM을 제조한 바, 본 발명에 의한 반도체 실리콘 웨이퍼쪽이 종래품보다도 YD/S에서 10% 향상된 것으로 판명되었다.
또한, 본 발명의 청구범위의 각 구성 요소에 병기한 도면 참조 부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정하기 위한 의도로 병기한 것은 아니다.
이상 설명한 바와 같이, 본 발명에 의하면, 반도체 실리콘 웨이퍼를 디바이스 프로세스에서 열처리할 때, 반도체 실리콘 웨이퍼의 한쪽 면에 형성된 다결정 실리콘 퇴적층에서 산소 석출물을 생성하여 내부 게터링 효과를 향상시킬 수 있을뿐만 아니라, 다른쪽 면을 무결함으로 할 수 있다. 이 때문에 정밀도가 높은 반도체 장치를 얻을수가 있다.
또한 본 발명에 의하면, 반도체 실리콘 웨이퍼의 뒷면에 두께 약 1㎚ - 3㎚의 산화물을 형성한 후에 다결정 실리콘층을 퇴적하기 때문에, 그 후의 고온 열처리시에 산화막의 작용에 의해 다결정 실리콘의 재결정화가 억제된다. 따라서, 반도체 제조 프로세스 전체에 걸쳐 높은 게터링 능력이 유지되고, 금속 오염에 의한 반도체 실리콘 웨이퍼의 표면 결함의 발생을 저감할 수 있다.

Claims (6)

  1. 반도체 웨이퍼의 한쪽 면에 H2O2/H2SO4, 희석 HF(HF:H2O), H2O2/HCl/H2O 및 콜린/H2O2/H2O의 약액 중 하나에 의해 산화막을 형성하는 공정과, 상기 산화막 위에 다결정 실리콘 층을 형성하는 공정과, 상기 반도체 웨이퍼를 불활성 가스, 환원성 가스 또는 이것들의 혼합 가스 중에서 열처리하여 상기 반도체 웨이퍼의 다른쪽 면 및 그 근처에서 산소를 방출하여 무결함층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  2. 제1항에 있어서, 상기 열처리는 1100℃ 이상에서 행해지는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  3. 제1항에 있어서, 상기 다결정 실리콘 층은 기상 성장법에 의해 형성되는 것을 특징으로 하는 반도체 실리콘 웨이퍼 제조 방법.
  4. 반도체 실리콘 웨이퍼와, 상기 반도체 웨이퍼의 한쪽면에 H2O2/H2SO4, 희석 HF(HF:H2O), H2O2/HCl/H2O 및 콜린/H2O2/H2O의 약액 중 하나에 의해 형성된 산화막과, 상기 산화막 위에 형성된 다결정 실리콘 층을 갖는 것을 특징으로 하는 반도체 웨이퍼.
  5. 제4항에 있어서, 상기 산화막의 두께는 1㎚ - 3㎚인 것을 특징으로 하는 반도체 웨이퍼.
  6. 제1항에 있어서, 상기 산화막의 두께는 1㎚ - 3㎚인 것을 특징으로 하는 반도체 실리콘 웨이퍼 제조 방법.
KR1019940017349A 1993-07-22 1994-07-19 반도체 실리콘 웨이퍼 및 그 제조 방법 KR100232914B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP93-181602 1993-07-22
JP18160293 1993-07-22
JP94-128959 1994-06-10
JP6128959A JPH0786289A (ja) 1993-07-22 1994-06-10 半導体シリコンウェハおよびその製造方法

Publications (2)

Publication Number Publication Date
KR950004449A KR950004449A (ko) 1995-02-18
KR100232914B1 true KR100232914B1 (ko) 1999-12-01

Family

ID=26464517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940017349A KR100232914B1 (ko) 1993-07-22 1994-07-19 반도체 실리콘 웨이퍼 및 그 제조 방법

Country Status (5)

Country Link
US (2) US5534294A (ko)
EP (1) EP0635879B1 (ko)
JP (1) JPH0786289A (ko)
KR (1) KR100232914B1 (ko)
DE (1) DE69431385T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578162B1 (ko) * 1997-12-17 2006-09-18 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼의 열처리방법과 실리콘 단결정 웨이퍼
WO2012111868A1 (ko) * 2011-02-16 2012-08-23 한솔테크닉스(주) 기판처리시스템

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
JP3134719B2 (ja) * 1995-06-23 2001-02-13 信越半導体株式会社 半導体ウェーハ研磨用研磨剤及び研磨方法
JP3545131B2 (ja) * 1996-06-11 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1074770A (ja) * 1996-08-01 1998-03-17 Siemens Ag ドープされたシリコン基板
JPH10154713A (ja) * 1996-11-22 1998-06-09 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法およびシリコンウエーハ
CA2194653A1 (en) * 1997-01-08 1998-07-08 Junichi Matsushita Hydrogen heat treatment method of silicon wafers using a high-purity inert substitution gas
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
WO1998045507A1 (en) * 1997-04-09 1998-10-15 Memc Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
US6146980A (en) * 1997-06-04 2000-11-14 United Microelectronics Corp. Method for manufacturing silicon substrate having gettering capability
US6022793A (en) 1997-10-21 2000-02-08 Seh America, Inc. Silicon and oxygen ion co-implantation for metallic gettering in epitaxial wafers
JP2000031153A (ja) * 1998-07-13 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｉウエーハ及びその製造方法
US6828690B1 (en) 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
JP2002524845A (ja) * 1998-09-02 2002-08-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
DE69933777T2 (de) 1998-09-02 2007-09-13 Memc Electronic Materials, Inc. Verfahren zur herstellung von einem silizium wafer mit idealem sauerstoffausfällungsverhalten
JP4405082B2 (ja) * 1998-09-02 2010-01-27 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 内部ゲッタリング性の改良された熱アニーリングされたウエハ
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
EP1624482B1 (en) * 1998-09-02 2009-07-29 MEMC Electronic Materials, Inc. Thermally annealed silicon wafers having improved intrinsic gettering
JP3264367B2 (ja) * 1998-10-14 2002-03-11 信越半導体株式会社 サンドブラスト処理剤、それを用いて処理されたウェーハ及びその処理方法
EP1125008B1 (en) 1998-10-14 2003-06-18 MEMC Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
JP2000154070A (ja) * 1998-11-16 2000-06-06 Suminoe Textile Co Ltd セラミックス三次元構造体及びその製造方法
JP3719021B2 (ja) 1998-12-04 2005-11-24 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
DE19925044B4 (de) * 1999-05-28 2005-07-21 Siltronic Ag Halbleiterscheibe mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
US20030051656A1 (en) 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
JP4748178B2 (ja) * 1999-07-28 2011-08-17 株式会社Ｓｕｍｃｏ 点欠陥の凝集体が存在しないシリコンウェーハの製造方法
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
CN1441961A (zh) * 2000-06-30 2003-09-10 Memc电子材料有限公司 形成具有洁净区的硅片的方法和装置
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
JP4603677B2 (ja) * 2000-11-09 2010-12-22 信越半導体株式会社 アニールウェーハの製造方法及びアニールウェーハ
US20110263126A1 (en) 2000-11-22 2011-10-27 Sumco Corporation Method for manufacturing a silicon wafer
TWI256076B (en) * 2001-04-11 2006-06-01 Memc Electronic Materials Control of thermal donor formation in high resistivity CZ silicon
US20020179006A1 (en) * 2001-04-20 2002-12-05 Memc Electronic Materials, Inc. Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
JP4566478B2 (ja) * 2001-08-09 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP2003188176A (ja) * 2001-12-18 2003-07-04 Komatsu Electronic Metals Co Ltd シリコンウェーハおよびシリコンウェーハの製造方法
KR20040029231A (ko) * 2002-09-25 2004-04-06 엘지.필립스 엘시디 주식회사 형광램프 및 이를 이용한 백라이트 유닛
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
WO2005024908A2 (en) * 2003-09-05 2005-03-17 Si2 Technologies, Inc. Laser transfer articles and method of making
JP2005093869A (ja) * 2003-09-19 2005-04-07 Mimasu Semiconductor Industry Co Ltd シリコンウエーハの再生方法及び再生ウエーハ
JP2006294691A (ja) * 2005-04-06 2006-10-26 Toshiba Corp 半導体基板及び半導体装置とその製造方法
US8008107B2 (en) * 2006-12-30 2011-08-30 Calisolar, Inc. Semiconductor wafer pre-process annealing and gettering method and system for solar cell formation
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
KR100984860B1 (ko) * 2008-07-10 2010-10-04 주식회사 하이닉스반도체 웨이퍼 가공방법
US7977216B2 (en) 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
CN101905877B (zh) * 2009-06-02 2013-01-09 清华大学 碳纳米管膜的制备方法
CN102460658B (zh) * 2009-06-03 2016-02-10 环球晶圆日本股份有限公司 硅晶片及硅晶片的热处理方法
CN101993055B (zh) * 2009-08-14 2013-02-13 清华大学 碳纳米管膜先驱、碳纳米管膜及其制备方法
CN104285285B (zh) * 2012-08-22 2017-03-01 富士电机株式会社 半导体装置的制造方法
DE112015002599T5 (de) * 2014-06-02 2017-04-06 Sumco Corporation Silicium-Wafer und Verfahren zu dessen Herstellung

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053335A (en) * 1976-04-02 1977-10-11 International Business Machines Corporation Method of gettering using backside polycrystalline silicon
GB2080780B (en) * 1980-07-18 1983-06-29 Secr Defence Heat treatment of silicon slices
AT380974B (de) * 1982-04-06 1986-08-11 Shell Austria Verfahren zum gettern von halbleiterbauelementen
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4666532A (en) * 1984-05-04 1987-05-19 Monsanto Company Denuding silicon substrates with oxygen and halogen
JPS61135128A (ja) * 1984-12-06 1986-06-23 Toshiba Corp 半導体装置の製造方法
DE3910185C2 (de) * 1988-03-30 1998-09-24 Nippon Steel Corp Siliziumplättchen mit hervorragendem Gettervermögen und Verfahren zu dessen Herstellung
JPH0648686B2 (ja) * 1988-03-30 1994-06-22 新日本製鐵株式会社 ゲッタリング能力の優れたシリコンウェーハおよびその製造方法
US5189508A (en) * 1988-03-30 1993-02-23 Nippon Steel Corporation Silicon wafer excelling in gettering ability and method for production thereof
JPH0247836A (ja) * 1988-08-10 1990-02-16 Nec Corp 半導体装置の製造方法
JPH0828353B2 (ja) * 1988-12-28 1996-03-21 東芝セラミックス株式会社 保管用保護被膜付きシリコンウエハ及びシリコンウエハの保管用保護被膜の形成方法
JP2774855B2 (ja) * 1990-03-23 1998-07-09 新日本製鐵株式会社 ゲッタリング効果増強シリコン基板及びその製造方法
JPH0453140A (ja) * 1990-06-18 1992-02-20 Fujitsu Ltd シリコン単結晶ウエハの処理方法
JP3063143B2 (ja) * 1990-10-29 2000-07-12 日本電気株式会社 Ｓｉ基板の製造方法
JPH04171827A (ja) * 1990-11-05 1992-06-19 Nec Yamagata Ltd 半導体装置の製造方法
JP2762183B2 (ja) * 1991-09-17 1998-06-04 三菱マテリアル株式会社 シリコン基板の製造方法
JP3024409B2 (ja) * 1992-12-25 2000-03-21 日本電気株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578162B1 (ko) * 1997-12-17 2006-09-18 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼의 열처리방법과 실리콘 단결정 웨이퍼
WO2012111868A1 (ko) * 2011-02-16 2012-08-23 한솔테크닉스(주) 기판처리시스템

Also Published As

Publication number Publication date
EP0635879A3 (en) 1996-10-23
US5534294A (en) 1996-07-09
DE69431385T2 (de) 2003-05-15
EP0635879B1 (en) 2002-09-18
DE69431385D1 (de) 2002-10-24
EP0635879A2 (en) 1995-01-25
US5738942A (en) 1998-04-14
KR950004449A (ko) 1995-02-18
JPH0786289A (ja) 1995-03-31

Similar Documents

Publication Publication Date Title
KR100232914B1 (ko) 반도체 실리콘 웨이퍼 및 그 제조 방법
JP3988307B2 (ja) シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
KR0132036B1 (ko) 반도체기판 및 그 처리방법
KR0139730B1 (ko) 반도체 기판 및 그 제조방법
KR20010080335A (ko) 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼
US7537657B2 (en) Silicon wafer and process for producing it
JPH11189493A (ja) シリコン単結晶およびエピタキシャルウェーハ
KR960016834B1 (ko) 반도체기판의 제조방법
US20030175532A1 (en) Silicon single crystal, silicon wafer, and epitaxial wafer
WO1998025299A1 (fr) Procede de fabrication d'une tranche epitaxiee semi-conductrice de silicium et d'un dispositif semi-conducteur
JP3454033B2 (ja) シリコンウェーハおよびその製造方法
JPH03295235A (ja) エピタキシャルウェーハの製造方法
US4193783A (en) Method of treating a silicon single crystal ingot
JPH09199416A (ja) 半導体基板とその製造方法
JP2007266125A (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP3022044B2 (ja) シリコンウエハの製造方法およびシリコンウエハ
JP5338559B2 (ja) シリコンエピタキシャルウェーハの製造方法
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
US20230028127A1 (en) Method for manufacturing epitaxial wafer and epitaxial wafer
JPH05326467A (ja) 半導体基板及びその製造方法
JPH09266212A (ja) シリコンウエーハおよびその製造方法
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JPH0897221A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
EP0525455A2 (en) Extrinsic gettering for a semiconductor substrate
JPS5852329B2 (ja) 半導体装置の製造法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080813

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee