JPS5852329B2 - 半導体装置の製造法 - Google Patents

Description

【発明の詳細な説明】 この発明は半導体装置の製造法、特にプレーナ技術にお
ける表面酸化処理に関する。

半導体集積回路装置等の製造において広く用いられてい
るプレーナ技術は、通常、シリコン半導体ウェハの表面
に熱酸化により形成される二酸化シリコン（Ｓ １０２
）被膜を不純物選択拡散のためのマスクに利用するもの
である。

この熱酸化工程での高温処理で半導体結晶に積層欠陥が
発生する。

この積層欠陥発生のメカニックスは明らかでないが、ｐ
ｎ接合部に積層欠陥が存在すると、逆耐圧の低下−リー
ク電流の増大、雑音特性の劣化など電気的特性に悪影響
を及ぼすことが知られている。

熱酸化による積層欠陥の発生原因として、（１）結晶自
体に問題がある場合、（２）熱処理方法に不備がある場
合とが考えられる。

上記（２）については例えばＪ、 Ａｐｐｌ、Ｐｈｙｓ
、 ５Ｖｏｌ、４３．Ｎｏ、１１においてＤｒｕｍ ＆
Ｇｅ１ｄｅｒがＨＦの汚染が原因で積層欠陥が発生す
ることを述べ、このことは（１００）結晶ウェハや（１
００）エピタキシャル結晶層に限り観察される現象であ
り、その対策としてエピタキシャル成長後にエツチング
処理することを言及している。

なおＬＴＰ（低温度表面絶縁膜形成）、ＨＴＰ（高温度
表面絶縁膜形成）等の技術では高温度の不純物拡散が原
因で結晶表面層にミスフィツト転位、はみ出し転位等の
種々の欠陥を発生するため、これらの欠陥をエツチング
によって除去することが知られている。

しかし上記の欠陥は積層欠陥とは異なるものである。

本発明では上記（１）による積層欠陥の発生を防止する
場合、すなわち表面酸化の前処理法を対象とするもので
ある。

本願発明者等は、積層欠陥の発生原因の一つとして、シ
リコン結晶中に微小欠陥（スワール、不純物の析出）の
存在にあることに着目し、種々の条件での熱処理により
微小欠陥の分布形態を変化させて、積層欠陥の発生が変
る様子を観察し、その結集積層欠陥の発生を抑制する熱
処理法を見出した。

したがってこの発明の目的は半導体結晶における熱酸化
による積層欠陥の発生を抑制することにある。

上記目的を達成するために本発明は、半導体結晶基体又
は基体の主面上に成長させたエピタキシャル半導体層に
表面酸化膜を形成するにあたって、まず非酸化性雰囲気
中で表面層から結晶の微小欠陥を外部へ逸散させるに必
要な程度の温度と時間をかけて高温熱処理を施し、次に
上記微小欠陥が残留する深さだけ表面層部分をエツチン
グにより除去し、しかるのちに表面酸化を行なうことを
要旨とする。

そしてこの発明の望ましい実施態様としては、前記熱処
理温度を１０００℃以上とし処理時間１乃至２０時間と
するとともに、除去する表面層の深さを０．１乃至１０
μｍとするものである。

以下図面を参照し具体的に説明する。

第１図はｎｐｎ トランジスタの製造工程に本発明を適
用した場合の実施例の各工程におけるウェーハの模型的
断面を示すものである。

（ａ） 導電型ｎ型シリコン結晶基体（ウェハ）１を
用意し、その表面を鏡面に仕上げる。

この結晶内部には同図２で示すような微小欠陥が無数に
存在する。

この微小欠陥は熱酸化処理の際に積層欠陥発生の核とな
るものであり、基体全域にわこってほぼ均一もしくは、
渦巻状（スワール）の分布で存在する。

（ｂ） 高温熱処理、例えば１２００℃で２時間、窒
素雰囲気中で行なう。

この熱処理により、基体の表面附近の微小欠陥が表面か
ら外部に逸散し、ごく表面層４を除き、表面から約３０
ｐｍまでの間に微小欠陥の存在しない無欠陥領域３が
形成される。

（ｃ） 表面エッチ、例えばエッチ液としてフッ酸：
硝酸＝１：１９（体積比）を使用し、時間は１〜２分程
度、エッチ量０．５〜４μｍのエツチングを行ない、微
小欠陥の残存する結晶表面層４を除去する。

（ｄ） 表面酸化処理、例えば１ｏｏｏ℃湿潤０２（
９５℃水蒸気）中に３時間保持することにより厚さ０．
７〜０．８μｍの酸化膜５を形成する。

この酸化処理の加熱で前記微小欠陥２の存在する中層部
分ではそれが核となって積層欠陥６が発生するが、表面
層に近い無欠陥領域３には積層欠陥は発生しないことが
観察された。

（ｅ） この後、公知のプレーナ技術により、ｐ型ベ
ース層、ｎ＋型エミッタ層を選択拡散で形成し、表面酸
化膜のコンタクト窓開後、蒸着アルミニウムによる電極
Ｅ、Ｂ、Ｃを形成しｎｐｎトランジスタを完成する。

以上実施例で述べたように本発明によれば、表面熱酸化
の前処理として非酸化性雰囲気下の高温処理により無欠
陥領域をつくり、つぎに表面エツチングにより表面層の
残留微小欠陥を除去することにより、表面熱酸化で少な
くとも能動領域となる表面層には積層欠陥の発生を抑制
し、耐圧、雑音等の電気的特性の影響を少なくする効果
を挙げ得る。

このように本発明の目的が達成できるがその理由は下記
のごとくである。

シリコン結晶における微小欠陥の発生及び構造について
次のように考えられる。

融液からシリコン単結晶成長時には、融点における熱平
衡濃度の原子空孔が単結晶中に取込まれる。

温度が下がると熱平衡な空孔濃度も減少するので結晶成
長後の冷却過程で過剰な空孔が存在する。

過剰な空孔はどこかで消滅しなければならない。

空孔の消滅場所は結晶表面、他の結晶欠陥（転位など）
などがあるが、無転位結晶では、このような消滅場所は
極めて少ない。

そこで空孔同志が集まって空孔集合体を形成するか、酸
素などの不純物と空孔との複合体を形成して消滅する。

微小欠陥はこれらの空孔集合体又は複合体と考えられて
いる。

微小欠陥を含むウェーハを熱酸化するとここが核になり
、ｅｘｔｒｉｎｓｉｃ型積層欠陥（通称ラインデエフェ
クト）が発生する。

積層欠陥が素子に存在するとリーク電流の増加、逆耐圧
低下、雑音特性劣化等の不良の原因になることは前述し
た通りである。

そこで表面酸化を行なう前に熱処理（アニール）し、素
子形成領域、厳密には電気的に活性になる深さまでの領
域に存在する微小欠陥を無くすることが狙いである。

微小欠陥が高温処理により消滅する機構を点欠陥（空孔
、格子間原子）の熱平衡における移動で説明する。

空孔集合体に空孔がぶつかれば集合体は成長し、格子間
原子がぶつかれば縮少する。

結晶全体のエネルギーを考えれば欠陥が存在しない方が
エネルギーが低くなるので、反応は微小欠陥が縮少、消
滅する方向に進む。

高温では点欠陥の平衡濃度及び易動度が増加するための
反応が促進される。

格子間原子は、格子位置にあるシリコン原子が格子間に
飛出し、空孔を形成すること（こより出来る。

微小欠陥の消滅に格子間原子が消滅されると、過剰な空
孔が結晶中に残るが、ウェーバ表面は空孔の消滅場所で
あるので、空孔はここまで拡散し消滅する。

さらに酸素等の不純物はウェーバ表面まで拡散し、Ｓｉ
Ｏ等になり、結晶外部へ蒸発する。

しかしごく表面層に外部へ蒸発できなかった不純物が残
る。

このようにして微小欠陥は熱処理によってウェーバ表面
から内部へ向って次第に消滅していく。

ここでプロセス途上のウニ。

ハや再生されるウェーバ等のごとく一度酸化、拡散処理
を経たつ工−ハを熱処理する場合を考えて見よう。

前述したように微小欠陥は熱酸化を受けるとこれが核と
なってｅｘｔｒｉｎｓｉｃ型積層欠陥になる。

この積層欠陥は余分なシリコン原子面（格子間シリコン
原子が集まって形成される）が入り込んだ構造をしてい
る。

したがってこの積層欠陥に空孔がぶつかると消滅する。

すなわち格子間原子が寄与する微小欠陥の消滅とは全く
逆のプロセスで積層欠陥の消滅が起るのである。

第３図に示す通り本発明によって作られた半導体基板の
ｈｉを調べると、約３０μｍ程度の無欠陥領域３が基板
表面に形成されていることが確認される。

なお第２図は本発明による効果を示すための熱処理後の
基体表面エッチ量と積層欠陥密度を示す実測グラフであ
る。

前記実施例ではトランジスタを用いて説明したが、本発
明はこれに限定されるものでなく、バイポーラＩＣ、Ｍ
Ｏ８ＴＣ，ダイオード等にも同様に適用できる。

鏡面ウェーバだけでなく、エピタキシャルウェーハにも
適用できる。

またエビクキシャル成長前に基板ウェーバに適用できる
。

ウェーバの導電型はｎ型、ｐ型いずれでもよい。

結晶面方位は（１１１）、（１００）をはじめ、その他
の結晶面のウェーバに対しても有効である。

高温熱処理の雰囲気は非酸化性雰囲気であればよく、Ｎ
２ ＊ Ａｒ ＋ Ｈ２＋真空等が適用できる。

熱処理条件は素子製造の酸化・拡散工程の条件により異
なる。

一般に熱処理温度が高い時は短時間でよく、温度が低い
時は長時間を必要とする。

高温熱処理後の表面エッチは化学的なエツチングだけで
なく、機械的、化学的な研摩（従来の鏡面研摩）でもよ
い。

この発明の応用できる分野としては、ＭＯ８ＩＣ。

バイポーラＩＣ，ｌ−ランジスタ、ダイオード全般であ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例の各工程における半導体装
置の□□□面図である。 第２図は熱処理後の表面エッチ量と積層欠陥密度との関
係を示す実測グラフ、第３図は本発明によって得られた
半導体基板の断面拡大図である。 １・・・・・・結晶基体（ウェハ）、２・・・・・・微
小欠陥の存在する領域、３・・・・・・無欠陥領域、４
・・・・・・欠陥の残存する表口層部分、５・・・・・
・表面酸化膜、６・・・・・・積層欠陥の存在する領域
。

Claims (1)

1. 【特許請求の範囲】 １ 半導体結晶基体又基体の主面上に成長させたエピタ
   キシャル半導体層に表面酸化膜を形成するにあたって、
   まず非酸化性雰囲気中で表面層から結晶の微小欠陥を外
   部へ逸散させるに必要な程度の温度と時間をかけて高温
   熱処理を施し、次に上記微小欠陥が残留する深さだけ表
   面層部分を除去し、しかるのちに表面酸化を行なうこと
   を特徴とする半導体装置の製造法。 ２ 前記熱処理温度を１０００℃以上とし、処理時間を
   １乃至２０時間とするとともに、除去する表面層の深さ
   を０．１乃至１０μｍとする特許請求の範囲第１項記載
   の半導体装置の製造法。