JP2004214402A - 半導体基板及びその製造方法 - Google Patents
半導体基板及びその製造方法 Download PDFInfo
- Publication number
- JP2004214402A JP2004214402A JP2002381902A JP2002381902A JP2004214402A JP 2004214402 A JP2004214402 A JP 2004214402A JP 2002381902 A JP2002381902 A JP 2002381902A JP 2002381902 A JP2002381902 A JP 2002381902A JP 2004214402 A JP2004214402 A JP 2004214402A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon
- crystal layer
- atoms
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
Abstract
【課題】７０（ｎｍ）世代のリソグラフィー工程の平坦度要求に応え、且つ酸化・非酸化という雰囲気ガス種に関わらず、加熱工程におけるオートドーピングを回避しながらも十分なゲッタリング能力の確保を可能とする。
【解決手段】本発明の半導体基板は、ＤＳＰウエハまたは準ＤＳＰウエハ（図２）であって、基板表面に配列した２５×８（ｍｍ２）の長方形領域の９５％以上において、ＳＦＱＲ値≦７０（ｎｍ）なる平坦度を有し、５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下の濃度にホウ素を含有する。具体的には、当該基板ホウ素濃度を有するシリコン基板１１の表面上に、エピタキシャル成長によるシリコン結晶層１２が形成されてなる。
【選択図】 図１
【解決手段】本発明の半導体基板は、ＤＳＰウエハまたは準ＤＳＰウエハ（図２）であって、基板表面に配列した２５×８（ｍｍ２）の長方形領域の９５％以上において、ＳＦＱＲ値≦７０（ｎｍ）なる平坦度を有し、５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下の濃度にホウ素を含有する。具体的には、当該基板ホウ素濃度を有するシリコン基板１１の表面上に、エピタキシャル成長によるシリコン結晶層１２が形成されてなる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、表面及び裏面の双方が鏡面加工されてなる半導体基板、これを用いた半導体装置及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来より、半導体集積回路用の半導体基板として、１×１０１９（ａｔｏｍｓ／ｃｍ３）の濃度にホウ素（Ｂ）を含むシリコン基板表面、にシリコン薄膜をエピタキシャル成長させたエピウエハ（以下、ｐ／ｐ＋と呼ぶ）が広く用いられている。ホウ素とｄ電子系重金属原子（例えば鉄）は、シリコン中において複合体（鉄ホウ素ペア）を形成するという働きを持つ。この働きによって、シリコン中のホウ素はｄ電子系重金属汚染原子を吸引及び捕獲する、いわゆるゲッタリング作用（ホウ素ゲッタリングと呼ばれている）を有する。そのため、半導体素子の活性領域からデバイスにとって最も有害な重金属原子を除去することができ、歩留まり向上が図られている。ホウ素を高濃度に含有しているｐ＋基板、更にはｐ／ｐ＋は、ｄ電子系重金属汚染原子に対して絶大なるゲッタリング能力を持つ。
【０００３】
【特許文献１】
特開２０００−７２５９５号公報
【特許文献２】
特開昭６０−３１２３１号公報
【特許文献３】
特開平１０−５０７１５号公報
【特許文献４】
特開平１１−２０４５３４号公報
【特許文献５】
特開２００２−２０８５９６号公報
【特許文献６】
特開平１０−２２９０９３号公報
【非特許文献１】
Ｍ． Ｊ． Ｂｉｎｎｓ， Ｓ． Ｋｏｍｍｕ， Ｍ． Ｒ． Ｓｅａｃｒｉｓｔ， Ｒ． Ｗ． Ｓｔａｎｄｌｅｙ， Ｒ． Ｗｉｓｅ， Ｄ． Ｊ． Ｍｙｅｒｓ， Ｄ． Ｔｉｓｓｅｒａｎｄ ａｎｄ Ｄ． Ｄｏｙｌｅ， Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ Ｐｒｏｃｅｅｄｉｎｇｓ Ｖｏｌｕｍｅ ２００２−２， ｐｐ ６８２．
【非特許文献２】
第５７回応用物理学関係連合講演会予稿集、７ｐ−ＺＧ−５
【非特許文献３】
Ｙ． Ｓｈｉｒａｋａｗａ， Ｈ． Ｙａｍａｄａ−Ｋａｎｅｔａ ａｎｄ Ｈ． Ｍｏｒｉ， Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ７７，４１ （１９９６）
【０００４】
【発明が解決しようとする課題】
上述のｐ／ｐ＋は、エピ成膜時の加熱によってｐ＋裏面からホウ素が飛び出し、エピ膜に取り込まれて比抵抗（ホウ素濃度）を変えてしまうというエピ成膜中のオートドーピングを回避するために、ｐ＋基板の裏面に低温ＣＶＤで形成された酸化膜（ＬＴＯ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）が形成されている。
【０００５】
２００１年版国際半導体ロードマップ（ＴＲＳ：Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄｍａｐ ｆｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）において、２００６年には最小加工線幅７０（ｎｍ）のトランジスタを有する半導体集積回路の実用化が予測されており、同時にこのトランジスタを作製するためのシリコン基板に対し、ＳＦＱＲ（Ｓｉｔｅ Ｆｒｏｎｔｌｅａｓｔ ｓｑｕａｒｅ Ｒａｎｇｅ）値を少なくとも７０（ｎｍ）以下にする必要があるとしている。ここでＳＦＱＲとは、ウエハの平坦度を表すために最も頻繁に用いられているパラメータであり、ウエハ表面のある領域（通常はスキャニング・ステッパーのスリットサイズ：２５×８（ｍｍ２））において、数学的に求められた最小２乗平面からのウエハ表面の凹凸振幅として定義される。この要求値は、７０（ｎｍ）の微細加工を行うのに必要なリソグラフィーの性能から半経験的に求められたものであり、これを満足しないと微細パターン（特にトランジスタのゲート電極）を所望のサイズに製造することが不可能になる。一般的に、最小加工線幅と等しいＳＦＱＲ値を有するウエハでなければ、リソグラフィー工程でデフォーカスを生じてパターン形成不良を惹起することが広く認識されており、ＩＴＲＳもこの考え方でウエハ平坦度を要求している。
【０００６】
半導体集積回路作製用のシリコンウエハとして、片面鏡面（ＳＳＰ：Ｓｉｎｇｌｅ Ｓｉｄｅ Ｐｏｌｉｓｈｅｄ）ウエハが広く用いられている。上述の裏面にＬＴＯ膜を持つｐ／ｐ＋もＳＳＰウエハである。しかしながら、図１８に示すように、７０（ｎｍ）世代の半導体集積回路の開発にあたって、従来の製造方法によるＳＳＰウエハではＳＦＱＲ値≦７０（ｎｍ）を満たすのは高々４０％程度であり、従ってＳＦＱＲ値≦７０（ｎｍ）を達成できないという問題が発生している。即ち、従来技術により作製したウエハを用いる限り、７０（ｎｍ）ルールのデバイスを高歩留まりで製造することは不可能である。
【０００７】
以下、従来におけるＳＳＰウエハの製造プロセスの一例を簡潔に示す。
シリコン単結晶インゴットの製造 ⇒ 円柱ブロックヘの切断加工 ⇒ 円柱ブロックの外周研削加工 ⇒ ワイヤソーによるスライス加工 ⇒ ラッピング加工 ⇒ 酸またはアルカリエッチング ⇒ 片面研磨加工。
【０００８】
ＳＳＰウエハを基板にしたエピウエハの製造プロセスは、上記の片面研磨加工の後に更に、
裏面にＬＴＯ膜を堆積 ⇒ 表面にエピタキシャル・シリコン結晶層を成長。
となる。
前記製造プロセスにおいては、各工程間の洗浄を簡単のため省略してある。ここでＳＳＰウエハの平坦度に大きく影響するのは、ラッピング加工後の酸またはアルカリエッチングと片面研磨加工である。
【０００９】
ラッピング加工は非常に高い平坦度を実現できるが、ウエハ表面に歪みや不純物が残るために、酸またはアルカリエッチングを行ってこれらを除去する必要がある。
【００１０】
酸エッチングは拡散律速過程であるので、酸エッチング液のウエハ近傍における流れの不均一がエッチング速度に影響し、歪みや不純物を除去できるもののエッチングむらに起因する凹凸が発生しやすい。他方、アルカリエッチングは表面反応律速であるため、エッチング液流れの不均一の影響は小さいが、シリコンに対しては異方性、即ち結晶方位によってエッチング速度が異なるので、表面に異方性起因の凹凸が現われやすい。しかし、この凹凸の周期は酸エッチング起因の凹凸周期の数１０分の１以下なので、今日ではアルカリエッチングあるいはアルカリエッチング＋酸エッチングが主として用いられている。
【００１１】
上記のように、エッチング終了後のウエハからは歪みや不純物は十分除去されているものの、表面、裏面共に凹凸が発生しており、これを除去して平坦な表面を実現するのが次の研磨加工である。
【００１２】
しかしながら、現在では未だ片面研磨方法が主流技術であり、これは裏面をセラミック・プレートに接着または吸着して表面を研磨する方法である。従って研磨終了後に確かに表面は平坦になるが、それはプレートに接着（または吸着）した状態でのことであり、ウエハをプレートから取り外すと裏面の凹凸は研磨終了後もそのまま残っているため、裏面の凹凸の一部が表面に伝達あるいは転写（ｐｒｉｎｔ ｔｈｒｏｕｇｈ）される。この転写が原因で表面の凹凸が生じ、ＳＦＱＲとして測定される。
【００１３】
以上からわかるように、表裏をともに研磨すれば非常に平坦度の高い（ＳＦＱＲ値の小さい）ウエハを実現できる。表裏を共に研磨したウエハをＤＳＰ（ＤｏｕｂｌｅＳｉｄｅ Ｐｏｌｉｓｈｅｄ）ウエハという。但し、ＤＳＰウエハはドライエッチング時における静電チャックとの接触面積が、ＳＳＰウエハと較べて非常に大きく、このためコンタクト・ホールを形成するとその直径がＳＳＰウエハの場合に較べて大きく異なってしまうことが知られている。また静電チャックからのデ・チャッキング（ｄｅ−ｃｈｕｃｋｉｎｇ）シーケンスがＳＳＰウエハと大きく異なること、ＳＳＰウエハ用の搬送系ではＤＳＰウエハはすべりを起こしてしまうことも認識されており、これらのことから、ＳＳＰウエハとＤＳＰウエハとを同じデバイス製造ラインで用いることが難しい、あるいはコストアップになることが判明している。
【００１４】
ＳＦＱＲ≦７０（ｎｍ）を達成するためには、ウエハ裏面の凹凸を低減する必要があることは前節の議論から明らかである。その一つの方法は両面研磨を行う方法である。発明者らの測定によれば、ＤＳＰウエハは、ＳＦＱＲ≦７０（ｎｍ）を満足しており（図１参照）、十分に７０（ｎｍ）世代のリソグラフィーの要求に答えている。しかしながら前節で述べたように、ＤＳＰウエハは従来ではＳＳＰウエハと同じ製造プロセスで用いることが難しいという問題がある。
【００１５】
そこで案出されたのが、従来のＳＳＰウエハの裏面を軽く研磨して裏面凹凸を部分的に除去したウエハである（以下、このウエハを準ＤＳＰウエハ（Ｓｅｍｉ−ＤＳＰウエハ）と呼ぶ。）。この新しいＳＳＰウエハもまたＳＦＱＲ≦７０（ｎｍ）を満足している（図２参照）。しかも裏面の凹凸状態が従来のＳＳＰウエハに近いので、デバイス・プロセス上の不具合が発生しない。
【００１６】
以上の議論から、今後の微細デバイス（具体的には、７０（ｎｍ）世代以降）を製造するリソグラフィープロセスにて十分な平坦度を実現するには、裏面をわずかに研磨した準ＤＳＰウエハまたは完全なＤＳＰウエハを用いなければならない。
【００１７】
ところが、ＤＳＰウエハを基板とするｐ／ｐ＋エピウエハの作製工程において、裏面にＬＴＯ膜を堆積することが新たな問題を引き起こす。それは以下の通りである。
【００１８】
ＬＴＯ膜の成膜及びエピ層の成長を含む、考え得るプロセスは、
▲１▼……ラッピング加工 ⇒ 酸またはアルカリエッチング ⇒ 裏面研磨 ⇒ ＬＴＯ膜の成膜 ⇒ 表面研磨 ⇒ エピ層の成長
▲２▼……ラッピング加工 ⇒ 酸またはアルカリエッチング ⇒ 表面研磨 ⇒ ＬＴＯ膜の成膜 ⇒ 裏面研磨 ⇒ エピ層の成長
▲３▼……ラッピング加工 ⇒ 酸またはアルカリエッチング ⇒ 両面研磨 ⇒ＬＴＯ膜の成膜 ⇒ エピ層の成長
▲４▼……ラッピング加工 ⇒ 酸またはアルカリエッチング ⇒ＬＴＯ膜の成膜 ⇒ 両面研磨 ⇒ エピ層の成長
のいずれかである。しかし、▲２▼，▲３▼では、ＬＴＯ膜の成膜時に表面の少なくとも一部を治具またはサセプターで支持しなければならない。これはウエハ表面にキズ発生や異物付着のリスクを増やすことになるので、再度表面を研磨したり洗浄工程を追加しなければならなくなり、ウエハの価格上昇を引き起こす。
【００１９】
従って、準ＤＳＰウエハまたはＤＳＰウエハを基板とするエピウエハの製造プロセスは▲１▼または▲４▼に絞られる。▲４▼ではシリコンウエハそのものはＳＳＰのままであるが、ＬＴＯ膜表面を研磨しているので、実質的にはＤＳＰウエハである。しかし最近では、ＬＴＯ膜そのものもウエハ価格上昇の一因になるとして、これをはずすエピウエハが開発されている。
【００２０】
玉塚らは、ＬＴＯ膜を形成しないｐ／ｐ＋エピウエハを案出した（特許文献１参照）。この場合、ＬＴＯ膜を形成しないことにより生じる問題は、エピ成膜中のオートドーピングである。彼らは、ｐ＋基板中のホウ素濃度を従来の１×１０１９（ａｔｏｍｓ／ｃｍ３）から、２．５×１０１７（ａｔｏｍｓ／ｃｍ３）以上８×１０１８（ａｔｏｍｓ／ｃｍ３）以下の範囲へ下げることにより、オートドーピング対策を不要とした。ｄ電子系以外の元素（例えばモリブデン）に対してはホウ素ゲッタリングは作用せず、酸素析出物によるゲッタリングが有効であることが知られている。玉塚らは、酸素析出物の形成を促進し酸素析出ゲッタリングを付加するために、ｐ＋基板（結晶）育成中に不純物窒素をドーピングすることも案出している。
【００２１】
しかしながら、ＬＴＯ膜を有しないｐ／ｐ＋エピを用いて半導体集積回路を製造すると、加熱工程におけるオートドーピングという新たな問題に直面することが判った（特許文献２でＢｉｎｎｓ らが指摘している。）。これは、半導体集積回路作製の加熱工程において、ｐ＋基板中のホウ素が裏面から飛び出して近隣するウエハの表面に付着し、デバイスを作製する領域の比抵抗（ホウ素濃度）を変えてしまうことである。このため、デバイスが正常に動作しないという状況に陥る。Ｂｉｎｎｓらによれば、加熱工程におけるオートドーピング発生の有無は、加熱時の雰囲気ガス種に依存する。酸素雰囲気で加熱処理を施した場合、ウエハ表面に酸化膜が形成される。この酸化膜がオートドーピング阻止の働きを持つ。一方、窒素雰囲気で加熱処理を施した場合、オートドーピングの発生が確認されている。半導体集積回路作製の加熱工程は種々の雰囲気下で行われるため、酸化性・非酸化性という雰囲気ガス種に関わらずオートドーピングが回避できるウエハの開発が望まれている。
【００２２】
本発明は、７０（ｎｍ）世代のリソグラフィー工程の平坦度要求に応え、且つ酸化・非酸化という雰囲気ガス種に関わらず、加熱工程におけるオートドーピングを回避しながらも十分なゲッタリング能力の確保を可能とする半導体基板、半導体装置及びその製造方法を提供することを目的とする。
【００２３】
【課題を解決するための手段】
本発明の半導体基板は、表面及び裏面の双方が鏡面加工されてなる半導体基板であって、前記表面の平坦度としてＳＦＱＲ値≦７０（ｎｍ）を満たし、５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下の濃度にホウ素を含有するものである。
【００２４】
本発明の半導体装置は、前記半導体基板上に半導体素子が形成されてなるものである。
【００２５】
本発明の半導体装置の製造方法は、前記半導体基板を用い、前記半導体基板上に半導体素子を形成する。
【００２６】
本発明の半導体基板の製造方法は、５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下の濃度にホウ素を添加してシリコンウエハを形成する工程と、前記シリコンウエハの結晶層形成面となる表面の裏面を鏡面加工する工程と、前記シリコンウエハの前記表面を鏡面加工し、前記シリコンウエハのＳＦＱＲ値≦７０（ｎｍ）とする工程と、前記シリコンウエハの前記表面に結晶層を形成する工程とを含む。
【００２７】
本発明の半導体基板の製造方法は、ホウ素を添加してシリコンウエハを形成する工程と、前記シリコンウエハの両面を鏡面加工する工程と、前記シリコンウエハの一方の面に結晶層を形成する工程とを含み、前記シリコンウエハの両面の鏡面加工により、ＳＦＱＲ値≦７０（ｎｍ）を満足するとともに、前記ホウ素の濃度を５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下とする。
【００２８】
【発明の実施の形態】
−本発明の基本骨子−
従来の技術の欄で述べた加熱工程におけるオートドーピングを回避するための最も単純な方法は、ｐ＋基板のホウ素濃度を下げることである。しかし、ホウ素の低濃度化は、ホウ素によるゲッタリング能力不足の原因となり、半導体集積回路の動作不良を招きかねない。ところでｐ／ｐ＋のゲッタリング能力は、半導体集積回路の動作不良を招く基準レベルより遥かに高い。従って、このような基準レベルまでのゲッタリング能力の低下を許容することにより、ホウ素の低濃度化は可能である。そこで本発明者は、ｐ＋基板（シリコンウエハ）中のホウ素を低濃度化し、▲１▼加熱工程におけるホウ素のオートドーピングの回避と、▲２▼半導体集積回路の正常動作が可能なゲッタリング能力確保という、相反する２つの課題を満たすホウ素濃度の最適な妥当範囲を定量的に正確に限定し、今後のＳＦＱＲ値≦７０（ｎｍ）の要求に応えるべく、当該最適なホウ素濃度を模索することにした。
【００２９】
また、ホウ素は酸素析出核になることが知られており（例えば、稲葉ら、特許文献３参照）、ホウ素の低濃度化は核密度の低下をもたらし、酸素析出不足、引いては酸素析出ゲッタリング不足を惹起する。本発明者らは、酸素析出核形成に対する不純物炭素の効果を、赤外吸収法を用いて観測した（特許文献４参照）。不純物炭素をドーピングしたＣＺシリコン結晶中の酸素析出核が炭素と酸素の複合体であることを見出した。そこで本発明者は、ホウ素ゲッタリングに加えて、ｄ電子系以外の汚染金属（例えばモリブデン）のゲッタリング源となる酸素析出物の形成を促進するために、エピウエハ作製に用いるシリコン基板に炭素ドーピングを適用することに想到した。炭素による酸素の析出促進効果は、デバイス・プロセスにおける熱処理温度が８００℃かそれ以下に低温化されてもほとんど失われないことが判っており（同文献）、今後のプロセスへ適用することにおいて何ら問題はない。
【００３０】
エピウエハ中におけるホウ素の低濃度化は既に行われている。基板ホウ素濃度をｐ＋の１×１０１９（ａｔｏｍｓ／ｃｍ３）から１×１０１５（ａｔｏｍｓ／ｃｍ３）まで下げたエピウエハが既に開発されている（ｐ／ｐ＋に対してｐ／ｐ−と呼ばれている。）。ｐ／ｐ−はホウ素濃度が低いためにオートドーピングは発生せず、裏面にＬＴＯ膜を持たない。ｐ／ｐ−は、ｐ／ｐ＋が有するホウ素ゲッタリングが全く期待できない。そこで、ｐ−基板に窒素や炭素をドーピングして酸素析出を促進し、酸素析出ゲッタリング能力を付加する技術が開発された。本発明は、オートドーピング回避とゲッタリング能力確保の両立をホウ素濃度を最適化することにより達成し、更にこれを炭素ドーピングで助長することに主眼がある。ウエハの仕様についても、本発明において案出したエピウエハの基板ホウ素濃度は、ｐ／ｐ＋とｐ／ｐ−との中間領域で規定される。
【００３１】
上述した特許文献１以外にも、基板ホウ素濃度を記載した文献は多々あるが、本発明の基板ホウ素濃度範囲は従来技術では規定されていない未使用な領域であり、上記の着眼点に基づき、基板ホウ素濃度の最適範囲を本発明の如く厳格に規定したものは開示・示唆共に皆無である（例えば、特許文献５〜９参照）。加えて、このような中間ホウ素濃度のエピウエハへの炭素ドーピングに関する従来技術も当然ない。
【００３２】
即ち、本発明の半導体基板は、ＤＳＰウエハ（図１）または準ＤＳＰウエハ（図２）であって、基板表面に配列した２５×８（ｍｍ２）の長方形領域の９５％以上（図３）において、ＳＦＱＲ値≦７０（ｎｍ）なる平坦度を有し、５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下の濃度にホウ素を含有する。このシリコン基板は、一例として図４に示すように、ＤＳＰウエハ又は準ＤＳＰウエハでＳＦＱＲ値≦７０（ｎｍ）を満たし、当該基板ホウ素濃度を有するシリコン基板１１の表面上に、エピタキシャル成長によるシリコン結晶層１２が形成されてなるものである。
【００３３】
ここで、基板ホウ素濃度の上限を２×１０１７（ａｔｏｍｓ／ｃｍ３）に規定することにより、▲１▼エピタキシャル成長工程におけるホウ素のオートドーピングを回避することができ、且つ基板ホウ素濃度の下限を５×１０１６（ａｔｏｍｓ／ｃｍ３）に規定することにより、▲２▼ホウ素によるゲッタリング能力を確保することができる。従って、基板ホウ素濃度を上記の如く厳格に限定することにより、ＳＦＱＲ値≦７０（ｎｍ）、即ち最小加工線幅７０（ｎｍ）以下のルールに適用し、上記の▲１▼，▲２▼の要請を共に満たす高性能デバイスが実現する。更に、炭素濃度を１×１０１５（ａｔｏｍｓ／ｃｍ３）以上とすることにより、酸素析出物によるゲッタリング能力を持たせることができる。
【００３４】
−本発明の具体的な諸実施形態−
以下、本発明の具体的な諸実施形態について説明する。
【００３５】
（第１の実施形態）
本実施形態では、本発明の半導体基板について詳述する。
【００３６】
始めに、この半導体基板の製造方法について簡略に説明する。
先ず、シリコン融液にホウ素を添加する。このとき、形成されるシリコンウエハのホウ素濃度が５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下となるように制御する。続いて、引き上げ法によりホウ素を含有するシリコン結晶を育成する。続いて、育成したシリコンインゴットをウエハ状に加工し、ラッピング加工の後に酸又はアルカリを用いたエッチングを行い、シリコンウエハの結晶層形成面となる表面の裏面を鏡面加工し、続いてシリコンウエハの表面を鏡面加工する。これら両面の鏡面加工により、シリコンウエハのＳＦＱＲ値≦７０（ｎｍ）とする。そして、シリコンウエハの表面に結晶層、例えばエピタキシャル成長法によりエピ層を形成する。
【００３７】
上述の発案に基づき、オートドーピングとゲッタリング能力とを評価し、ホウ素濃度の最適化を図った。表１は評価に用いた試料一覧である。試料は全て直径が２００（ｍｍ）のものである。後述するが、本発明の半導体基板は、直径が２００ｍｍであろうと３００（ｍｍ）であろうと、またはそれ以上であろうと直径を選ばずに適用できる。また、試料Ａ〜Ｈの裏面にはＬＴＯは形成されていない。
【００３８】
【表１】
【００３９】
上記試料を用いて、加熱工程におけるオートドーピング発生の有無を調査した。
図５に示すように、本発明のシリコン基板試料Ｎｏ． １〜４を並べ、その間にモニター用のシリコンウエハを置いた。実験には直径１５０（ｍｍ）用の熱処理炉を用いたため、直径２００（ｍｍ）のシリコン基板を４分割して炉内に導入した。加熱工程において、試料Ｎｏ． １〜４の裏面から飛び出したホウ素がモニター用ウエハの表面に付着する。そこでモニター用ウエハ表面のホウ素濃度を測定することによってオートドーピングの程度を評価した。
【００４０】
図６は、加熱工程における熱処理シーケンスである。
高温での保持時間を１０００℃で３０分間と１１００℃で３０分間との各場合について実験を行った。加熱時のガス雰囲気は、目的に応じて酸化性・非酸化性雰囲気を使い分けた。図７は、試料Ａに対して図６（ｂ） の条件で酸素雰囲気下にて加熱処理を施したときのモニター用ウエハのホウ素濃度を示す特性図である。ホウ素濃度は二次イオン質量分析法（ＳＩＭＳ法）を用いて測定した。
【００４１】
図７では、熱処理中、試料Ａの裏面からホウ素が飛び出し、モニター用ウエハに付着し、ウエハ内部へ拡散した、即ち加熱工程のオートドーピングを示している。但し、殆どのホウ素は酸化膜内に取り込まれており、酸化膜がオートドーピング抑止の働きを有することが確認された。また、上記実験を非酸化性雰囲気下で実施した場合、酸化膜内に取り込まれているホウ素が基板内に拡散してしまうことに注意しなければならない。
【００４２】
図７では、酸化膜内と酸化膜／シリコン基板の界面から検出されたホウ素のドーズ量は５．３×１０１１（ａｔｏｍｓ／ｃｍ２）となり、決して無視できる量ではない。即ち、試料Ａはオートドーピングに関しては不合格である。
【００４３】
そこで、ホウ素濃度が試料Ａの次に低い試料Ｂを用いて、再度、オートドーピングを調査した。今回は図７の結果を考慮し、窒素雰囲気下（非酸化性雰囲気下）で加熱処理を施した。図８は、（ａ）１０００℃と（ｂ）１１００℃の場合におけるモニター用ウエハのホウ素濃度である。図８において、ドーズ量は、（ａ）で５．３×１０１０（ａｔｏｍｓ／ｃｍ２）、（ｂ）で５．８×１０９（ａｔｏｍｓ／ｃｍ２）である。
【００４４】
図８のドーズ量は図７のそれに比べて一桁低下しており、加熱工程におけるオートドーピングは問題なしと判断できる。以上のように、ホウ素の低濃度化によってオートドーピング回避を達成した。ここで、加熱処理中にシリコン基板裏面から飛び出すホウ素原子数は基板面積に比例する。実験に用いた試料は直径２００（ｍｍ）を４分割したものである。このことを考慮すると、オートドーピング回避には試料Ｂのホウ素濃度を１／４にする必要がある。加えて、直径が３００（ｍｍ）になると（直径が２００（ｍｍ）に対して面積比は９／４）、更にホウ素濃度を試料Ｂの４／９にする必要がある。
【００４５】
その一方で、図５のウエハ間隔が長くなれば、シリコン基板裏面から飛び出したホウ素がモニタウエハへ飛来し付着する確率は減少する。そのため、ホウ素の高濃度化が許容できる。単純にはウエハ間隔に比例する。今回は直径１５０（ｍｍ）用の炉を用いているためウエハ間隔は５（ｍｍ）であるが、直径２００（ｍｍ）又は３００（ｍｍ）以上になると、ウエハ間隔は約２〜３倍になるため、最大で３倍のホウ素高濃度化が許容できる。
【００４６】
オートドーピングに関して試料Ａは不合格、試料Ｂは合格の判定を下したが、以上を考慮するとオートドーピング合格・不合格の濃度は、
試料Ａより、不合格：（８×１０１７）×１／４×４／９×３＝２．５×１０１７（ａｔｏｍｓ／ｃｍ３）
試料Ｂより、合格：（６×１０１７）×１／４×４／９×３＝２×１０１７（ａｔｏｍｓ／ｃｍ３）
となる。基板ホウ素の低濃度化に伴い加熱中に飛び出すホウ素の量が減少し、オートドーピング量が減少する。上記評価より、ホウ素濃度が２×１０１７（ａｔｏｍｓ／ｃｍ３）以下のシリコン基板はオートドーピングの問題なしと評価できる。
【００４７】
次に、ゲッタリング能力を評価した。スピンコート法を用いて、試料Ｂ〜Ｈに同一量の鉄元素を塗布した。引き続き半導体素子製造工程を擬似した熱処理を施した。この熱処理シーケンスが、７０（ｎｍ）世代のプロセス、即ち低温プロセスを想定していることは言うまでもない。熱処理終了後、ＤＬＴＳ（Ｄｅｅｐ ＬｅｖｅｌＴｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法を用いて、表層の残留鉄濃度を測定した。図９に試料Ｂ〜Ｇの表層残留鉄濃度を示す。表層残留鉄濃度が少ないほど鉄元素はウエハ内部でゲッターされていることを示しており、高いゲッタリング能力を持つウエハと言える。
【００４８】
図９において、基準ウエハ１，２は、最小加工線幅９０（ｎｍ）〜１００（ｎｍ）以上のトランジスタを有する半導体集積回路の作製に用いられてきたシリコンウエハである。また、試料Ｂ〜Ｇは、表１に示した試料Ｂ〜Ｇと同じものである。ウエハに付加するゲッタリング能力は、基準ウエハ１あるいは２が目安であり、基準ウエハ１と基準ウエハ２が示す残留鉄濃度値であれば、ゲッタリング能力としては十分である。従って、図９より、試料Ｂ〜Ｇは、半導体集積回路を正常動作させる基準レベル程度のゲッタリング能力を持つことが判った。
【００４９】
更に、図９より、エピウエハのゲッタリング能力は、基板ホウ素濃度とエピ厚の両方に依存することが判る。エピ層が薄いほど、ゲッタリングシンク（エピ基板）までの距離が短くなるのでゲッタリング能力は高くなる（例えば、図９における試料ＢとＤ、あるいはＣとＦ、あるいはＥとＧの比較）。エピ厚が同じならば、基板ホウ素濃度が高いほど、ゲッタリングシンクは高密度に存在するためゲッタリング能力は高い（例えば、図９における試料ＢとＣ、ＤとＥ、あるいはＦとＧの比較）。
【００５０】
以上のことから、試料Ｇのように、ホウ素濃度を５×１０１６（ａｔｏｍｓ／ｃｍ３）有していれば、必要最低限のゲッタリング能力が得られることがわかる。
【００５１】
図１０は、各種エピ厚について、基準ウエハ１のゲッタリング能力を凌駕する（基準ウエハ１の残留鉄濃度より少なくなる）ときの基板ホウ素濃度をプロットした特性図である。
シリコン結晶層の厚み（エピ厚）が３μｍ、５μｍの試料では、残留鉄濃度が基準ウエハ１を超えるものがなかったため、実験試料の中で基板ホウ素濃度の最低値を用いた。図１０より、ゲッタリング能力が合格となるエピ厚ｔ（μｍ）と基板ホウ素濃度［Ｂ］（ａｔｏｍｓ／ｃｍ３）は（１）式で与えられる。
［Ｂ］≧（２．２±０．２）×１０１６ｅｘｐ（０．２１ｔ） ・・・（１）
【００５２】
これより、エピ厚をｔ（μｍ）としたとき、［Ｂ］（ａｔｏｍｓ／ｃｍ３）以上の基板ホウ素濃度とすれば良いことが判った。あるいは、基板ホウ素濃度を［Ｂ］（ａｔｏｍｓ／ｃｍ３）としたとき、ｔ（μｍ）以下のエピ厚にすれば良いことが判った。
【００５３】
図１１は、試料Ｅに関して、半導体素子製造工程を擬似した熱処理前後の酸素析出量を示す特性図である。
熱処理前後の試料の酸素濃度をフーリエ変換型赤外吸収分光光度計を用いて測定し、両者の差を求めた。炭素をドーピング（基板炭素濃度＝５×１０１６（ａｔｏｍｓ／ｃｍ３））した試料の酸素析出量は、ドーピングしていない試料のおよそ１０倍である。炭素ドーピングによる酸素の析出促進効果が観測された。
【００５４】
なお、本発明は、この実施形態に限定されるものではない。上記の実施形態は本発明の半導体基板をエピウエハに応用した場合の例であり、本発明の請求範囲に記載された着眼点と同一な点を有し、同様な作用をもたらすものは、如何なるものであっても本発明の技術的範疇に包括される。
【００５５】
例えば、図１２に示すように、本発明の濃度範囲のホウ素及び炭素をそれぞれ添加し、且つＳＦＱＲ値≦７０（ｎｍ）を満たすシリコン基板２１は、その表面にシリコンとゲルマニウムの合金結晶層２２を成長してもゲッタリングの効果が十分に期待され、７０（ｎｍ）世代のデバイス製造に適している。図１３に示すように、更に合金結晶層２２の表面にシリコン結晶層２３を形成した半導体基板でも同様である。これら２種類の半導体基板は、歪みシリコンウエハと呼ばれており、今後の高速デバイス製造に用いられることが期待されている。
【００５６】
また、図１４及び図１５に示すように、本発明の濃度範囲のホウ素、炭素を添加し且つＳＦＱＲ値≦７０（ｎｍ）を満たすシリコン基板３１を用いて、ＳＩＭＯＸ法または張り合わせ法によってＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を製造することもできる。
【００５７】
ここで、ＳＩＭＯＸ法では図１４のように、シリコン基板３１の内部に酸素イオンを導入し、シリコン酸化層３２を形成することにより、シリコン基板３１上にシリコン酸化層３２を介してシリコン結晶層３３を形成する。
【００５８】
先ず、シリコン融液にホウ素を添加する。このとき、形成されるシリコンウエハのホウ素濃度が５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下となるように制御する。続いて、引き上げ法によりホウ素を含有するシリコン結晶を育成する。続いて、育成したシリコンインゴットをウエハ状に加工し、ラッピング加工の後に酸又はアルカリを用いたエッチングを行い、シリコンウエハの結晶層形成面となる表面の裏面を鏡面加工し、続いてシリコンウエハの表面を鏡面加工する。これら両面の鏡面加工により、シリコンウエハのＳＦＱＲ値≦７０（ｎｍ）とする。そして、シリコンウエハの内部に酸素イオンを導入してシリコン酸化層を形成した後、シリコンウエハの表面に結晶層、例えばエピタキシャル成長法によりエピ層を形成する。
【００５９】
また、張り合わせ法では図１５のように、シリコン基板３１上に、表面及び裏面に熱酸化層３５を有するシリコン基板３４を張り合わせ、表面の熱酸化膜３５及びシリコンを除去することにより、シリコン基板３１上に熱酸化層３５を介してシリコン結晶層３６を形成する。これらの場合でも、ホウ素及び炭素の効果によるゲッタリングを期待できることは明らかである。
【００６０】
先ず、シリコン融液にホウ素を添加する。このとき、形成されるシリコンウエハのホウ素濃度が５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下となるように制御する。続いて、引き上げ法によりホウ素を含有するシリコン結晶を育成する。続いて、育成したシリコンインゴットをウエハ状に加工し、ラッピング加工の後に酸又はアルカリを用いたエッチングを行い、シリコンウエハの結晶層形成面となる表面の裏面を鏡面加工し、続いてシリコンウエハの表面を鏡面加工する。これら両面の鏡面加工により、シリコンウエハのＳＦＱＲ値≦７０（ｎｍ）とする。そして、上述のように他のシリコンウエハを張り合わせ、張り合わせたシリコンウエハの一部を除去する。
【００６１】
更に、歪みシリコンウエハとＳＯＩ構造とを組み合わせた歪みＳＯＩ基板においても、本発明の効果はあり得る。この半導体基板は、具体的には図１６に示すように、図１３の合金結晶層２２の表面にシリコン結晶層２３を形成した後、このシリコン結晶層２３に例えばＳＩＭＯＸ法を適用してシリコン酸化層４２を形成する。これにより、シリコン結晶層２３は、シリコン酸化層４２上にシリコン結晶層４１を有するように形成される。
【００６２】
実のところ、ＳＯＩ基板に関してはその製造方法における問題の解決に開発が集中しており、ＳＯＩ基板のゲッタリングに関しては有効な方法が見出されていない。本発明のシリコン基板を各種のＳＯＩ基板に用いれば、ゲッタリング能力を付与したＳＯＩ基板となる結果、各種デバイスの信頼性の向上を実現することが可能である。
【００６３】
なお、上記の議論から明らかなように、本発明のシリコン基板は、直径が２００（ｍｍ）であろうと３００（ｍｍ）であろうとまたそれ以上であろうと直径を選ばずに実施できることは明らかである。
【００６４】
（第２の実施形態）
本実施形態では、第１の実施形態で説明した半導体基板を用いて半導体素子が形成されてなる半導体装置及びその製造方法について詳述する。ここでは、半導体基板として図４に示した半導体基板を例示し、ＭＯＳトランジスタを形成する場合を説明する。なお、本発明はＭＯＳトランジスタのみならず、その他の半導体デバイス全般に適用可能である。
【００６５】
図１７は、第２の実施形態のＭＯＳトランジスタを示す概略断面図である。
このＭＯＳトランジスタは、第１の実施形態の図４で説明したシリコン基板１１上にシリコン結晶層（エピ層）１２が形成されてなる半導体基板において、シリコン結晶層１２内にｎ型不純物がイオン注入されてｎウェル５１が形成され、シリコン結晶層１２上にゲート絶縁膜５２及びゲート電極５３がパターニングされ、ゲート電極５３をマスクとしてｐ型不純物がイオン注入されてソース５４及びドレイン５５が形成されてなる、いわゆるｐ型ＭＯＳトランジスタである。
【００６６】
本実施形態によれば、半導体集積回路作製の加熱工程が酸化・非酸化という雰囲気ガス種に関わらず、加熱工程におけるオートドーピングを回避しながらも十分なゲッタリング能力が確保でき、且つ７０（ｎｍ）世代に必要な平坦度を満たすエピウエハを半導体集積回路の作製用基板として用いることができる。これにより、最小加工線幅が７０（ｎｍ）のＭＯＳトランジスタを有する半導体集積回路の製造が可能となった。
【００６７】
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）表面及び裏面の双方が鏡面加工されてなる半導体基板であって、
前記表面の平坦度としてＳＦＱＲ値≦７０（ｎｍ）を満たし、５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下の濃度にホウ素を含有することを特徴とする半導体基板。
【００６８】
（付記２）前記表面上にシリコンを含有する結晶層を有することを特徴とする付記１に記載の半導体基板。
【００６９】
（付記３）前記結晶層がエピタキシャル成長によるシリコン結晶層であることを特徴とする付記２に記載の半導体基板。
【００７０】
（付記４）前記結晶層がシリコンとゲルマニウムの合金結晶層であることを特徴とする付記２に記載の半導体基板。
【００７１】
（付記５）前記結晶層が、シリコンとゲルマニウムの合金結晶層及びシリコン結晶層の積層構造層であることを特徴とする付記２に記載の半導体基板。
【００７２】
（付記６）前記シリコン結晶層が内部においてシリコン酸化層によって隔てられたＳＯＩ構造に形成されていることを特徴とする付記５に記載の半導体基板。
【００７３】
（付記７）ＳＯＩ基板であり、
前記結晶層がシリコン酸化層によって隔てられた上層のシリコン結晶層であることを特徴とする付記２に記載の半導体基板。
【００７４】
（付記８）前記ＳＯＩ基板がＳＩＭＯＸ法により形成されてなることを特徴とする付記７に記載の半導体基板。
【００７５】
（付記９）前記ＳＯＩ基板が張り合わせ法により形成されてなることを特徴とする付記７に記載の半導体基板。
【００７６】
（付記１０）要求される前記結晶層の厚みｔ（μｍ）に対して、
［Ｂ］≧（２．２±０．２）×１０１６ｅｘｐ（０．２１ｔ）
の関係式に基づいて、ホウ素の前記濃度［Ｂ］（ａｔｏｍｓ／ｃｍ３）の最低値が規定されてなることを特徴とする付記２〜９のいずれか１項に記載の半導体基板。
【００７７】
（付記１１）要求されるホウ素の前記濃度［Ｂ］（ａｔｏｍｓ／ｃｍ３）に対して、
［Ｂ］≧（２．２±０．２）×１０１６ｅｘｐ（０．２１ｔ）
の関係式に基づいて、前記結晶層の厚みｔ（μｍ）の最高値が規定されてなることを特徴とする付記２〜９のいずれか１項に記載の半導体基板。
【００７８】
（付記１２）前記裏面が露出状態とされているか、又は前記裏面に１（ｎｍ）以下の厚みの自然酸化膜が形成されていることを特徴とする付記１〜１１のいずれか１項に記載の半導体基板。
【００７９】
（付記１３）１×１０１５（ａｔｏｍｓ／ｃｍ３）以上の濃度に炭素を含有することを特徴とする付記１〜１２のいずれか１項に記載の半導体基板。
【００８０】
（付記１４）付記１〜１３のいずれか１項に記載の半導体基板上に半導体素子が形成されてなることを特徴とする半導体装置。
【００８１】
（付記１５）５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下の濃度にホウ素を添加してシリコンウエハを形成する工程と、
前記シリコンウエハの結晶層形成面となる表面の裏面を鏡面加工する工程と、
前記シリコンウエハの前記表面を鏡面加工し、前記シリコンウエハのＳＦＱＲ値≦７０（ｎｍ）とする工程と、
前記シリコンウエハの前記表面に結晶層を形成する工程と
を含むことを特徴とする半導体基板の製造方法。
【００８２】
（付記１６）前記結晶層がシリコンとゲルマニウムの合金結晶層であることを特徴とする付記１５に記載の半導体基板の製造方法。
【００８３】
（付記１７）ホウ素を添加してシリコンウエハを形成する工程と、
前記シリコンウエハの両面を鏡面加工する工程と、
前記シリコンウエハの一方の面に結晶層を形成する工程と
を含む半導体基板の製造方法であって、
前記シリコンウエハの両面の鏡面加工により、ＳＦＱＲ値≦７０（ｎｍ）を満足するとともに、前記ホウ素の濃度を５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下とすることを特徴とする半導体基板の製造方法。
【００８４】
（付記１８）前記結晶層がシリコンとゲルマニウムの合金結晶層であることを特徴とする付記１５に記載の半導体基板の製造方法。
【００８５】
【発明の効果】
本発明によれば、７０（ｎｍ）世代のリソグラフィー工程の平坦度要求に応え、且つ酸化・非酸化という雰囲気ガス種に関わらず、加熱工程におけるオートドーピングを回避しながらも十分なゲッタリング能力の確保を可能とする半導体基板が実現し、これを用いた最小加工線幅が７０（ｎｍ）の半導体装置の製造が可能となる。
【図面の簡単な説明】
【図１】本発明のシリコン基板の平坦度を示す特性図である。
【図２】ＳＳＰウエハの裏面を軽く研磨して裏面凹凸を部分的に除去したウエハ（本発明では準ＤＳＰウエハ：Ｓｅｍｉ−ＤＳＰと呼ぶ。）の平坦度を示す特性図である。
【図３】平坦度測定領域の配列（直径２００（ｍｍ）ウエハの場合）を示す概略平面図である。
【図４】第１の実施形態のシリコン基板の一例を示す概略断面図である。
【図５】加熱工程におけるオートドーピング評価のための熱処理炉内試料を示す模式図である。
【図６】加熱工程におけるオートドーピング評価に用いた熱処理シーケンス図である。
【図７】モニター用ウエハのホウ素濃度を示す特性図である。
【図８】モニター用ウエハのホウ素濃度（（ａ）１０００℃、（ｂ）１１００℃）を示す特性図である。
【図９】試料Ａ〜Ｆの鉄元素強制汚染、擬似プロセス熱処理後の表層残留鉄濃度を示す特性図である。
【図１０】ゲッタリング能力が合格と判定されたエピウエハのエピ厚と基板ホウ素濃度との関係を示す特性図である。
【図１１】擬似プロセス熱処理前後の酸素析出量を示す特性図である。
【図１２】第１の実施形態のシリコン基板の他の例を示す概略断面図である。
【図１３】第１の実施形態のシリコン基板の他の例を示す概略断面図である。
【図１４】第１の実施形態のシリコン基板の他の例を示す概略断面図である。
【図１５】第１の実施形態のシリコン基板の他の例を示す概略断面図である。
【図１６】第１の実施形態のシリコン基板の他の例を示す概略断面図である。
【図１７】第２の実施形態のＭＯＳトランジスタを示す概略断面図である。
【図１８】ＳＳＰウエハの平坦度を示す特性図である。
【符号の説明】
１１，２１，３１ シリコン基板
１２，２３，３３，３６，４１ シリコン結晶層
２２ シリコンとゲルマニウムの合金結晶層
３３，４２ シリコン酸化層
３５ 熱酸化層
５１ ｎ型ウェル
５２ ゲート絶縁膜
５３ ゲート電極
５４ ソース
５５ ドレイン
【発明の属する技術分野】
本発明は、表面及び裏面の双方が鏡面加工されてなる半導体基板、これを用いた半導体装置及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来より、半導体集積回路用の半導体基板として、１×１０１９（ａｔｏｍｓ／ｃｍ３）の濃度にホウ素（Ｂ）を含むシリコン基板表面、にシリコン薄膜をエピタキシャル成長させたエピウエハ（以下、ｐ／ｐ＋と呼ぶ）が広く用いられている。ホウ素とｄ電子系重金属原子（例えば鉄）は、シリコン中において複合体（鉄ホウ素ペア）を形成するという働きを持つ。この働きによって、シリコン中のホウ素はｄ電子系重金属汚染原子を吸引及び捕獲する、いわゆるゲッタリング作用（ホウ素ゲッタリングと呼ばれている）を有する。そのため、半導体素子の活性領域からデバイスにとって最も有害な重金属原子を除去することができ、歩留まり向上が図られている。ホウ素を高濃度に含有しているｐ＋基板、更にはｐ／ｐ＋は、ｄ電子系重金属汚染原子に対して絶大なるゲッタリング能力を持つ。
【０００３】
【特許文献１】
特開２０００−７２５９５号公報
【特許文献２】
特開昭６０−３１２３１号公報
【特許文献３】
特開平１０−５０７１５号公報
【特許文献４】
特開平１１−２０４５３４号公報
【特許文献５】
特開２００２−２０８５９６号公報
【特許文献６】
特開平１０−２２９０９３号公報
【非特許文献１】
Ｍ． Ｊ． Ｂｉｎｎｓ， Ｓ． Ｋｏｍｍｕ， Ｍ． Ｒ． Ｓｅａｃｒｉｓｔ， Ｒ． Ｗ． Ｓｔａｎｄｌｅｙ， Ｒ． Ｗｉｓｅ， Ｄ． Ｊ． Ｍｙｅｒｓ， Ｄ． Ｔｉｓｓｅｒａｎｄ ａｎｄ Ｄ． Ｄｏｙｌｅ， Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ Ｐｒｏｃｅｅｄｉｎｇｓ Ｖｏｌｕｍｅ ２００２−２， ｐｐ ６８２．
【非特許文献２】
第５７回応用物理学関係連合講演会予稿集、７ｐ−ＺＧ−５
【非特許文献３】
Ｙ． Ｓｈｉｒａｋａｗａ， Ｈ． Ｙａｍａｄａ−Ｋａｎｅｔａ ａｎｄ Ｈ． Ｍｏｒｉ， Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ７７，４１ （１９９６）
【０００４】
【発明が解決しようとする課題】
上述のｐ／ｐ＋は、エピ成膜時の加熱によってｐ＋裏面からホウ素が飛び出し、エピ膜に取り込まれて比抵抗（ホウ素濃度）を変えてしまうというエピ成膜中のオートドーピングを回避するために、ｐ＋基板の裏面に低温ＣＶＤで形成された酸化膜（ＬＴＯ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）が形成されている。
【０００５】
２００１年版国際半導体ロードマップ（ＴＲＳ：Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄｍａｐ ｆｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）において、２００６年には最小加工線幅７０（ｎｍ）のトランジスタを有する半導体集積回路の実用化が予測されており、同時にこのトランジスタを作製するためのシリコン基板に対し、ＳＦＱＲ（Ｓｉｔｅ Ｆｒｏｎｔｌｅａｓｔ ｓｑｕａｒｅ Ｒａｎｇｅ）値を少なくとも７０（ｎｍ）以下にする必要があるとしている。ここでＳＦＱＲとは、ウエハの平坦度を表すために最も頻繁に用いられているパラメータであり、ウエハ表面のある領域（通常はスキャニング・ステッパーのスリットサイズ：２５×８（ｍｍ２））において、数学的に求められた最小２乗平面からのウエハ表面の凹凸振幅として定義される。この要求値は、７０（ｎｍ）の微細加工を行うのに必要なリソグラフィーの性能から半経験的に求められたものであり、これを満足しないと微細パターン（特にトランジスタのゲート電極）を所望のサイズに製造することが不可能になる。一般的に、最小加工線幅と等しいＳＦＱＲ値を有するウエハでなければ、リソグラフィー工程でデフォーカスを生じてパターン形成不良を惹起することが広く認識されており、ＩＴＲＳもこの考え方でウエハ平坦度を要求している。
【０００６】
半導体集積回路作製用のシリコンウエハとして、片面鏡面（ＳＳＰ：Ｓｉｎｇｌｅ Ｓｉｄｅ Ｐｏｌｉｓｈｅｄ）ウエハが広く用いられている。上述の裏面にＬＴＯ膜を持つｐ／ｐ＋もＳＳＰウエハである。しかしながら、図１８に示すように、７０（ｎｍ）世代の半導体集積回路の開発にあたって、従来の製造方法によるＳＳＰウエハではＳＦＱＲ値≦７０（ｎｍ）を満たすのは高々４０％程度であり、従ってＳＦＱＲ値≦７０（ｎｍ）を達成できないという問題が発生している。即ち、従来技術により作製したウエハを用いる限り、７０（ｎｍ）ルールのデバイスを高歩留まりで製造することは不可能である。
【０００７】
以下、従来におけるＳＳＰウエハの製造プロセスの一例を簡潔に示す。
シリコン単結晶インゴットの製造 ⇒ 円柱ブロックヘの切断加工 ⇒ 円柱ブロックの外周研削加工 ⇒ ワイヤソーによるスライス加工 ⇒ ラッピング加工 ⇒ 酸またはアルカリエッチング ⇒ 片面研磨加工。
【０００８】
ＳＳＰウエハを基板にしたエピウエハの製造プロセスは、上記の片面研磨加工の後に更に、
裏面にＬＴＯ膜を堆積 ⇒ 表面にエピタキシャル・シリコン結晶層を成長。
となる。
前記製造プロセスにおいては、各工程間の洗浄を簡単のため省略してある。ここでＳＳＰウエハの平坦度に大きく影響するのは、ラッピング加工後の酸またはアルカリエッチングと片面研磨加工である。
【０００９】
ラッピング加工は非常に高い平坦度を実現できるが、ウエハ表面に歪みや不純物が残るために、酸またはアルカリエッチングを行ってこれらを除去する必要がある。
【００１０】
酸エッチングは拡散律速過程であるので、酸エッチング液のウエハ近傍における流れの不均一がエッチング速度に影響し、歪みや不純物を除去できるもののエッチングむらに起因する凹凸が発生しやすい。他方、アルカリエッチングは表面反応律速であるため、エッチング液流れの不均一の影響は小さいが、シリコンに対しては異方性、即ち結晶方位によってエッチング速度が異なるので、表面に異方性起因の凹凸が現われやすい。しかし、この凹凸の周期は酸エッチング起因の凹凸周期の数１０分の１以下なので、今日ではアルカリエッチングあるいはアルカリエッチング＋酸エッチングが主として用いられている。
【００１１】
上記のように、エッチング終了後のウエハからは歪みや不純物は十分除去されているものの、表面、裏面共に凹凸が発生しており、これを除去して平坦な表面を実現するのが次の研磨加工である。
【００１２】
しかしながら、現在では未だ片面研磨方法が主流技術であり、これは裏面をセラミック・プレートに接着または吸着して表面を研磨する方法である。従って研磨終了後に確かに表面は平坦になるが、それはプレートに接着（または吸着）した状態でのことであり、ウエハをプレートから取り外すと裏面の凹凸は研磨終了後もそのまま残っているため、裏面の凹凸の一部が表面に伝達あるいは転写（ｐｒｉｎｔ ｔｈｒｏｕｇｈ）される。この転写が原因で表面の凹凸が生じ、ＳＦＱＲとして測定される。
【００１３】
以上からわかるように、表裏をともに研磨すれば非常に平坦度の高い（ＳＦＱＲ値の小さい）ウエハを実現できる。表裏を共に研磨したウエハをＤＳＰ（ＤｏｕｂｌｅＳｉｄｅ Ｐｏｌｉｓｈｅｄ）ウエハという。但し、ＤＳＰウエハはドライエッチング時における静電チャックとの接触面積が、ＳＳＰウエハと較べて非常に大きく、このためコンタクト・ホールを形成するとその直径がＳＳＰウエハの場合に較べて大きく異なってしまうことが知られている。また静電チャックからのデ・チャッキング（ｄｅ−ｃｈｕｃｋｉｎｇ）シーケンスがＳＳＰウエハと大きく異なること、ＳＳＰウエハ用の搬送系ではＤＳＰウエハはすべりを起こしてしまうことも認識されており、これらのことから、ＳＳＰウエハとＤＳＰウエハとを同じデバイス製造ラインで用いることが難しい、あるいはコストアップになることが判明している。
【００１４】
ＳＦＱＲ≦７０（ｎｍ）を達成するためには、ウエハ裏面の凹凸を低減する必要があることは前節の議論から明らかである。その一つの方法は両面研磨を行う方法である。発明者らの測定によれば、ＤＳＰウエハは、ＳＦＱＲ≦７０（ｎｍ）を満足しており（図１参照）、十分に７０（ｎｍ）世代のリソグラフィーの要求に答えている。しかしながら前節で述べたように、ＤＳＰウエハは従来ではＳＳＰウエハと同じ製造プロセスで用いることが難しいという問題がある。
【００１５】
そこで案出されたのが、従来のＳＳＰウエハの裏面を軽く研磨して裏面凹凸を部分的に除去したウエハである（以下、このウエハを準ＤＳＰウエハ（Ｓｅｍｉ−ＤＳＰウエハ）と呼ぶ。）。この新しいＳＳＰウエハもまたＳＦＱＲ≦７０（ｎｍ）を満足している（図２参照）。しかも裏面の凹凸状態が従来のＳＳＰウエハに近いので、デバイス・プロセス上の不具合が発生しない。
【００１６】
以上の議論から、今後の微細デバイス（具体的には、７０（ｎｍ）世代以降）を製造するリソグラフィープロセスにて十分な平坦度を実現するには、裏面をわずかに研磨した準ＤＳＰウエハまたは完全なＤＳＰウエハを用いなければならない。
【００１７】
ところが、ＤＳＰウエハを基板とするｐ／ｐ＋エピウエハの作製工程において、裏面にＬＴＯ膜を堆積することが新たな問題を引き起こす。それは以下の通りである。
【００１８】
ＬＴＯ膜の成膜及びエピ層の成長を含む、考え得るプロセスは、
▲１▼……ラッピング加工 ⇒ 酸またはアルカリエッチング ⇒ 裏面研磨 ⇒ ＬＴＯ膜の成膜 ⇒ 表面研磨 ⇒ エピ層の成長
▲２▼……ラッピング加工 ⇒ 酸またはアルカリエッチング ⇒ 表面研磨 ⇒ ＬＴＯ膜の成膜 ⇒ 裏面研磨 ⇒ エピ層の成長
▲３▼……ラッピング加工 ⇒ 酸またはアルカリエッチング ⇒ 両面研磨 ⇒ＬＴＯ膜の成膜 ⇒ エピ層の成長
▲４▼……ラッピング加工 ⇒ 酸またはアルカリエッチング ⇒ＬＴＯ膜の成膜 ⇒ 両面研磨 ⇒ エピ層の成長
のいずれかである。しかし、▲２▼，▲３▼では、ＬＴＯ膜の成膜時に表面の少なくとも一部を治具またはサセプターで支持しなければならない。これはウエハ表面にキズ発生や異物付着のリスクを増やすことになるので、再度表面を研磨したり洗浄工程を追加しなければならなくなり、ウエハの価格上昇を引き起こす。
【００１９】
従って、準ＤＳＰウエハまたはＤＳＰウエハを基板とするエピウエハの製造プロセスは▲１▼または▲４▼に絞られる。▲４▼ではシリコンウエハそのものはＳＳＰのままであるが、ＬＴＯ膜表面を研磨しているので、実質的にはＤＳＰウエハである。しかし最近では、ＬＴＯ膜そのものもウエハ価格上昇の一因になるとして、これをはずすエピウエハが開発されている。
【００２０】
玉塚らは、ＬＴＯ膜を形成しないｐ／ｐ＋エピウエハを案出した（特許文献１参照）。この場合、ＬＴＯ膜を形成しないことにより生じる問題は、エピ成膜中のオートドーピングである。彼らは、ｐ＋基板中のホウ素濃度を従来の１×１０１９（ａｔｏｍｓ／ｃｍ３）から、２．５×１０１７（ａｔｏｍｓ／ｃｍ３）以上８×１０１８（ａｔｏｍｓ／ｃｍ３）以下の範囲へ下げることにより、オートドーピング対策を不要とした。ｄ電子系以外の元素（例えばモリブデン）に対してはホウ素ゲッタリングは作用せず、酸素析出物によるゲッタリングが有効であることが知られている。玉塚らは、酸素析出物の形成を促進し酸素析出ゲッタリングを付加するために、ｐ＋基板（結晶）育成中に不純物窒素をドーピングすることも案出している。
【００２１】
しかしながら、ＬＴＯ膜を有しないｐ／ｐ＋エピを用いて半導体集積回路を製造すると、加熱工程におけるオートドーピングという新たな問題に直面することが判った（特許文献２でＢｉｎｎｓ らが指摘している。）。これは、半導体集積回路作製の加熱工程において、ｐ＋基板中のホウ素が裏面から飛び出して近隣するウエハの表面に付着し、デバイスを作製する領域の比抵抗（ホウ素濃度）を変えてしまうことである。このため、デバイスが正常に動作しないという状況に陥る。Ｂｉｎｎｓらによれば、加熱工程におけるオートドーピング発生の有無は、加熱時の雰囲気ガス種に依存する。酸素雰囲気で加熱処理を施した場合、ウエハ表面に酸化膜が形成される。この酸化膜がオートドーピング阻止の働きを持つ。一方、窒素雰囲気で加熱処理を施した場合、オートドーピングの発生が確認されている。半導体集積回路作製の加熱工程は種々の雰囲気下で行われるため、酸化性・非酸化性という雰囲気ガス種に関わらずオートドーピングが回避できるウエハの開発が望まれている。
【００２２】
本発明は、７０（ｎｍ）世代のリソグラフィー工程の平坦度要求に応え、且つ酸化・非酸化という雰囲気ガス種に関わらず、加熱工程におけるオートドーピングを回避しながらも十分なゲッタリング能力の確保を可能とする半導体基板、半導体装置及びその製造方法を提供することを目的とする。
【００２３】
【課題を解決するための手段】
本発明の半導体基板は、表面及び裏面の双方が鏡面加工されてなる半導体基板であって、前記表面の平坦度としてＳＦＱＲ値≦７０（ｎｍ）を満たし、５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下の濃度にホウ素を含有するものである。
【００２４】
本発明の半導体装置は、前記半導体基板上に半導体素子が形成されてなるものである。
【００２５】
本発明の半導体装置の製造方法は、前記半導体基板を用い、前記半導体基板上に半導体素子を形成する。
【００２６】
本発明の半導体基板の製造方法は、５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下の濃度にホウ素を添加してシリコンウエハを形成する工程と、前記シリコンウエハの結晶層形成面となる表面の裏面を鏡面加工する工程と、前記シリコンウエハの前記表面を鏡面加工し、前記シリコンウエハのＳＦＱＲ値≦７０（ｎｍ）とする工程と、前記シリコンウエハの前記表面に結晶層を形成する工程とを含む。
【００２７】
本発明の半導体基板の製造方法は、ホウ素を添加してシリコンウエハを形成する工程と、前記シリコンウエハの両面を鏡面加工する工程と、前記シリコンウエハの一方の面に結晶層を形成する工程とを含み、前記シリコンウエハの両面の鏡面加工により、ＳＦＱＲ値≦７０（ｎｍ）を満足するとともに、前記ホウ素の濃度を５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下とする。
【００２８】
【発明の実施の形態】
−本発明の基本骨子−
従来の技術の欄で述べた加熱工程におけるオートドーピングを回避するための最も単純な方法は、ｐ＋基板のホウ素濃度を下げることである。しかし、ホウ素の低濃度化は、ホウ素によるゲッタリング能力不足の原因となり、半導体集積回路の動作不良を招きかねない。ところでｐ／ｐ＋のゲッタリング能力は、半導体集積回路の動作不良を招く基準レベルより遥かに高い。従って、このような基準レベルまでのゲッタリング能力の低下を許容することにより、ホウ素の低濃度化は可能である。そこで本発明者は、ｐ＋基板（シリコンウエハ）中のホウ素を低濃度化し、▲１▼加熱工程におけるホウ素のオートドーピングの回避と、▲２▼半導体集積回路の正常動作が可能なゲッタリング能力確保という、相反する２つの課題を満たすホウ素濃度の最適な妥当範囲を定量的に正確に限定し、今後のＳＦＱＲ値≦７０（ｎｍ）の要求に応えるべく、当該最適なホウ素濃度を模索することにした。
【００２９】
また、ホウ素は酸素析出核になることが知られており（例えば、稲葉ら、特許文献３参照）、ホウ素の低濃度化は核密度の低下をもたらし、酸素析出不足、引いては酸素析出ゲッタリング不足を惹起する。本発明者らは、酸素析出核形成に対する不純物炭素の効果を、赤外吸収法を用いて観測した（特許文献４参照）。不純物炭素をドーピングしたＣＺシリコン結晶中の酸素析出核が炭素と酸素の複合体であることを見出した。そこで本発明者は、ホウ素ゲッタリングに加えて、ｄ電子系以外の汚染金属（例えばモリブデン）のゲッタリング源となる酸素析出物の形成を促進するために、エピウエハ作製に用いるシリコン基板に炭素ドーピングを適用することに想到した。炭素による酸素の析出促進効果は、デバイス・プロセスにおける熱処理温度が８００℃かそれ以下に低温化されてもほとんど失われないことが判っており（同文献）、今後のプロセスへ適用することにおいて何ら問題はない。
【００３０】
エピウエハ中におけるホウ素の低濃度化は既に行われている。基板ホウ素濃度をｐ＋の１×１０１９（ａｔｏｍｓ／ｃｍ３）から１×１０１５（ａｔｏｍｓ／ｃｍ３）まで下げたエピウエハが既に開発されている（ｐ／ｐ＋に対してｐ／ｐ−と呼ばれている。）。ｐ／ｐ−はホウ素濃度が低いためにオートドーピングは発生せず、裏面にＬＴＯ膜を持たない。ｐ／ｐ−は、ｐ／ｐ＋が有するホウ素ゲッタリングが全く期待できない。そこで、ｐ−基板に窒素や炭素をドーピングして酸素析出を促進し、酸素析出ゲッタリング能力を付加する技術が開発された。本発明は、オートドーピング回避とゲッタリング能力確保の両立をホウ素濃度を最適化することにより達成し、更にこれを炭素ドーピングで助長することに主眼がある。ウエハの仕様についても、本発明において案出したエピウエハの基板ホウ素濃度は、ｐ／ｐ＋とｐ／ｐ−との中間領域で規定される。
【００３１】
上述した特許文献１以外にも、基板ホウ素濃度を記載した文献は多々あるが、本発明の基板ホウ素濃度範囲は従来技術では規定されていない未使用な領域であり、上記の着眼点に基づき、基板ホウ素濃度の最適範囲を本発明の如く厳格に規定したものは開示・示唆共に皆無である（例えば、特許文献５〜９参照）。加えて、このような中間ホウ素濃度のエピウエハへの炭素ドーピングに関する従来技術も当然ない。
【００３２】
即ち、本発明の半導体基板は、ＤＳＰウエハ（図１）または準ＤＳＰウエハ（図２）であって、基板表面に配列した２５×８（ｍｍ２）の長方形領域の９５％以上（図３）において、ＳＦＱＲ値≦７０（ｎｍ）なる平坦度を有し、５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下の濃度にホウ素を含有する。このシリコン基板は、一例として図４に示すように、ＤＳＰウエハ又は準ＤＳＰウエハでＳＦＱＲ値≦７０（ｎｍ）を満たし、当該基板ホウ素濃度を有するシリコン基板１１の表面上に、エピタキシャル成長によるシリコン結晶層１２が形成されてなるものである。
【００３３】
ここで、基板ホウ素濃度の上限を２×１０１７（ａｔｏｍｓ／ｃｍ３）に規定することにより、▲１▼エピタキシャル成長工程におけるホウ素のオートドーピングを回避することができ、且つ基板ホウ素濃度の下限を５×１０１６（ａｔｏｍｓ／ｃｍ３）に規定することにより、▲２▼ホウ素によるゲッタリング能力を確保することができる。従って、基板ホウ素濃度を上記の如く厳格に限定することにより、ＳＦＱＲ値≦７０（ｎｍ）、即ち最小加工線幅７０（ｎｍ）以下のルールに適用し、上記の▲１▼，▲２▼の要請を共に満たす高性能デバイスが実現する。更に、炭素濃度を１×１０１５（ａｔｏｍｓ／ｃｍ３）以上とすることにより、酸素析出物によるゲッタリング能力を持たせることができる。
【００３４】
−本発明の具体的な諸実施形態−
以下、本発明の具体的な諸実施形態について説明する。
【００３５】
（第１の実施形態）
本実施形態では、本発明の半導体基板について詳述する。
【００３６】
始めに、この半導体基板の製造方法について簡略に説明する。
先ず、シリコン融液にホウ素を添加する。このとき、形成されるシリコンウエハのホウ素濃度が５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下となるように制御する。続いて、引き上げ法によりホウ素を含有するシリコン結晶を育成する。続いて、育成したシリコンインゴットをウエハ状に加工し、ラッピング加工の後に酸又はアルカリを用いたエッチングを行い、シリコンウエハの結晶層形成面となる表面の裏面を鏡面加工し、続いてシリコンウエハの表面を鏡面加工する。これら両面の鏡面加工により、シリコンウエハのＳＦＱＲ値≦７０（ｎｍ）とする。そして、シリコンウエハの表面に結晶層、例えばエピタキシャル成長法によりエピ層を形成する。
【００３７】
上述の発案に基づき、オートドーピングとゲッタリング能力とを評価し、ホウ素濃度の最適化を図った。表１は評価に用いた試料一覧である。試料は全て直径が２００（ｍｍ）のものである。後述するが、本発明の半導体基板は、直径が２００ｍｍであろうと３００（ｍｍ）であろうと、またはそれ以上であろうと直径を選ばずに適用できる。また、試料Ａ〜Ｈの裏面にはＬＴＯは形成されていない。
【００３８】
【表１】
上記試料を用いて、加熱工程におけるオートドーピング発生の有無を調査した。
図５に示すように、本発明のシリコン基板試料Ｎｏ． １〜４を並べ、その間にモニター用のシリコンウエハを置いた。実験には直径１５０（ｍｍ）用の熱処理炉を用いたため、直径２００（ｍｍ）のシリコン基板を４分割して炉内に導入した。加熱工程において、試料Ｎｏ． １〜４の裏面から飛び出したホウ素がモニター用ウエハの表面に付着する。そこでモニター用ウエハ表面のホウ素濃度を測定することによってオートドーピングの程度を評価した。
【００４０】
図６は、加熱工程における熱処理シーケンスである。
高温での保持時間を１０００℃で３０分間と１１００℃で３０分間との各場合について実験を行った。加熱時のガス雰囲気は、目的に応じて酸化性・非酸化性雰囲気を使い分けた。図７は、試料Ａに対して図６（ｂ） の条件で酸素雰囲気下にて加熱処理を施したときのモニター用ウエハのホウ素濃度を示す特性図である。ホウ素濃度は二次イオン質量分析法（ＳＩＭＳ法）を用いて測定した。
【００４１】
図７では、熱処理中、試料Ａの裏面からホウ素が飛び出し、モニター用ウエハに付着し、ウエハ内部へ拡散した、即ち加熱工程のオートドーピングを示している。但し、殆どのホウ素は酸化膜内に取り込まれており、酸化膜がオートドーピング抑止の働きを有することが確認された。また、上記実験を非酸化性雰囲気下で実施した場合、酸化膜内に取り込まれているホウ素が基板内に拡散してしまうことに注意しなければならない。
【００４２】
図７では、酸化膜内と酸化膜／シリコン基板の界面から検出されたホウ素のドーズ量は５．３×１０１１（ａｔｏｍｓ／ｃｍ２）となり、決して無視できる量ではない。即ち、試料Ａはオートドーピングに関しては不合格である。
【００４３】
そこで、ホウ素濃度が試料Ａの次に低い試料Ｂを用いて、再度、オートドーピングを調査した。今回は図７の結果を考慮し、窒素雰囲気下（非酸化性雰囲気下）で加熱処理を施した。図８は、（ａ）１０００℃と（ｂ）１１００℃の場合におけるモニター用ウエハのホウ素濃度である。図８において、ドーズ量は、（ａ）で５．３×１０１０（ａｔｏｍｓ／ｃｍ２）、（ｂ）で５．８×１０９（ａｔｏｍｓ／ｃｍ２）である。
【００４４】
図８のドーズ量は図７のそれに比べて一桁低下しており、加熱工程におけるオートドーピングは問題なしと判断できる。以上のように、ホウ素の低濃度化によってオートドーピング回避を達成した。ここで、加熱処理中にシリコン基板裏面から飛び出すホウ素原子数は基板面積に比例する。実験に用いた試料は直径２００（ｍｍ）を４分割したものである。このことを考慮すると、オートドーピング回避には試料Ｂのホウ素濃度を１／４にする必要がある。加えて、直径が３００（ｍｍ）になると（直径が２００（ｍｍ）に対して面積比は９／４）、更にホウ素濃度を試料Ｂの４／９にする必要がある。
【００４５】
その一方で、図５のウエハ間隔が長くなれば、シリコン基板裏面から飛び出したホウ素がモニタウエハへ飛来し付着する確率は減少する。そのため、ホウ素の高濃度化が許容できる。単純にはウエハ間隔に比例する。今回は直径１５０（ｍｍ）用の炉を用いているためウエハ間隔は５（ｍｍ）であるが、直径２００（ｍｍ）又は３００（ｍｍ）以上になると、ウエハ間隔は約２〜３倍になるため、最大で３倍のホウ素高濃度化が許容できる。
【００４６】
オートドーピングに関して試料Ａは不合格、試料Ｂは合格の判定を下したが、以上を考慮するとオートドーピング合格・不合格の濃度は、
試料Ａより、不合格：（８×１０１７）×１／４×４／９×３＝２．５×１０１７（ａｔｏｍｓ／ｃｍ３）
試料Ｂより、合格：（６×１０１７）×１／４×４／９×３＝２×１０１７（ａｔｏｍｓ／ｃｍ３）
となる。基板ホウ素の低濃度化に伴い加熱中に飛び出すホウ素の量が減少し、オートドーピング量が減少する。上記評価より、ホウ素濃度が２×１０１７（ａｔｏｍｓ／ｃｍ３）以下のシリコン基板はオートドーピングの問題なしと評価できる。
【００４７】
次に、ゲッタリング能力を評価した。スピンコート法を用いて、試料Ｂ〜Ｈに同一量の鉄元素を塗布した。引き続き半導体素子製造工程を擬似した熱処理を施した。この熱処理シーケンスが、７０（ｎｍ）世代のプロセス、即ち低温プロセスを想定していることは言うまでもない。熱処理終了後、ＤＬＴＳ（Ｄｅｅｐ ＬｅｖｅｌＴｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法を用いて、表層の残留鉄濃度を測定した。図９に試料Ｂ〜Ｇの表層残留鉄濃度を示す。表層残留鉄濃度が少ないほど鉄元素はウエハ内部でゲッターされていることを示しており、高いゲッタリング能力を持つウエハと言える。
【００４８】
図９において、基準ウエハ１，２は、最小加工線幅９０（ｎｍ）〜１００（ｎｍ）以上のトランジスタを有する半導体集積回路の作製に用いられてきたシリコンウエハである。また、試料Ｂ〜Ｇは、表１に示した試料Ｂ〜Ｇと同じものである。ウエハに付加するゲッタリング能力は、基準ウエハ１あるいは２が目安であり、基準ウエハ１と基準ウエハ２が示す残留鉄濃度値であれば、ゲッタリング能力としては十分である。従って、図９より、試料Ｂ〜Ｇは、半導体集積回路を正常動作させる基準レベル程度のゲッタリング能力を持つことが判った。
【００４９】
更に、図９より、エピウエハのゲッタリング能力は、基板ホウ素濃度とエピ厚の両方に依存することが判る。エピ層が薄いほど、ゲッタリングシンク（エピ基板）までの距離が短くなるのでゲッタリング能力は高くなる（例えば、図９における試料ＢとＤ、あるいはＣとＦ、あるいはＥとＧの比較）。エピ厚が同じならば、基板ホウ素濃度が高いほど、ゲッタリングシンクは高密度に存在するためゲッタリング能力は高い（例えば、図９における試料ＢとＣ、ＤとＥ、あるいはＦとＧの比較）。
【００５０】
以上のことから、試料Ｇのように、ホウ素濃度を５×１０１６（ａｔｏｍｓ／ｃｍ３）有していれば、必要最低限のゲッタリング能力が得られることがわかる。
【００５１】
図１０は、各種エピ厚について、基準ウエハ１のゲッタリング能力を凌駕する（基準ウエハ１の残留鉄濃度より少なくなる）ときの基板ホウ素濃度をプロットした特性図である。
シリコン結晶層の厚み（エピ厚）が３μｍ、５μｍの試料では、残留鉄濃度が基準ウエハ１を超えるものがなかったため、実験試料の中で基板ホウ素濃度の最低値を用いた。図１０より、ゲッタリング能力が合格となるエピ厚ｔ（μｍ）と基板ホウ素濃度［Ｂ］（ａｔｏｍｓ／ｃｍ３）は（１）式で与えられる。
［Ｂ］≧（２．２±０．２）×１０１６ｅｘｐ（０．２１ｔ） ・・・（１）
【００５２】
これより、エピ厚をｔ（μｍ）としたとき、［Ｂ］（ａｔｏｍｓ／ｃｍ３）以上の基板ホウ素濃度とすれば良いことが判った。あるいは、基板ホウ素濃度を［Ｂ］（ａｔｏｍｓ／ｃｍ３）としたとき、ｔ（μｍ）以下のエピ厚にすれば良いことが判った。
【００５３】
図１１は、試料Ｅに関して、半導体素子製造工程を擬似した熱処理前後の酸素析出量を示す特性図である。
熱処理前後の試料の酸素濃度をフーリエ変換型赤外吸収分光光度計を用いて測定し、両者の差を求めた。炭素をドーピング（基板炭素濃度＝５×１０１６（ａｔｏｍｓ／ｃｍ３））した試料の酸素析出量は、ドーピングしていない試料のおよそ１０倍である。炭素ドーピングによる酸素の析出促進効果が観測された。
【００５４】
なお、本発明は、この実施形態に限定されるものではない。上記の実施形態は本発明の半導体基板をエピウエハに応用した場合の例であり、本発明の請求範囲に記載された着眼点と同一な点を有し、同様な作用をもたらすものは、如何なるものであっても本発明の技術的範疇に包括される。
【００５５】
例えば、図１２に示すように、本発明の濃度範囲のホウ素及び炭素をそれぞれ添加し、且つＳＦＱＲ値≦７０（ｎｍ）を満たすシリコン基板２１は、その表面にシリコンとゲルマニウムの合金結晶層２２を成長してもゲッタリングの効果が十分に期待され、７０（ｎｍ）世代のデバイス製造に適している。図１３に示すように、更に合金結晶層２２の表面にシリコン結晶層２３を形成した半導体基板でも同様である。これら２種類の半導体基板は、歪みシリコンウエハと呼ばれており、今後の高速デバイス製造に用いられることが期待されている。
【００５６】
また、図１４及び図１５に示すように、本発明の濃度範囲のホウ素、炭素を添加し且つＳＦＱＲ値≦７０（ｎｍ）を満たすシリコン基板３１を用いて、ＳＩＭＯＸ法または張り合わせ法によってＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を製造することもできる。
【００５７】
ここで、ＳＩＭＯＸ法では図１４のように、シリコン基板３１の内部に酸素イオンを導入し、シリコン酸化層３２を形成することにより、シリコン基板３１上にシリコン酸化層３２を介してシリコン結晶層３３を形成する。
【００５８】
先ず、シリコン融液にホウ素を添加する。このとき、形成されるシリコンウエハのホウ素濃度が５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下となるように制御する。続いて、引き上げ法によりホウ素を含有するシリコン結晶を育成する。続いて、育成したシリコンインゴットをウエハ状に加工し、ラッピング加工の後に酸又はアルカリを用いたエッチングを行い、シリコンウエハの結晶層形成面となる表面の裏面を鏡面加工し、続いてシリコンウエハの表面を鏡面加工する。これら両面の鏡面加工により、シリコンウエハのＳＦＱＲ値≦７０（ｎｍ）とする。そして、シリコンウエハの内部に酸素イオンを導入してシリコン酸化層を形成した後、シリコンウエハの表面に結晶層、例えばエピタキシャル成長法によりエピ層を形成する。
【００５９】
また、張り合わせ法では図１５のように、シリコン基板３１上に、表面及び裏面に熱酸化層３５を有するシリコン基板３４を張り合わせ、表面の熱酸化膜３５及びシリコンを除去することにより、シリコン基板３１上に熱酸化層３５を介してシリコン結晶層３６を形成する。これらの場合でも、ホウ素及び炭素の効果によるゲッタリングを期待できることは明らかである。
【００６０】
先ず、シリコン融液にホウ素を添加する。このとき、形成されるシリコンウエハのホウ素濃度が５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下となるように制御する。続いて、引き上げ法によりホウ素を含有するシリコン結晶を育成する。続いて、育成したシリコンインゴットをウエハ状に加工し、ラッピング加工の後に酸又はアルカリを用いたエッチングを行い、シリコンウエハの結晶層形成面となる表面の裏面を鏡面加工し、続いてシリコンウエハの表面を鏡面加工する。これら両面の鏡面加工により、シリコンウエハのＳＦＱＲ値≦７０（ｎｍ）とする。そして、上述のように他のシリコンウエハを張り合わせ、張り合わせたシリコンウエハの一部を除去する。
【００６１】
更に、歪みシリコンウエハとＳＯＩ構造とを組み合わせた歪みＳＯＩ基板においても、本発明の効果はあり得る。この半導体基板は、具体的には図１６に示すように、図１３の合金結晶層２２の表面にシリコン結晶層２３を形成した後、このシリコン結晶層２３に例えばＳＩＭＯＸ法を適用してシリコン酸化層４２を形成する。これにより、シリコン結晶層２３は、シリコン酸化層４２上にシリコン結晶層４１を有するように形成される。
【００６２】
実のところ、ＳＯＩ基板に関してはその製造方法における問題の解決に開発が集中しており、ＳＯＩ基板のゲッタリングに関しては有効な方法が見出されていない。本発明のシリコン基板を各種のＳＯＩ基板に用いれば、ゲッタリング能力を付与したＳＯＩ基板となる結果、各種デバイスの信頼性の向上を実現することが可能である。
【００６３】
なお、上記の議論から明らかなように、本発明のシリコン基板は、直径が２００（ｍｍ）であろうと３００（ｍｍ）であろうとまたそれ以上であろうと直径を選ばずに実施できることは明らかである。
【００６４】
（第２の実施形態）
本実施形態では、第１の実施形態で説明した半導体基板を用いて半導体素子が形成されてなる半導体装置及びその製造方法について詳述する。ここでは、半導体基板として図４に示した半導体基板を例示し、ＭＯＳトランジスタを形成する場合を説明する。なお、本発明はＭＯＳトランジスタのみならず、その他の半導体デバイス全般に適用可能である。
【００６５】
図１７は、第２の実施形態のＭＯＳトランジスタを示す概略断面図である。
このＭＯＳトランジスタは、第１の実施形態の図４で説明したシリコン基板１１上にシリコン結晶層（エピ層）１２が形成されてなる半導体基板において、シリコン結晶層１２内にｎ型不純物がイオン注入されてｎウェル５１が形成され、シリコン結晶層１２上にゲート絶縁膜５２及びゲート電極５３がパターニングされ、ゲート電極５３をマスクとしてｐ型不純物がイオン注入されてソース５４及びドレイン５５が形成されてなる、いわゆるｐ型ＭＯＳトランジスタである。
【００６６】
本実施形態によれば、半導体集積回路作製の加熱工程が酸化・非酸化という雰囲気ガス種に関わらず、加熱工程におけるオートドーピングを回避しながらも十分なゲッタリング能力が確保でき、且つ７０（ｎｍ）世代に必要な平坦度を満たすエピウエハを半導体集積回路の作製用基板として用いることができる。これにより、最小加工線幅が７０（ｎｍ）のＭＯＳトランジスタを有する半導体集積回路の製造が可能となった。
【００６７】
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）表面及び裏面の双方が鏡面加工されてなる半導体基板であって、
前記表面の平坦度としてＳＦＱＲ値≦７０（ｎｍ）を満たし、５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下の濃度にホウ素を含有することを特徴とする半導体基板。
【００６８】
（付記２）前記表面上にシリコンを含有する結晶層を有することを特徴とする付記１に記載の半導体基板。
【００６９】
（付記３）前記結晶層がエピタキシャル成長によるシリコン結晶層であることを特徴とする付記２に記載の半導体基板。
【００７０】
（付記４）前記結晶層がシリコンとゲルマニウムの合金結晶層であることを特徴とする付記２に記載の半導体基板。
【００７１】
（付記５）前記結晶層が、シリコンとゲルマニウムの合金結晶層及びシリコン結晶層の積層構造層であることを特徴とする付記２に記載の半導体基板。
【００７２】
（付記６）前記シリコン結晶層が内部においてシリコン酸化層によって隔てられたＳＯＩ構造に形成されていることを特徴とする付記５に記載の半導体基板。
【００７３】
（付記７）ＳＯＩ基板であり、
前記結晶層がシリコン酸化層によって隔てられた上層のシリコン結晶層であることを特徴とする付記２に記載の半導体基板。
【００７４】
（付記８）前記ＳＯＩ基板がＳＩＭＯＸ法により形成されてなることを特徴とする付記７に記載の半導体基板。
【００７５】
（付記９）前記ＳＯＩ基板が張り合わせ法により形成されてなることを特徴とする付記７に記載の半導体基板。
【００７６】
（付記１０）要求される前記結晶層の厚みｔ（μｍ）に対して、
［Ｂ］≧（２．２±０．２）×１０１６ｅｘｐ（０．２１ｔ）
の関係式に基づいて、ホウ素の前記濃度［Ｂ］（ａｔｏｍｓ／ｃｍ３）の最低値が規定されてなることを特徴とする付記２〜９のいずれか１項に記載の半導体基板。
【００７７】
（付記１１）要求されるホウ素の前記濃度［Ｂ］（ａｔｏｍｓ／ｃｍ３）に対して、
［Ｂ］≧（２．２±０．２）×１０１６ｅｘｐ（０．２１ｔ）
の関係式に基づいて、前記結晶層の厚みｔ（μｍ）の最高値が規定されてなることを特徴とする付記２〜９のいずれか１項に記載の半導体基板。
【００７８】
（付記１２）前記裏面が露出状態とされているか、又は前記裏面に１（ｎｍ）以下の厚みの自然酸化膜が形成されていることを特徴とする付記１〜１１のいずれか１項に記載の半導体基板。
【００７９】
（付記１３）１×１０１５（ａｔｏｍｓ／ｃｍ３）以上の濃度に炭素を含有することを特徴とする付記１〜１２のいずれか１項に記載の半導体基板。
【００８０】
（付記１４）付記１〜１３のいずれか１項に記載の半導体基板上に半導体素子が形成されてなることを特徴とする半導体装置。
【００８１】
（付記１５）５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下の濃度にホウ素を添加してシリコンウエハを形成する工程と、
前記シリコンウエハの結晶層形成面となる表面の裏面を鏡面加工する工程と、
前記シリコンウエハの前記表面を鏡面加工し、前記シリコンウエハのＳＦＱＲ値≦７０（ｎｍ）とする工程と、
前記シリコンウエハの前記表面に結晶層を形成する工程と
を含むことを特徴とする半導体基板の製造方法。
【００８２】
（付記１６）前記結晶層がシリコンとゲルマニウムの合金結晶層であることを特徴とする付記１５に記載の半導体基板の製造方法。
【００８３】
（付記１７）ホウ素を添加してシリコンウエハを形成する工程と、
前記シリコンウエハの両面を鏡面加工する工程と、
前記シリコンウエハの一方の面に結晶層を形成する工程と
を含む半導体基板の製造方法であって、
前記シリコンウエハの両面の鏡面加工により、ＳＦＱＲ値≦７０（ｎｍ）を満足するとともに、前記ホウ素の濃度を５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下とすることを特徴とする半導体基板の製造方法。
【００８４】
（付記１８）前記結晶層がシリコンとゲルマニウムの合金結晶層であることを特徴とする付記１５に記載の半導体基板の製造方法。
【００８５】
【発明の効果】
本発明によれば、７０（ｎｍ）世代のリソグラフィー工程の平坦度要求に応え、且つ酸化・非酸化という雰囲気ガス種に関わらず、加熱工程におけるオートドーピングを回避しながらも十分なゲッタリング能力の確保を可能とする半導体基板が実現し、これを用いた最小加工線幅が７０（ｎｍ）の半導体装置の製造が可能となる。
【図面の簡単な説明】
【図１】本発明のシリコン基板の平坦度を示す特性図である。
【図２】ＳＳＰウエハの裏面を軽く研磨して裏面凹凸を部分的に除去したウエハ（本発明では準ＤＳＰウエハ：Ｓｅｍｉ−ＤＳＰと呼ぶ。）の平坦度を示す特性図である。
【図３】平坦度測定領域の配列（直径２００（ｍｍ）ウエハの場合）を示す概略平面図である。
【図４】第１の実施形態のシリコン基板の一例を示す概略断面図である。
【図５】加熱工程におけるオートドーピング評価のための熱処理炉内試料を示す模式図である。
【図６】加熱工程におけるオートドーピング評価に用いた熱処理シーケンス図である。
【図７】モニター用ウエハのホウ素濃度を示す特性図である。
【図８】モニター用ウエハのホウ素濃度（（ａ）１０００℃、（ｂ）１１００℃）を示す特性図である。
【図９】試料Ａ〜Ｆの鉄元素強制汚染、擬似プロセス熱処理後の表層残留鉄濃度を示す特性図である。
【図１０】ゲッタリング能力が合格と判定されたエピウエハのエピ厚と基板ホウ素濃度との関係を示す特性図である。
【図１１】擬似プロセス熱処理前後の酸素析出量を示す特性図である。
【図１２】第１の実施形態のシリコン基板の他の例を示す概略断面図である。
【図１３】第１の実施形態のシリコン基板の他の例を示す概略断面図である。
【図１４】第１の実施形態のシリコン基板の他の例を示す概略断面図である。
【図１５】第１の実施形態のシリコン基板の他の例を示す概略断面図である。
【図１６】第１の実施形態のシリコン基板の他の例を示す概略断面図である。
【図１７】第２の実施形態のＭＯＳトランジスタを示す概略断面図である。
【図１８】ＳＳＰウエハの平坦度を示す特性図である。
【符号の説明】
１１，２１，３１ シリコン基板
１２，２３，３３，３６，４１ シリコン結晶層
２２ シリコンとゲルマニウムの合金結晶層
３３，４２ シリコン酸化層
３５ 熱酸化層
５１ ｎ型ウェル
５２ ゲート絶縁膜
５３ ゲート電極
５４ ソース
５５ ドレイン
Claims (10)
- 表面及び裏面の双方が鏡面加工されてなる半導体基板であって、
前記表面の平坦度としてＳＦＱＲ値≦７０（ｎｍ）を満たし、５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下の濃度にホウ素を含有することを特徴とする半導体基板。 - 前記表面上にシリコンを含有する結晶層を有することを特徴とする請求項１に記載の半導体基板。
- 前記結晶層がエピタキシャル成長によるシリコン結晶層であることを特徴とする請求項２に記載の半導体基板。
- 前記結晶層がシリコンとゲルマニウムの合金結晶層であることを特徴とする請求項２に記載の半導体基板。
- ＳＯＩ基板であり、
前記結晶層がシリコン酸化層によって隔てられた上層のシリコン結晶層であることを特徴とする請求項２に記載の半導体基板。 - 要求される前記結晶層の厚みｔ（μｍ）に対して、
［Ｂ］≧（２．２±０．２）×１０１６ｅｘｐ（０．２１ｔ）
の関係式に基づいて、ホウ素の前記濃度［Ｂ］（ａｔｏｍｓ／ｃｍ３）の最低値が規定されてなることを特徴とする請求項２〜５のいずれか１項に記載の半導体基板。 - 要求されるホウ素の前記濃度［Ｂ］（ａｔｏｍｓ／ｃｍ３）に対して、
［Ｂ］≧（２．２±０．２）×１０１６ｅｘｐ（０．２１ｔ）
の関係式に基づいて、前記結晶層の厚みｔ（μｍ）の最高値が規定されてなることを特徴とする請求項２〜５のいずれか１項に記載の半導体基板。 - １×１０１５（ａｔｏｍｓ／ｃｍ３）以上の濃度に炭素を含有することを特徴とする請求項１〜７のいずれか１項に記載の半導体基板。
- ５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下の濃度にホウ素を添加してシリコンウエハを形成する工程と、
前記シリコンウエハの結晶層形成面となる表面の裏面を鏡面加工する工程と、
前記シリコンウエハの前記表面を鏡面加工し、前記シリコンウエハのＳＦＱＲ値≦７０（ｎｍ）とする工程と、
前記シリコンウエハの前記表面に結晶層を形成する工程と
を含むことを特徴とする半導体基板の製造方法。 - ホウ素を添加してシリコンウエハを形成する工程と、
前記シリコンウエハの両面を鏡面加工する工程と、
前記シリコンウエハの一方の面に結晶層を形成する工程と
を含む半導体基板の製造方法であって、
前記シリコンウエハの両面の鏡面加工により、ＳＦＱＲ値≦７０（ｎｍ）を満足するとともに、前記ホウ素の濃度を５×１０１６（ａｔｏｍｓ／ｃｍ３）以上２×１０１７（ａｔｏｍｓ／ｃｍ３）以下とすることを特徴とする半導体基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002381902A JP4344517B2 (ja) | 2002-12-27 | 2002-12-27 | 半導体基板及びその製造方法 |
| US10/743,793 US20040135208A1 (en) | 2002-12-27 | 2003-12-24 | Semiconductor substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002381902A JP4344517B2 (ja) | 2002-12-27 | 2002-12-27 | 半導体基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004214402A true JP2004214402A (ja) | 2004-07-29 |
| JP4344517B2 JP4344517B2 (ja) | 2009-10-14 |
Family
ID=32708517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002381902A Expired - Fee Related JP4344517B2 (ja) | 2002-12-27 | 2002-12-27 | 半導体基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040135208A1 (ja) |
| JP (1) | JP4344517B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088473A (ja) * | 2005-09-22 | 2007-04-05 | Siltronic Ag | エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 |
| JP2008504704A (ja) * | 2004-07-02 | 2008-02-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 埋め込みｐ＋シリコン・ゲルマニウム層の陽極酸化による歪みシリコン・オン・インシュレータ |
| JP2009272443A (ja) * | 2008-05-07 | 2009-11-19 | Sumco Corp | シリコンウェーハおよびその製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005045339B4 (de) * | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| JP5315596B2 (ja) * | 2006-07-24 | 2013-10-16 | 株式会社Ｓｕｍｃｏ | 貼合せｓｏｉウェーハの製造方法 |
| CN102412271A (zh) * | 2011-09-15 | 2012-04-11 | 上海晶盟硅材料有限公司 | 外延片衬底、外延片及半导体器件 |
| CN113611593A (zh) * | 2021-08-02 | 2021-11-05 | 中国电子科技集团公司第四十六研究所 | 一种超薄锗片翘曲形貌的控制方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1050715A (ja) * | 1996-07-29 | 1998-02-20 | Sumitomo Sitix Corp | シリコンウェーハとその製造方法 |
| JP2000235941A (ja) * | 1999-02-11 | 2000-08-29 | Wacker Siltronic G Fuer Halbleitermaterialien Ag | 半導体ウェハ、半導体ウェハの製造方法および該製造方法の使用 |
| JP2001106594A (ja) * | 1999-10-07 | 2001-04-17 | Sumitomo Metal Ind Ltd | エピタキシャルウェーハの製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3384506B2 (ja) * | 1993-03-30 | 2003-03-10 | ソニー株式会社 | 半導体基板の製造方法 |
| US5759908A (en) * | 1995-05-16 | 1998-06-02 | University Of Cincinnati | Method for forming SiC-SOI structures |
| US5698474A (en) * | 1996-02-26 | 1997-12-16 | Hypervision, Inc. | High speed diamond-based machining of silicon semiconductor die in wafer and packaged form for backside emission microscope detection |
| WO1998005063A1 (fr) * | 1996-07-29 | 1998-02-05 | Sumitomo Sitix Corporation | Plaquette epitaxiale en silicium et son procede de fabrication |
| JPH10242153A (ja) * | 1997-02-26 | 1998-09-11 | Hitachi Ltd | 半導体ウエハ、半導体ウエハの製造方法、半導体装置および半導体装置の製造方法 |
| JPH11307472A (ja) * | 1998-04-23 | 1999-11-05 | Shin Etsu Handotai Co Ltd | 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| JP2000349264A (ja) * | 1998-12-04 | 2000-12-15 | Canon Inc | 半導体ウエハの製造方法、使用方法および利用方法 |
| US6830976B2 (en) * | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
-
2002
- 2002-12-27 JP JP2002381902A patent/JP4344517B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-24 US US10/743,793 patent/US20040135208A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1050715A (ja) * | 1996-07-29 | 1998-02-20 | Sumitomo Sitix Corp | シリコンウェーハとその製造方法 |
| JP2000235941A (ja) * | 1999-02-11 | 2000-08-29 | Wacker Siltronic G Fuer Halbleitermaterialien Ag | 半導体ウェハ、半導体ウェハの製造方法および該製造方法の使用 |
| JP2001106594A (ja) * | 1999-10-07 | 2001-04-17 | Sumitomo Metal Ind Ltd | エピタキシャルウェーハの製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008504704A (ja) * | 2004-07-02 | 2008-02-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 埋め込みｐ＋シリコン・ゲルマニウム層の陽極酸化による歪みシリコン・オン・インシュレータ |
| JP2007088473A (ja) * | 2005-09-22 | 2007-04-05 | Siltronic Ag | エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 |
| JP4723446B2 (ja) * | 2005-09-22 | 2011-07-13 | ジルトロニック アクチエンゲゼルシャフト | エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 |
| JP2009272443A (ja) * | 2008-05-07 | 2009-11-19 | Sumco Corp | シリコンウェーハおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040135208A1 (en) | 2004-07-15 |
| JP4344517B2 (ja) | 2009-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20110042009A (ko) | 반도체장치 및 그 제조방법 | |
| KR20010092733A (ko) | 고유 게터링을 가지는 에피택시얼 실리콘 웨이퍼 및 그제조 방법 | |
| JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
| US6514886B1 (en) | Method for elimination of contaminants prior to epitaxy | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| JPH03295235A (ja) | エピタキシャルウェーハの製造方法 | |
| JPH10106955A (ja) | 半導体基板の製造方法及びその製造装置 | |
| JP4344517B2 (ja) | 半導体基板及びその製造方法 | |
| JP2003197602A (ja) | ウェーハ製造方法 | |
| JPH1050715A (ja) | シリコンウェーハとその製造方法 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP6174761B2 (ja) | ウエハ形成方法 | |
| JP5347791B2 (ja) | 半導体エピタキシャルウエーハの製造方法 | |
| JP2003100760A (ja) | エピタキシャルシリコンウェハおよびその製造方法 | |
| JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JP5584959B2 (ja) | シリコンウェーハの製造方法 | |
| US11769697B2 (en) | Wafer evaluation method | |
| JPH01298726A (ja) | 半導体ウエハの製造方法およびその半導体ウエハを用いた半導体装置 | |
| JPH05206145A (ja) | 半導体装置の製造方法 | |
| JP2000290100A (ja) | シリコンウェーハの製造方法 | |
| JP6834932B2 (ja) | 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法 | |
| JPH11243093A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH05198579A (ja) | 半導体ウェハ及びその製造方法 | |
| JP2008034608A (ja) | シリコンウェーハの加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050902 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090713 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |