JP6174761B2 - ウエハ形成方法 - Google Patents
ウエハ形成方法 Download PDFInfo
- Publication number
- JP6174761B2 JP6174761B2 JP2016123427A JP2016123427A JP6174761B2 JP 6174761 B2 JP6174761 B2 JP 6174761B2 JP 2016123427 A JP2016123427 A JP 2016123427A JP 2016123427 A JP2016123427 A JP 2016123427A JP 6174761 B2 JP6174761 B2 JP 6174761B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- deuterium
- rapid thermal
- thermal annealing
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 35
- 239000010703 silicon Substances 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 32
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims description 20
- 229910052805 deuterium Inorganic materials 0.000 claims description 20
- 238000004151 rapid thermal annealing Methods 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 238000003801 milling Methods 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000007792 addition Methods 0.000 description 2
- 125000004431 deuterium atom Chemical group 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009545 invasion Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000033001 locomotion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
- B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
- B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
- B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
- B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
- B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
- B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Mechanical Engineering (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Crystallography & Structural Chemistry (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本願は半導体製造に関し、より詳細にはウエハ形成方法に関する。
単結晶シリコンは半導体製造における初期物質であり、一般的にはチョクラルスキー（ＣＺ）法により形成される。
シリコン基板の品質に対する課題は、超小型電子装置の寸法の縮小傾向に伴い増加している。シリコン基板の品質は成長した微細欠陥の大きさ及び分布によって決まる。ＣＺ法またはフローティングゾーン法によるシリコン基板の形成の間に、微細欠陥の大部分がシリコン空孔間で密集するか、またはその空間内を満たす。
水素パッシベーションは半導体素子製作における周知の確立した手段となりつつある。水素パッシベーションプロセスで、半導体素子の作用に影響する欠陥は除去される。例えば、このような欠陥は半導体素子の能動部品における再結合／発生中心として説明されている。これらの中心は、ダングリングボンドにより引き起こされると考えられる。このダングリングボンドは、印加バイアスに一部応じて素子において帯電したキャリアを除く、または不必要な電荷キャリアを加え、エネルギーギャップの状態を導く。主に素子における表面または界面でダングリングボンドは生じるが、空孔、微小孔、転位で生じること、また不純物と関係があることも考えられる。
半導体産業で生じている別の問題は、ホットキャリア効果による素子性能の低下である。特にこれは比較的大きい電圧を用いるより小さい素子に対する懸念である。このような高い電圧を用いると、チャネルキャリアは十分に強力になり、絶縁層に入り込み、素子の動きを低下させる。
水素パッシベーションは十分安定でなく、そのダングリングボンドとの結合は簡単に切れる。したがって、ダングリングボンドは再び露出して素子の特性に不利に作用する。
本願はウエハ形成方法を提供することであり、この方法はウエハ表面の凹凸を低減し、素子界面のダングリングボンドを低減し、素子特性を高めることが可能である。
上記より、本願はシリコン基板を提供することと、シリコン基板に高速熱アニーリングを行ってパッシベーション層を形成することと、を含むウエハ形成方法であって、高速熱アニーリングは重水素含有ガスを用いることを含む、方法を提供する。
さらに上記方法において、高速熱アニーリングは１２００℃〜１３８０℃の温度下で行う。
さらに上記方法において、高速熱アニーリングで用いるガスは重水素及び水素の混合物である。
さらに上記方法において、重水素はガスの１％〜１００％である。
さらに上記方法において、高速熱アニーリングで用いるガスは重水素及び酸素の混合物である。
さらに上記方法において、重水素はガスの１％〜１００％である。
さらに上記方法において、高速熱アニーリングで用いるガスは重水素である。
さらに上記方法において、シリコンインゴットを形成することと、シリコンインゴットをスライシング、表面研削、研磨、エッジフライス加工及び洗浄することと、シリコン基板を形成することと、を含む工程によりシリコン基板を形成する。
さらに上記方法において、シリコン基板は単結晶シリコンである。
さらに上記方法において、シリコン基板はチョクラルスキー（ＣＺ）法により形成される。
本願方法は、先行技術と比較して次の点で有利である。
シリコン基板形成後、この基板に高速熱アニーリングを行ってパッシベーション層を形成する。パッシベーション層はシリコン基板表面の凹凸を低減できる。さらに、ゲート酸化層または界面形成の間、基板から重水素が拡散し、界面のダングリングボンドと結合でき、安定構造を形成する。これにより、キャリアの侵入を防止でき、素子特性を高めることが可能である。
シリコン基板形成後、この基板に高速熱アニーリングを行ってパッシベーション層を形成する。パッシベーション層はシリコン基板表面の凹凸を低減できる。さらに、ゲート酸化層または界面形成の間、基板から重水素が拡散し、界面のダングリングボンドと結合でき、安定構造を形成する。これにより、キャリアの侵入を防止でき、素子特性を高めることが可能である。
本発明方法の添付図面を参照して以下、より詳細に説明するが、これは本発明の好ましい実施形態であり。当業者は本発明の有利な効果を実現しながら、本明細書に記載した本発明を変更してもよい。このように、これらの実施形態は、本発明の制限ではなく当業者のための一般的教示として理解されるべきである。
記載を明瞭にするため、実際の実施形態のすべての特長を記載していない。不要な詳細による混乱を避けるため、周知の機能だけでなく構造も詳細には記載していない場合がある。
任意の実際の実施形態の開発において、例えばシステムの要件もしくは制約、またはコマーシャルに準じて開発者の具体的な目標を達成するため、大量の実施詳細が必要であり、一実施形態を別のものに変更することを考慮すべきである。また、このような開発努力は複雑で多大な時間を必要とするものであるかもしれないが、当業者にとっては単なる日常業務であることを考慮すべきである。
任意の実際の実施形態の開発において、例えばシステムの要件もしくは制約、またはコマーシャルに準じて開発者の具体的な目標を達成するため、大量の実施詳細が必要であり、一実施形態を別のものに変更することを考慮すべきである。また、このような開発努力は複雑で多大な時間を必要とするものであるかもしれないが、当業者にとっては単なる日常業務であることを考慮すべきである。
以下の段落において、添付図面を参照して、より具体的に実施例に基づき本発明を説明する。本発明の利点及び特長は、以下の記述及び請求項によってより明らかである。
本発明の実施形態を都合よく明瞭に説明する補助の目的のため、図面は不正確な比率の簡略化したものであることに留意すべきである。
本発明の実施形態を都合よく明瞭に説明する補助の目的のため、図面は不正確な比率の簡略化したものであることに留意すべきである。
一実施形態において、図１を参照する。ウエハ形成方法は以下の工程を含む。
Ｓ１００：シリコン基板を提供する工程
Ｓ２００：シリコン基板に高速熱アニーリングを行ってパッシベーション層を形成し、高速熱アニーリングが重水素含有ガスを用いることを含む工程
Ｓ１００：シリコン基板を提供する工程
Ｓ２００：シリコン基板に高速熱アニーリングを行ってパッシベーション層を形成し、高速熱アニーリングが重水素含有ガスを用いることを含む工程
一実施形態において、以下の工程によりシリコン基板を形成できる。まず、シリコンインゴットをウエハの大きさなど、望ましい大きさに形成、研磨する。その後、スライシング、表面研削、研磨、エッジフライス加工及び洗浄を含む工程を適用してシリコン基板を形成する。本実施形態においては、シリコン基板はチョクラルスキー（ＣＺ）法により形成した単結晶シリコンである。
Ｓ２００において、シリコン基板に高速熱アニーリングを行ってパッシベーション層を形成する。パッシベーション層の形成によって、シリコン基板表面の凹凸を低減し、シリコン基板の特性を高めることが可能である。
一実施形態において、高速熱アニーリングの温度は例えば１３００℃など、１２００℃〜１３８０℃でよい。
一実施形態において、高速熱アニーリングで用いるガスは重水素及び水素の混合物である。重水素はガス混合物の１％〜１００％であり、異なるプロセス要件に応じて調整できる。
一実施形態において、重水素及び酸素の混合物を適用できる。重水素はガス混合物の１％〜１００％であり、異なるプロセス要件に応じて調整できる。
一実施形態において、純粋な重水素を高速熱アニーリングに適用できる。
重水素を高速熱アニーリングに適用する間、重水素の原子サイズが小さいため、シリコン基板のギャップに一時的に重水素を蓄積できる。ゲート酸化層を形成する以下のプロセスにおいて、蓄積した重水素原子はゲート酸化層のダングリングボンドに結合でき、安定した化学結合を形成する。その結果、不要なダングリングボンドを除去でき、これにより、ゲート酸化層の特性を高められる。さらに、重水素原子はゲート酸化層のダングリングボンドだけでなく、半導体素子の他層のダングリングボンドにも結合する。重水素から形成した化学結合は水素原子など他の要素の結合よりも安定している。
上記によれば、本願方法の例において、シリコン基板の形成後、シリコン基板に高速熱アニーリングを行ってパッシベーション層を形成する。パッシベーション層は、シリコン基板表面の凹凸を低減できる。
ゲート酸化層または界面形成の間、基板から重水素が拡散し、界面のダングリングボンドと結合でき、安定構造を形成する。これにより、キャリアの侵入を防止でき、素子特性を高めることが可能である。
ゲート酸化層または界面形成の間、基板から重水素が拡散し、界面のダングリングボンドと結合でき、安定構造を形成する。これにより、キャリアの侵入を防止でき、素子特性を高めることが可能である。
上記方法の実現は詳細な実施形態の中で記載されている。これらの実施形態は説明のためのものであり、限定するものではない。多くの変更、改変、追加及び改良が可能である。これら及び他の変更、改変、追加及び改良は、後の請求項で定義されたような本発明の範囲に含むことが可能である。
Claims (4)
- シリコン基板を提供することと、
前記シリコン基板に高速熱アニーリングを行ってパッシベーション層を形成することと、を含み、
前記高速熱アニーリングは重水素含有ガスを用い、
前記高速熱アニーリングは１２００℃〜１３８０℃の温度下で行い、
前記ガスは、重水素及び酸素の混合物であることを特徴とする、
ウエハ形成方法。 - 前記シリコン基板は、シリコンインゴットを形成することと、前記シリコンインゴットをスライシング、表面研削、研磨、エッジフライス加工及び洗浄することと、前記シリコン基板を形成することと、を含む工程により形成されることを特徴とする、請求項１に記載の方法。
- 前記シリコン基板は単結晶シリコンであることを特徴とする、請求項１に記載の方法。
- 前記シリコン基板はチョクラルスキー（ＣＺ）法により形成されることを特徴とする、請求項２に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510659200.2A CN106571296A (zh) | 2015-10-13 | 2015-10-13 | 晶圆的形成方法 |
| CN201510659200.2 | 2015-10-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017076777A JP2017076777A (ja) | 2017-04-20 |
| JP6174761B2 true JP6174761B2 (ja) | 2017-08-02 |
Family
ID=58405934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016123427A Active JP6174761B2 (ja) | 2015-10-13 | 2016-06-22 | ウエハ形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20170103900A1 (ja) |
| JP (1) | JP6174761B2 (ja) |
| KR (1) | KR101888250B1 (ja) |
| CN (1) | CN106571296A (ja) |
| DE (1) | DE102016115524A1 (ja) |
| TW (1) | TWI593023B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107845635A (zh) * | 2017-10-31 | 2018-03-27 | 长江存储科技有限责任公司 | 一种存储结构及其形成方法 |
| CN109841513A (zh) * | 2017-11-24 | 2019-06-04 | 上海新昇半导体科技有限公司 | 一种晶片及其制造方法、电子装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223628A (ja) * | 1997-02-04 | 1998-08-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5982020A (en) * | 1997-04-28 | 1999-11-09 | Lucent Technologies Inc. | Deuterated bipolar transistor and method of manufacture thereof |
| US6255197B1 (en) * | 1998-06-10 | 2001-07-03 | Jim Mitzel | Hydrogen annealing method and apparatus |
| US6797644B2 (en) * | 2000-08-01 | 2004-09-28 | Texas Instruments Incorporated | Method to reduce charge interface traps and channel hot carrier degradation |
| JP2002076336A (ja) * | 2000-09-01 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置およびｓｏｉ基板 |
| US20030017690A1 (en) * | 2001-07-18 | 2003-01-23 | Motorola, Inc. | Apparatus and method for attaching integrated circuit structures and devices utilizing the formation of a compliant substrate to a circuit board |
| JP2003209253A (ja) * | 2002-01-11 | 2003-07-25 | Seiko Epson Corp | 基板装置及びその製造方法並びに電気光学装置及び電子機器 |
| KR100482372B1 (ko) * | 2002-12-03 | 2005-04-14 | 삼성전자주식회사 | 반도체 소자의 게이트 산화막 형성방법 |
| JP4125952B2 (ja) * | 2002-12-27 | 2008-07-30 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2005045203A (ja) * | 2003-07-10 | 2005-02-17 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
| JP4999265B2 (ja) * | 2004-08-27 | 2012-08-15 | 大陽日酸株式会社 | ゲート絶縁膜の製造方法 |
| US20070187386A1 (en) * | 2006-02-10 | 2007-08-16 | Poongsan Microtec Corporation | Methods and apparatuses for high pressure gas annealing |
| JP2008047752A (ja) * | 2006-08-18 | 2008-02-28 | Ihi Corp | 半導体装置の製造方法及び装置 |
| US20080050879A1 (en) * | 2006-08-23 | 2008-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of forming metal-containing gate structures |
| JP2010141272A (ja) * | 2008-12-15 | 2010-06-24 | Sumco Corp | エピタキシャルウェーハとその製造方法 |
| CN101872746A (zh) * | 2009-04-24 | 2010-10-27 | 上海华虹Nec电子有限公司 | 采用nd3退火来提高sonos闪存器件可靠性的方法 |
| CN102486999A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 栅极氧化层的形成方法 |
| CN102487047A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的形成方法 |
| CN103515213B (zh) * | 2012-06-25 | 2017-04-12 | 中芯国际集成电路制造(上海)有限公司 | 形成FinFET栅介质层的方法和形成FinFET的方法 |
| JP6242724B2 (ja) * | 2014-03-20 | 2017-12-06 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
2015
- 2015-10-13 CN CN201510659200.2A patent/CN106571296A/zh active Pending
-
2016
- 2016-03-08 TW TW105107081A patent/TWI593023B/zh active
- 2016-06-09 US US15/178,041 patent/US20170103900A1/en not_active Abandoned
- 2016-06-22 JP JP2016123427A patent/JP6174761B2/ja active Active
- 2016-08-22 DE DE102016115524.1A patent/DE102016115524A1/de not_active Ceased
- 2016-09-26 KR KR1020160122782A patent/KR101888250B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| CN106571296A (zh) | 2017-04-19 |
| US20170103900A1 (en) | 2017-04-13 |
| TW201714220A (zh) | 2017-04-16 |
| KR20170043445A (ko) | 2017-04-21 |
| DE102016115524A1 (de) | 2017-04-13 |
| JP2017076777A (ja) | 2017-04-20 |
| KR101888250B1 (ko) | 2018-08-13 |
| TWI593023B (zh) | 2017-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007123875A (ja) | 多孔質層を用いてゲルマニウム・オン・インシュレータ半導体構造を形成するための方法及びこれらの方法によって形成される半導体構造 | |
| JP5730393B2 (ja) | 複合基板およびその製造方法 | |
| CN105448914B (zh) | 半导体结构及其形成方法 | |
| US11764054B2 (en) | Methods of forming SOI substrates | |
| JP2007317760A (ja) | 半導体装置及びその製造方法 | |
| JP6174761B2 (ja) | ウエハ形成方法 | |
| JP2015008291A (ja) | 歪み半導体構造を形成する方法 | |
| CN102939642A (zh) | 半导体晶片及其制造方法 | |
| JPH03295235A (ja) | エピタキシャルウェーハの製造方法 | |
| TWI251293B (en) | Method for forming dielectric layer between gates in flash memory device | |
| WO2013155818A1 (zh) | 一种半导体结构的制造方法 | |
| JP2008258304A (ja) | 半導体基板の製造方法 | |
| JP6531743B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JP6174756B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2010040931A (ja) | 半導体基板の製造方法及び半導体基板 | |
| JP2007300115A (ja) | 層構造の製造方法 | |
| US20170103887A1 (en) | Method for forming epitaxial layer | |
| TW201833996A (zh) | 在鰭式場效電晶體(finfet)裝置上形成共形磊晶半導體覆層材料之方法 | |
| US7799660B2 (en) | Method for manufacturing SOI substrate | |
| JP2004214402A (ja) | 半導体基板及びその製造方法 | |
| US20120094470A1 (en) | Method for forming integrated circuits on a strained semiconductor substrate | |
| JP5584959B2 (ja) | シリコンウェーハの製造方法 | |
| JP2008277477A (ja) | 半導体基板及びその製造方法 | |
| JP3091800B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2019110221A (ja) | 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170706 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6174761 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |