KR20170043445A - 웨이퍼를 형성하기 위한 방법 - Google Patents
웨이퍼를 형성하기 위한 방법 Download PDFInfo
- Publication number
- KR20170043445A KR20170043445A KR1020160122782A KR20160122782A KR20170043445A KR 20170043445 A KR20170043445 A KR 20170043445A KR 1020160122782 A KR1020160122782 A KR 1020160122782A KR 20160122782 A KR20160122782 A KR 20160122782A KR 20170043445 A KR20170043445 A KR 20170043445A
- Authority
- KR
- South Korea
- Prior art keywords
- deuterium
- silicon substrate
- rapid thermal
- forming
- thermal annealing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 35
- 239000010703 silicon Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 35
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims abstract description 24
- 229910052805 deuterium Inorganic materials 0.000 claims abstract description 24
- 238000002161 passivation Methods 0.000 claims abstract description 15
- 238000004151 rapid thermal annealing Methods 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 16
- 239000000203 mixture Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 230000003746 surface roughness Effects 0.000 abstract description 5
- 230000035699 permeability Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 4
- 125000004431 deuterium atom Chemical group 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
- B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
- B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
- B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
- B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
- B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
- B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Plasma & Fusion (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Crystallography & Structural Chemistry (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 실리콘 기판을 형성하는 단계 및 그리고 나서 패시베이션 층을 형성하기 위하여 기판에 빠른 열적 어닐링을 수행하는 단계를 포함하는 웨이퍼를 형성하기 위한 방법을 제공한다. 패시베이션 층은 실리콘 기판의 표면 거칠기를 감소시킨다. 게이트 옥사이드층 또는 인터페이스의 형성 동안에, 듀테륨은 기판으로부터 확산되어서, 인터페이스의 댕글링 본드와 결합하여, 안정한 구조를 형성할 수 있어서, 캐리어 침투성이 방지되고, 장치 특성은 향상될 수 있다.
Description
본 출원은 웨이퍼를 반도체 제조에 관한 것이고, 좀 더 구체적으로는 웨이퍼를 형성하는 방법에 관한 것이다.
단결정성 실리콘은 반도체 제조에서 개시 물질이고, 이는 일반적으로 초크랄스키(CZ) 방법에 의해 형성된다.
실리콘 기판의 품질에 대한 문제점이 마이크로전자 장치의 크기 축소의 경향과 함께 증가하고 있다. 실리콘 기판의 품질은 크기 및 그 사이에 성장된 미세결함의 분포에 의존한다. CZ 방법이나 부유존(float zone) 방법에 의한 실리콘 기판의 형성 동안에, 실리콘- 대부분의 미세결함은 실리콘-베이컨시(silicon-vacancies) 중에 모이거나 공간내에 채워진다.
수소 패시베이션은 반도체 장치의 제작에서 잘 알려지고 인정받는 관행이 되었다. 수소 패시베이션 공정에서, 반도체 장치의 동작에 영향을 주는 결함이 제거된다. 예를 들어, 이러한 결함은 반도체 장칭의 활성화 부품상의 재조합/생성 중심으로 기술되었다. 이들 중심은, 인가된 바이어스에 부분적으로 의존하여, 장치 내의 하전된 캐리어를 제거하거나 원치않은 전하 캐리어를 추가하는 에너지 갭에서의 상태를 도입하는 댕글링 본드(dangling bond)에 의해 야기되는 것으로 여겨진다. 댕글링 본드가 장치에서의 표면 또는 인터페이스에서 주로 발생하지만, 이들은 또한, 베이컨시, 마이크로포어(micropore), 디스로케이션(dislocation)에서 발생하는 것으로 여겨지고, 불순물과 관련되는 것으로도 여겨진다.
반도체 산업에서 일어난 또 다른 문제점은 핫 캐리어 효과에 의한 장치 성능의 감쇠이다. 이는, 비례적으로 더 높은 전압이 사용되는 특히나 더 작은 장치에서 염려된다. 이러한 고전압이 사용될 때, 채널 캐리어는 충분히 에너지를 받아서 절연층에 들어가고 장치 행동을 퇴화시킨다.
수소 패시베이션이 충분히 안정적이지 않기 때문에, 댕글링 본드와의 그 본딩은 쉽게 깨진다. 그러므로, 댕글링 본드가 다시 노출되어서, 장치의 특성에 악영향을 준다.
본 출원은 웨이퍼를 형성하기 위한 방법을 제공하는데, 여기서, 본 방법은 웨이퍼의 표면 거칠기를 감소시킬 수 있고, 장치내의 인터페이스의 댕글링 본드를 감소시켜서 장치 특성이 향상될 수 있다.
이를 위해, 본 출원은 실리콘 기판을 준비하는 단계와, 패시베이션 층을 형성하기 위하여 실리콘 기판에 빠른 열적 어닐링을 수행하는 단계를 포함하는 웨이퍼를 형성하기 위한 방법을 제공하되, 상기 빠른 열적 어닐링은 듀테륨을 포함하는 가스를 사용한다.
또한, 상기 방법에서, 빠른 열적 어닐링은 1200℃ - 1380℃의 온도에서 수행된다.
또한, 상기 방법에서, 빠른 열적 어닐링에서 사용되는 가스는 듀테륨과 수소의 혼합물이다.
또한, 상기 방법에서, 듀테륨은 가스의 1% - 100%이다.
또한, 상기 방법에서, 빠른 열적 어닐링에서 사용되는 가스는 듀테륨과 산소의 혼합물이다.
또한, 상기 방법에서, 듀테륨은 가스의 1% - 100%이다.
또한, 상기 방법에서, 빠른 열정 어닐링에서 사용되는 가스는 듀테륨이다.
또한, 상기 방법에서, 실리콘 기판은, 실리콘 잉곳을 형성하는 단계와, 실리콘 잉곳을 슬라이싱, 표면 그라인딩, 폴리싱, 에지 프로파일링 및 클리닝을 하는 단계와, 실리콘 기판을 형성하는 단계에 의해 형성된다.
또한, 상기 방법에서, 실리콘 기판은 단결정성 실리콘이다.
또한, 상기 방법에서, 실리콘 기판은 초크랄스키 (CZ) 방법에 의해 형성된다.
본 출원의 방법은 종래 기술을 넘는 이점이 있다. 실리콘 기판을 형성한 이후에, 빠른 열적 어닐링이 기판에 수행되어서 패시베이션 층을 형성한다. 패시베이션 층은 실리콘 기판의 표면 거칠기를 감소시킬 수 있다. 또한, 게이트 옥사이드 층이나 인터페이스의 형성 동안에, 듀테륨은 기판으로부터 확산되어서, 인터페이스의 댕글링 본드와 결합하여 안정한 구조를 형성할 수 있어서, 캐리어 침투가 방지될 수 있고, 장치 특성은 향상될 수 있다.
도 1은 웨이퍼를 형성하기 위한 방법의 일 실시예를 나타낸다.
본 발명의 방법의 첨부 도면을 참조하여 이하에 좀 더 자세히 기술되는데, 본 발명의 바람직한 실시예가 도시된다. 기술 분야에서의 당업자는, 본 발명의 바람직한 효과를 여전히 달성하기 위해 본 명세서에 기술된 본 발명을 수정할 수 있다. 따라서, 기술 분야에서의 당업자는 이들 실시예를 본 발명의 제한으로 이해하여서는 아니되며 넓은 개시로 이해해야 한다.
간결성을 위해, 실제 실시예의 모든 특징부를 기술하지 않는다. 불필요한 세부사항에 의해 야기되는 혼란을 피하기 위하여, 상세한 설명에서 구조물은 물론 잘 알려진 기능을 기술하지 않을 수 있다. 임의의 실제 실시예의 개발에서, 많은 수의 실제 세부사항은 개발자의 특정한 목표를 달성하기 위해 이루어져야 하는데, 가령, 요구사항 또는 시스템이나 시장의 제약에 따라, 일 실시예는 다른 실시예로 변경될 수 있다는 것을 고려해야 한다. 또한, 이러한 개발 노력은 복잡하고 시간 소요되나, 당업자는 단순히 일상적인 작업이라는 것을 고려해야 한다.
다음 단락에서, 첨부 도면은 예시로서 본 발명을 좀 더 구체적으로 기술하기 위해 참조된다. 본 발명의 이점 및 특징은 이하의 설명과 청구항에 따라 좀 더 명백해진다. 도면은 본 발명의 실시예를 명확하게 설명하고 편리하게 도움을 주기 위하여, 부정확한 비율을 가진 간략화된 형태라는 점을 유의해야 한다.
일 실시예에서, 도 1을 참조하면, 웨이퍼를 형성하기 위한 방법은 이하의 단계, 즉, S100: 실리콘 기판을 준비하는 단계, S200: 실리콘 기판에 빠른 열적 어닐링을 수행하여 패시베이션 층을 형성하는 단계를 포함하되, 빠른 열적 어닐링은 듀테륨을 포함하는 가스를 사용한다.
일 실시예에서, 실리콘 기판은 다음 단계에 의해 형성될 수 있다. 우선, 실리콘 잉곳은 웨이퍼의 크기와 같이 원하는 크기로 형성되고 폴리싱된다. 그리고 나서, 슬라이싱, 표면 그라인딩, 폴리싱, 에지 프로파일링 및 클리닝을 포함하는 단계가 이루어져서, 실리콘 기판을 형성한다. 본 실시예에서, 실리콘 기판은 초크랄스키(CZ) 방법에 의해 형성된 단결정 실리콘이다.
S200에서, 빠른 열적 어닐링이 실리콘 기판에 수행되어서 패시베이션 층을 형성한다. 패시베이션 층의 형성은 실리콘 기판의 표면 거칠기를 감소시킬 수 있고, 실리콘 기판의 특성을 향상시킬 수 있다.
일 실시예에서, 빠른 열적 어닐링의 온도는 1300℃와 같은 1200℃ - 1380℃의 온도에서 수행될 수 있다.
일 실시예에서, 빠른 열적 어닐링에서 사용되는 가스는 듀테륨과 수소의 혼합물이다. 듀테륨은 가스 혼합물의 1% - 100%이고, 이는 다양한 공정 요구사항에 따라 조절될 수 있다.
일 실시예에서, 듀테륨과 산소의 혼합물이 적용될 수 있다. 듀테륨은 가스 혼합물의 1% - 100%이고, 이는 다양한 공정 요구사항에 따라 조절될 수 있다.
일 실시예에서, 순수한 듀테륨이 빠른 열적 어닐링에 적용될 수 있다.
듀테륨이 빠른 열적 어닐링에 적용되지만, 듀테륨은 듀테륨 원자의 작은 크기 때문에 실리콘 기판의 갭에 일시적으로 저장될 수 있다. 게이트 옥사이드 층을 형성하기 위한 이하의 공정에서, 저장된 듀테륨 원자는 게이트 옥사이드 층의 댕글링 본드에 결합될 수 있어서 안정한 화학 본드를 형성할 수 있다. 따라서, 여분의 댕글링 본드가 제거될 수 있고, 게이트 옥사이드 층의 특성은 따라서 향상될 수 있다. 게다가, 듀테륨 원자는 게이트 옥사이드 층의 댕글링 본드에 결합될 뿐만 아니라, 반도체 장치의 다른 층의 댕글링 본드에도 결합될 수 있다. 듀테륨으로부터 형성된 화학 본드는 수소 원자와 같은 다른 원소로부터 형성된 것보다 더욱 안정하다.
상기 내용에 따라서, 본 출원의 방법의 예시에서, 실리콘 기판의 형성 이후에, 빠른 열적 어닐링이 실리콘 기판에 수행되어서 패시베이션 층을 형성한다. 패시베이션 층은 실리콘 기판의 표면 거칠기를 감소시킬 수 있다. 게이트 옥사이드 층이나 인터페이스의 형성 동안에, 듀테륨은 기판으로부터 확산되어 인터페이스의 댕글링 본드와 결합하여 안정한 구조물을 형성할 수 있어서, 캐리어 침투가 방지될 수 있고, 장치 특성이 향상될 수 있다.
상기 방법의 실현은 특정 실시예의 맥락에서 기술되었다. 이들 실시예는 제한적이 아닌, 설명적으로 의도된다. 많은 변형예, 수정예, 추가예 및 개선예가 가능하다. 이들 및 다른 변형예, 수정예, 추가예 및 개선예는 이하의 청구항에서 정의된 발명의 범위 내에 있을 수 있다.
Claims (10)
- 웨이퍼를 형성하기 위한 방법에 있어서, 상기 방법은,
실리콘 기판을 준비하는 단계와,
패시베이션 층을 형성하기 위하여 실리콘 기판에 빠른 열적 어닐링을 수행하는 단계를 포함하되, 상기 빠른 열적 어닐링은 듀테륨을 포함하는 가스를 사용하는, 웨이퍼를 형성하기 위한 방법. - 제 1 항에 있어서, 빠른 열적 어닐링은 1200℃ - 1380℃의 온도에서 수행되는, 웨이퍼를 형성하기 위한 방법.
- 제 1 항에 있어서, 빠른 열적 어닐링에서 사용되는 가스는 듀테륨과 수소의 혼합물인, 웨이퍼를 형성하기 위한 방법.
- 제 3 항에 있어서, 듀테륨은 가스의 1% - 100%인, 웨이퍼를 형성하기 위한 방법.
- 제 1 항에 있어서, 빠른 열적 어닐링에서 사용되는 가스는 듀테륨과 산소의 혼합물인, 웨이퍼를 형성하기 위한 방법.
- 제 5 항에 있어서, 듀테륨은 가스의 1% - 100%인, 웨이퍼를 형성하기 위한 방법.
- 제 1 항에 있어서, 빠른 열정 어닐링에서 사용되는 가스는 듀테륨인, 웨이퍼를 형성하기 위한 방법.
- 제 1 항에 있어서, 실리콘 기판은,
실리콘 잉곳을 형성하는 단계와,
실리콘 잉곳을 슬라이싱, 표면 그라인딩, 폴리싱, 에지 프로파일링 및 클리닝을 하는 단계와,
실리콘 기판을 형성하는 단계에 의하여 형성되는, 웨이퍼를 형성하기 위한 방법. - 제 1 항에 있어서, 실리콘 기판은 단결정성 실리콘인, 웨이퍼를 형성하기 위한 방법.
- 제 8 항에 있어서, 실리콘 기판은 초크랄스키 (CZ) 방법에 의해 형성되는, 웨이퍼를 형성하기 위한 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510659200.2A CN106571296A (zh) | 2015-10-13 | 2015-10-13 | 晶圆的形成方法 |
| CN201510659200.2 | 2015-10-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170043445A true KR20170043445A (ko) | 2017-04-21 |
| KR101888250B1 KR101888250B1 (ko) | 2018-08-13 |
Family
ID=58405934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160122782A KR101888250B1 (ko) | 2015-10-13 | 2016-09-26 | 웨이퍼를 형성하기 위한 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20170103900A1 (ko) |
| JP (1) | JP6174761B2 (ko) |
| KR (1) | KR101888250B1 (ko) |
| CN (1) | CN106571296A (ko) |
| DE (1) | DE102016115524A1 (ko) |
| TW (1) | TWI593023B (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107845635A (zh) * | 2017-10-31 | 2018-03-27 | 长江存储科技有限责任公司 | 一种存储结构及其形成方法 |
| CN109841513A (zh) * | 2017-11-24 | 2019-06-04 | 上海新昇半导体科技有限公司 | 一种晶片及其制造方法、电子装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030017690A1 (en) * | 2001-07-18 | 2003-01-23 | Motorola, Inc. | Apparatus and method for attaching integrated circuit structures and devices utilizing the formation of a compliant substrate to a circuit board |
| US20080050879A1 (en) * | 2006-08-23 | 2008-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of forming metal-containing gate structures |
| US20080128833A1 (en) * | 2004-08-27 | 2008-06-05 | Takaaki Kawahara | High-Dielectric-Constant Film, Field-Effect Transistor and Semiconductor Integrated Circuit Device Using the Same, and Method for Producing High-Dielectric-Constant Film |
| US20100151692A1 (en) * | 2008-12-15 | 2010-06-17 | Sumco Corporation | Epitaxial wafer and method of manufacturing the same |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223628A (ja) * | 1997-02-04 | 1998-08-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5982020A (en) * | 1997-04-28 | 1999-11-09 | Lucent Technologies Inc. | Deuterated bipolar transistor and method of manufacture thereof |
| US6255197B1 (en) * | 1998-06-10 | 2001-07-03 | Jim Mitzel | Hydrogen annealing method and apparatus |
| US6797644B2 (en) * | 2000-08-01 | 2004-09-28 | Texas Instruments Incorporated | Method to reduce charge interface traps and channel hot carrier degradation |
| JP2002076336A (ja) * | 2000-09-01 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置およびｓｏｉ基板 |
| JP2003209253A (ja) * | 2002-01-11 | 2003-07-25 | Seiko Epson Corp | 基板装置及びその製造方法並びに電気光学装置及び電子機器 |
| KR100482372B1 (ko) * | 2002-12-03 | 2005-04-14 | 삼성전자주식회사 | 반도체 소자의 게이트 산화막 형성방법 |
| JP4125952B2 (ja) * | 2002-12-27 | 2008-07-30 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2005045203A (ja) * | 2003-07-10 | 2005-02-17 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
| US20070187386A1 (en) * | 2006-02-10 | 2007-08-16 | Poongsan Microtec Corporation | Methods and apparatuses for high pressure gas annealing |
| JP2008047752A (ja) * | 2006-08-18 | 2008-02-28 | Ihi Corp | 半導体装置の製造方法及び装置 |
| CN101872746A (zh) * | 2009-04-24 | 2010-10-27 | 上海华虹Nec电子有限公司 | 采用nd3退火来提高sonos闪存器件可靠性的方法 |
| CN102486999A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 栅极氧化层的形成方法 |
| CN102487047A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的形成方法 |
| CN103515213B (zh) * | 2012-06-25 | 2017-04-12 | 中芯国际集成电路制造(上海)有限公司 | 形成FinFET栅介质层的方法和形成FinFET的方法 |
| JP6242724B2 (ja) * | 2014-03-20 | 2017-12-06 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
2015
- 2015-10-13 CN CN201510659200.2A patent/CN106571296A/zh active Pending
-
2016
- 2016-03-08 TW TW105107081A patent/TWI593023B/zh active
- 2016-06-09 US US15/178,041 patent/US20170103900A1/en not_active Abandoned
- 2016-06-22 JP JP2016123427A patent/JP6174761B2/ja active Active
- 2016-08-22 DE DE102016115524.1A patent/DE102016115524A1/de not_active Ceased
- 2016-09-26 KR KR1020160122782A patent/KR101888250B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030017690A1 (en) * | 2001-07-18 | 2003-01-23 | Motorola, Inc. | Apparatus and method for attaching integrated circuit structures and devices utilizing the formation of a compliant substrate to a circuit board |
| US20080128833A1 (en) * | 2004-08-27 | 2008-06-05 | Takaaki Kawahara | High-Dielectric-Constant Film, Field-Effect Transistor and Semiconductor Integrated Circuit Device Using the Same, and Method for Producing High-Dielectric-Constant Film |
| US20080050879A1 (en) * | 2006-08-23 | 2008-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of forming metal-containing gate structures |
| US20100151692A1 (en) * | 2008-12-15 | 2010-06-17 | Sumco Corporation | Epitaxial wafer and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017076777A (ja) | 2017-04-20 |
| TWI593023B (zh) | 2017-07-21 |
| JP6174761B2 (ja) | 2017-08-02 |
| US20170103900A1 (en) | 2017-04-13 |
| TW201714220A (zh) | 2017-04-16 |
| KR101888250B1 (ko) | 2018-08-13 |
| CN106571296A (zh) | 2017-04-19 |
| DE102016115524A1 (de) | 2017-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI394204B (zh) | 鍵合晶圓的製造方法 | |
| TWI395844B (zh) | 矽晶圓及其製造方法 | |
| KR102175689B1 (ko) | 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼 | |
| TWI430352B (zh) | 製造經磊晶塗覆的半導體晶圓的方法 | |
| JP2008153545A (ja) | 歪Ｓｉ基板の製造方法 | |
| CN101447447B (zh) | 用于沟槽隔离的本征吸杂的方法 | |
| KR101888250B1 (ko) | 웨이퍼를 형성하기 위한 방법 | |
| JPH03295235A (ja) | エピタキシャルウェーハの製造方法 | |
| KR20100040329A (ko) | 접합 웨이퍼 제조 방법 | |
| CN102383192A (zh) | 锗衬底的生长方法以及锗衬底 | |
| JPH1050715A (ja) | シリコンウェーハとその製造方法 | |
| US20090004825A1 (en) | Method of manufacturing semiconductor substrate | |
| CN101728304B (zh) | 降低沟槽隔离漏电的方法 | |
| JP7331203B2 (ja) | 単結晶シリコンで構成された半導体ウェハ | |
| JP2007300115A (ja) | 層構造の製造方法 | |
| TWI619149B (zh) | 磊晶層的形成方法 | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JP2014078667A (ja) | シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法 | |
| JP2004214402A (ja) | 半導体基板及びその製造方法 | |
| JP5584959B2 (ja) | シリコンウェーハの製造方法 | |
| US11769697B2 (en) | Wafer evaluation method | |
| US20150011079A1 (en) | Method for manufacturing silicon epitaxial wafer | |
| JP2022067962A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JP5211750B2 (ja) | 単結晶シリコンウエーハの製造方法 | |
| JP2008034608A (ja) | シリコンウェーハの加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |