DE102016115524A1 - Method for forming wafer - Google Patents
Method for forming wafer Download PDFInfo
- Publication number
- DE102016115524A1 DE102016115524A1 DE102016115524.1A DE102016115524A DE102016115524A1 DE 102016115524 A1 DE102016115524 A1 DE 102016115524A1 DE 102016115524 A DE102016115524 A DE 102016115524A DE 102016115524 A1 DE102016115524 A1 DE 102016115524A1
- Authority
- DE
- Germany
- Prior art keywords
- silicon substrate
- deuterium
- rapid thermal
- forming
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 36
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims abstract description 22
- 229910052805 deuterium Inorganic materials 0.000 claims abstract description 22
- 238000002161 passivation Methods 0.000 claims abstract description 14
- 238000004151 rapid thermal annealing Methods 0.000 claims abstract description 12
- 239000007789 gas Substances 0.000 claims description 17
- 239000000203 mixture Substances 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 230000003746 surface roughness Effects 0.000 abstract description 5
- 239000002800 charge carrier Substances 0.000 abstract description 3
- 230000035515 penetration Effects 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 125000004431 deuterium atom Chemical group 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
- B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
- B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
- B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
- B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
- B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
- B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Mechanical Engineering (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Crystallography & Structural Chemistry (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Diese Erfindung stellt ein Verfahren zur Bildung eines Wafers bereit, Folgendes umfassend: Bilden eines Siliziumsubstrats und anschließende Durchführung einer schnellen thermischen Ausheilung am Substrat zur Bildung einer Passivierungsschicht. Die Passivierungsschicht verringert die Oberflächenrauigkeit des Siliziumsubstrats. Während der Bildung einer Gate-Oxidschicht oder einer Grenzfläche kann Deuterium aus dem Substrat ausdiffundieren und sich mit nicht abgesättigten Bindungen der Grenzfläche verbinden, um eine stabile Struktur zu bilden, wodurch eine Ladungsträgerpenetration verhindert werden kann und Bauteileigenschaften verbessert werden können.
Description
- HINTERGRUND DER ERFINDUNG
- 1. Gebiet der Erfindung
- Die vorliegende Anmeldung bezieht sich auf die Halbleiterherstellung und im Besonderen auf ein Verfahren zur Bildung eines Wafers.
- 2. Beschreibung der verwandten Technik
- Das Ausgangsmaterial in der Halbleiterherstellung ist monokristallines Silizium, welches üblicherweise durch das Czochralski-(CZ-)Verfahren gebildet wird.
- Die Herausforderungen in Bezug auf die Qualität des Siliziumsubstrats nehmen mit der Tendenz der Größenreduzierung von mikroelektronischen Bauteilen mehr und mehr zu. Die Qualität des Siliziumsubstrats hängt von der Größe und Verteilung von darin gewachsenen Mikrodefekten ab. Während der Bildung des Siliziumsubstrats durch das CZ-Verfahren oder das Zonenschmelzverfahren sammelt sich ein Großteil der Mikrodefekte an Siliziumleerstellen an oder besetzt Lücken.
- Die Wasserstoffpassivierung ist zu einer hinlänglich bekannten und etablierten Praxis bei der Fabrikation von Halbleiterbauteilen geworden. Beim Wasserstoffpassivierungsprozess werden Defekte entfernt, die den Betrieb der Halbleiterbauteile beeinträchtigen. Solche Defekte sind zum Beispiel als Rekombinations-/Entstehungsausgangspunkte an aktiven Komponenten von Halbleiterbauteilen beschrieben worden. Man geht davon aus, dass diese Ausgangspunkte durch nicht abgesättigte Bindungen verursacht werden, die Zustände in die Energielücke einbringen, bei denen geladene Ladungsträger entfernt oder unerwünschte Ladungsträger im Bauelement hinzugefügt werden, was zum Teil von der angelegten Vorspannung abhängt. Während nicht abgesättigte Bindungen in erster Linie an Oberflächen oder Grenzflächen im Bauteil auftreten, geht man aber auch davon aus, dass sie an Leerstellen, Mikroporen und Versetzungen auftreten und außerdem von Verunreinigungen begleitet sind.
- Ein weiteres Problem, das in der Halbleiterindustrie aufgetaucht ist, ist die Verschlechterung der Leistungsfähigkeit von Bauteilen durch Hot-Carrier-Effekte. Dies ist insbesondere in Bezug auf kleinere Bauteile von Belang, bei denen proportional größere Spannungen verwendet werden. Wenn solche hohe Spannungen verwendet werden, können Kanalladungsträger ausreichend energetisch sein, um in eine Isolierschicht einzutreten und das Bauteilverhalten zu verschlechtern.
- Da die Wasserstoffpassivierung nicht stabil genug ist, bricht deren Verbindung mit nicht abgesättigten Bindungen leicht auf. Folglich ist die nicht abgesättigte Bindung wieder frei, um die Eigenschaften des Bauteils nachteilig zu beeinflussen.
- ZUSAMMENFASSUNG
- Die vorliegende Anmeldung soll ein Verfahren zur Bildung eines Wafers bereitstellen, wobei mit dem Verfahren die Oberflächenrauigkeit des Wafers verringert werden kann, die nicht abgesättigten Bindungen der Grenzflächen im Bauteil reduziert und die Bauteileigenschaften verbessert werden können.
- In Bezug auf das soeben Gesagte stellt die vorliegende Anmeldung ein Verfahren zur Bildung eines Wafers bereit, welches umfasst, ein Siliziumsubstrat bereitzustellen, und eine schnelle thermische Ausheilung am Siliziumsubstrat durchzuführen, um eine Passivierungsschicht zu bilden, wobei die schnelle thermische Ausheilung die Verwendung eines deuteriumhaltigen Gases beinhaltet.
- Des Weiteren wird im obigen Verfahren die schnelle thermische Ausheilung bei einer Temperatur von 1.200°C–1.380°C durchgeführt.
- Darüber hinaus ist im vorstehenden Verfahren das bei der schnellen thermischen Ausheilung verwendete Gas ein Gemisch aus Deuterium und Wasserstoff.
- Des Weiteren macht im vorstehenden Verfahren das Deuterium 1% bis 100% des Gases aus.
- Des Weiteren ist im vorstehenden Verfahren das bei der schnellen thermischen Ausheilung verwendete Gas ein Gemisch aus Deuterium und Wasserstoff.
- Des Weiteren macht im obigen Verfahren das Deuterium 1% bis 100% des Gases aus.
- Des Weiteren handelt es sich im obigen Verfahren bei dem bei der schnellen thermischen Ausheilung verwendeten Gas um Deuterium.
- Des Weiteren wird im obigen Verfahren das Siliziumsubstrat durch die Schritte gebildet, die Folgendes umfassen: Bilden eines Siliziumblocks, Schneiden, Oberflächenschleifen, Polieren, Kantenprofilierung und Reinigen des Siliziumblocks, und Bilden des Siliziumsubstrats.
- Des Weiteren handelt es sich im obigen Verfahren bei dem Siliziumsubstrat um monokristallines Silizium.
- Des Weiteren wird im obigen Verfahren das Siliziumsubstrat durch das Czochralski-(CZ-)Verfahren gebildet.
- Das Verfahren der vorliegenden Anmeldung ist vorteilhaft gegenüber dem Stand der Technik. Nach Bildung des Siliziumsubstrats wird die schnelle thermische Ausheilung am Substrat durchgeführt, um die Passivierungsschicht zu bilden. Durch die Passivierungsschicht kann die Oberflächenrauigkeit des Siliziumsubstrats verringert werden. Darüber hinaus kann während der Bildung einer Gate-Oxidschicht oder einer Grenzfläche Deuterium aus dem Substrat ausdiffundieren und sich mit nicht abgesättigten Bindungen der Grenzfläche verbinden, um eine stabile Struktur zu bilden, wodurch eine Ladungsträgerpenetration verhindert werden kann und die Bauteileigenschaften verbessert werden können.
- KURZE BESCHREIBUNG DER ZEICHNUNG
-
1 zeigt eine Ausführungsform des Verfahrens zur Bildung des Wafers. - AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSFORM
- Obwohl nachstehend eine nähere Erläuterung mit Bezug auf die begleitende Zeichnung des Verfahrens der vorliegenden Erfindung geliefert wird, ist eine bevorzugte Ausführungsform der vorliegenden Erfindung gezeigt. Durchschnittsfachleute auf diesem Gebiet können die hier beschriebene Erfindung modifizieren und dennoch die vorteilhaften Wirkungen der vorliegenden Erfindung erzielen. Folglich sollten diese Ausführungsformen als breite Lehre für den Fachmann und nicht als Einschränkung der vorliegenden Erfindung verstanden werden.
- Zum Zwecke der Deutlichkeit sind nicht alle Merkmale einer realen Ausführungsform beschrieben. Um eine durch unnötige Details verursachte Unübersichtlichkeit zu vermeiden, sind hinlänglich bekannte Funktionen sowie Strukturen möglicherweise nicht im Detail beschrieben. Es wäre zu beachten, dass bei der Entwicklung einer jeweiligen Ausführungsform eine große Anzahl von praktischen Details durchgeführt werden muss, um die spezifischen Ziele des Entwicklers zu erreichen, und beispielsweise gemäß den Erfordernissen oder Zwangsbedingungen des Systems oder der wirtschaftlichen Umstände eine Ausführungsform auf eine andere abgeändert wird. Zusätzlich sollte beachtet werden, dass derartige Entwicklungsbestrebungen komplex und zeitraubend sein können, für den Durchschnittsfachmann auf diesem Gebiet jedoch reine Routinearbeiten darstellen.
- In den folgenden Absätzen wird auf die begleitende Zeichnung Bezug genommen, um die vorliegende Erfindung anhand eines Beispiels genauer zu beschreiben. Die Vorteile und Merkmale der vorliegenden Erfindung gehen aus der folgenden Beschreibung und den Ansprüchen deutlicher hervor. Es wäre anzumerken, dass die Zeichnung in vereinfachter Form mit nicht präzisen Größenverhältnissen vorliegt, um eine Ausführungsform der vorliegenden Erfindung zweckmäßig und deutlich zu erklären.
- In einer Ausführungsform umfasst mit Bezugnahme auf
1 das Verfahren zur Bildung eines Wafers die folgenden Schritte: - S100: Bereitstellen eines Siliziumsubstrats,
- S200: Durchführen einer schnellen thermischen Ausheilung am Siliziumsubstrat zur Bildung einer Passivierungsschicht, wobei die Schnellglühung umfasst, ein deuteriumhaltiges Gas zu verwenden.
- In einer Ausführungsform kann das Siliziumsubstrat durch die folgenden Schritte gebildet werden. Zuerst wird ein Siliziumblock gebildet und dann auf eine gewünschte Größe wie z. B. die Größe eines Wafers poliert. Dann werden zur Bildung des Siliziumsubstrats die Schritte ausgeführt, die Schneiden, Oberflächenschleifen, Polieren, Kantenprofilierung und Reinigen umfassen. In der vorliegenden Ausführungsform handelt es sich bei dem Siliziumsubstrat um monokristallines Silizium, das durch das Czochralski-(CZ-)Verfahren gebildet wird.
- In S200 wird die schnelle thermische Ausheilung am Siliziumsubstrat ausgeführt, um eine Passivierungsschicht zu bilden. Durch die Bildung der Passivierungsschicht kann die Oberflächenrauigkeit des Siliziumsubstrats verringert werden, und die Eigenschaften des Siliziumsubstrats können verbessert werden.
- In einer Ausführungsform kann die Temperatur der schnellen thermischen Ausheilung zwischen 1.200°C und 1.380°C liegen und zum Beispiel 1.300°C betragen.
- In einer Ausführungsform ist das bei der schnellen thermischen Ausheilung verwendete Gas ein Gemisch aus Deuterium und Wasserstoff. Das Deuterium macht 1% bis 100% des Gasgemischs aus, was je nach den unterschiedlichen Prozesserfordernissen eingestellt werden kann.
- In einer Ausführungsform kann ein Gemisch aus Deuterium und Sauerstoff zur Anwendung kommen. Das Deuterium macht 1% bis 100% des Gasgemischs aus, was je nach den unterschiedlichen Prozesserfordernissen eingestellt werden kann.
- In einer Ausführungsform kann bei der schnellen thermischen Ausheilung reines Deuterium zur Anwendung kommen.
- Wenn bei der schnellen thermischen Ausheilung Deuterium verwendet wird, kann sich dieses Gas wegen der kleinen Größe der Deuteriumatome temporär in den Lücken des Siliziumsubstrats einlagern. In dem sich anschließenden Prozess zur Bildung der Gate-Oxidschicht können sich die eingelagerten Deuteriumatome mit nicht abgesättigten Bindungen der Gate-Oxidschicht verbinden, um stabile chemische Bindungen zu bilden. Demzufolge können die überreichlich vorhandenen nicht abgesättigten Bindungen beseitigt werden, wodurch die Eigenschaften der Gate-Oxidschicht verbessert werden können. Des Weiteren können sich die Deuteriumatome nicht nur mit nicht abgesättigten Bindungen der Gate-Oxidschicht verbinden, sondern auch mit den nicht abgesättigten Bindungen anderer Schichten des Halbleiterbauteils. Eine aus Deuterium gebildete chemische Bindung ist stabiler als eine aus anderen Elementen, wie zum Beispiel aus Wasserstoffatomen, gebildete Bindung.
- Gemäß dem vorstehend Gesagten wird in den Beispielen des Verfahrens der vorliegenden Anmeldung eine schnelle thermische Ausheilung am Siliziumsubstrat durchgeführt, um nach Bildung des Siliziumsubstrats eine Passivierungsschicht zu bilden. Durch die Passivierungsschicht kann die Oberflächenrauigkeit des Siliziumsubstrats verringert werden. Während der Bildung einer Gate-Oxidschicht oder einer Grenzfläche kann Deuterium aus dem Substrat ausdiffundieren und sich mit nicht abgesättigten Bindungen der Grenzfläche verbinden, um eine stabile Struktur zu bilden, wodurch die Ladungsträgerpenetration verhindert und die Bauteileigenschaften verbessert werden können.
- Realisierungsmöglichkeiten des vorstehenden Verfahrens wurden im Kontext bestimmter Ausführungsformen beschrieben. Diese Ausführungsformen sollen darstellend und nicht einschränkend sein. Es sind viele Variationen, Modifikationen, Ergänzungen und Verbesserungen möglich. Diese und weitere Variationen, Modifikationen, Ergänzungen und Verbesserungen sollen in den Umfang der Erfindung fallen, wie er durch die nun folgenden Ansprüche definiert ist.
Claims (10)
- Verfahren zur Bildung eines Wafers, umfassend: Bereitstellen eines Siliziumsubstrats, Durchführen einer schnellen thermischen Ausheilung am Siliziumsubstrat zur Bildung einer Passivierungsschicht, wobei die schnelle thermische Ausheilung umfasst, ein deuteriumhaltiges Gas zu verwenden.
- Verfahren nach Anspruch 1, wobei die schnelle thermische Ausheilung bei einer Temperatur von 1.200°C bis 1.380°C durchgeführt wird.
- Verfahren nach Anspruch 1, wobei das bei der schnellen thermischen Ausheilung verwendete Gas ein Gemisch aus Deuterium und Wasserstoff ist.
- Verfahren nach Anspruch 3, wobei das Deuterium 1% bis 100% des Gases ausmacht.
- Verfahren nach Anspruch 1, wobei das bei der schnellen thermischen Ausheilung verwendete Gas ein Gemisch aus Deuterium und Sauerstoff ist.
- Verfahren nach Anspruch 5, wobei das Deuterium 1% bis 100% des Gases ausmacht.
- Verfahren nach Anspruch 1, wobei es sich bei dem bei der schnellen thermischen Ausheilung verwendeten Gas um Deuterium handelt.
- Verfahren nach Anspruch 1, wobei das Siliziumsubstrat durch die Schritte gebildet wird, die Folgendes umfassen: Bilden eines Siliziumblocks, Durchführen der Vorgänge Schneiden, Oberflächenschleifen, Polieren, Kantenprofilierung und Reinigen am Siliziumblock, und Bilden des Siliziumsubstrats.
- Verfahren nach Anspruch 1, wobei es sich bei dem Siliziumsubstrat um monokristallines Silizium handelt.
- Verfahren nach Anspruch 8, wobei das Siliziumsubstrat durch das Czochralski-(CZ-)Verfahren gebildet wird.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510659200.2A CN106571296A (zh) | 2015-10-13 | 2015-10-13 | 晶圆的形成方法 |
| CN201510659200.2 | 2015-10-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE102016115524A1 true DE102016115524A1 (de) | 2017-04-13 |
Family
ID=58405934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE102016115524.1A Ceased DE102016115524A1 (de) | 2015-10-13 | 2016-08-22 | Method for forming wafer |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20170103900A1 (de) |
| JP (1) | JP6174761B2 (de) |
| KR (1) | KR101888250B1 (de) |
| CN (1) | CN106571296A (de) |
| DE (1) | DE102016115524A1 (de) |
| TW (1) | TWI593023B (de) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107845635A (zh) * | 2017-10-31 | 2018-03-27 | 长江存储科技有限责任公司 | 一种存储结构及其形成方法 |
| CN109841513A (zh) * | 2017-11-24 | 2019-06-04 | 上海新昇半导体科技有限公司 | 一种晶片及其制造方法、电子装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223628A (ja) * | 1997-02-04 | 1998-08-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5982020A (en) * | 1997-04-28 | 1999-11-09 | Lucent Technologies Inc. | Deuterated bipolar transistor and method of manufacture thereof |
| US6255197B1 (en) * | 1998-06-10 | 2001-07-03 | Jim Mitzel | Hydrogen annealing method and apparatus |
| US6797644B2 (en) * | 2000-08-01 | 2004-09-28 | Texas Instruments Incorporated | Method to reduce charge interface traps and channel hot carrier degradation |
| JP2002076336A (ja) * | 2000-09-01 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置およびｓｏｉ基板 |
| US20030017690A1 (en) * | 2001-07-18 | 2003-01-23 | Motorola, Inc. | Apparatus and method for attaching integrated circuit structures and devices utilizing the formation of a compliant substrate to a circuit board |
| JP2003209253A (ja) * | 2002-01-11 | 2003-07-25 | Seiko Epson Corp | 基板装置及びその製造方法並びに電気光学装置及び電子機器 |
| KR100482372B1 (ko) * | 2002-12-03 | 2005-04-14 | 삼성전자주식회사 | 반도체 소자의 게이트 산화막 형성방법 |
| JP4125952B2 (ja) * | 2002-12-27 | 2008-07-30 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2005045203A (ja) * | 2003-07-10 | 2005-02-17 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
| JP4999265B2 (ja) * | 2004-08-27 | 2012-08-15 | 大陽日酸株式会社 | ゲート絶縁膜の製造方法 |
| US20070187386A1 (en) * | 2006-02-10 | 2007-08-16 | Poongsan Microtec Corporation | Methods and apparatuses for high pressure gas annealing |
| JP2008047752A (ja) * | 2006-08-18 | 2008-02-28 | Ihi Corp | 半導体装置の製造方法及び装置 |
| US20080050879A1 (en) * | 2006-08-23 | 2008-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of forming metal-containing gate structures |
| JP2010141272A (ja) * | 2008-12-15 | 2010-06-24 | Sumco Corp | エピタキシャルウェーハとその製造方法 |
| CN101872746A (zh) * | 2009-04-24 | 2010-10-27 | 上海华虹Nec电子有限公司 | 采用nd3退火来提高sonos闪存器件可靠性的方法 |
| CN102486999A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 栅极氧化层的形成方法 |
| CN102487047A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的形成方法 |
| CN103515213B (zh) * | 2012-06-25 | 2017-04-12 | 中芯国际集成电路制造(上海)有限公司 | 形成FinFET栅介质层的方法和形成FinFET的方法 |
| JP6242724B2 (ja) * | 2014-03-20 | 2017-12-06 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
2015
- 2015-10-13 CN CN201510659200.2A patent/CN106571296A/zh active Pending
-
2016
- 2016-03-08 TW TW105107081A patent/TWI593023B/zh active
- 2016-06-09 US US15/178,041 patent/US20170103900A1/en not_active Abandoned
- 2016-06-22 JP JP2016123427A patent/JP6174761B2/ja active Active
- 2016-08-22 DE DE102016115524.1A patent/DE102016115524A1/de not_active Ceased
- 2016-09-26 KR KR1020160122782A patent/KR101888250B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| JP6174761B2 (ja) | 2017-08-02 |
| KR20170043445A (ko) | 2017-04-21 |
| TW201714220A (zh) | 2017-04-16 |
| CN106571296A (zh) | 2017-04-19 |
| TWI593023B (zh) | 2017-07-21 |
| US20170103900A1 (en) | 2017-04-13 |
| JP2017076777A (ja) | 2017-04-20 |
| KR101888250B1 (ko) | 2018-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102011084525B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE60036286T2 (de) | Oberflächenbehandlung eines soi substrats mittels eines epitaxie-verfahrens | |
| DE102006020823B4 (de) | Verfahren zur Herstellung einer polierten Halbleiterscheibe | |
| DE112013005629T5 (de) | Epitaxialfilm auf Nanostruktur | |
| DE112014001279T5 (de) | Herstellungs-Verfahren von Halbleiter-auf-Isolator-Wafern zur Verminderung von Licht-Punkt-Defekten und Oberflächenrauigkeit | |
| DE102004041378B4 (de) | Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung | |
| DE102014119639B4 (de) | Verfahren zum bilden einer vertikalen struktur | |
| DE112008000957T5 (de) | Mechanismus zum Bilden einer Remote-Deltadotierungsschicht einer Quantentopfstruktur | |
| DE102016115436A1 (de) | Verfahren zum Züchten von monokristallinem Silizium und einem daraus hergestellten monokristallinen Siliziumingot | |
| DE112008000110T5 (de) | Leistungs-MOSFET mit planarisierter Metallisierung und hoher Dichte | |
| DE102014119641B4 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
| DE112014006413T5 (de) | Herstellungsverfahren für epitaktischen Siliciumwafer und epitaktischer Siliciumwafer | |
| DE102016115524A1 (de) | Method for forming wafer | |
| DE102013204614B4 (de) | Verfahren zum Bilden von einer Gateelektrode einer Halbleitervorrichtung | |
| DE102015117230A1 (de) | Verfahren zum Bilden einer Halbleitervorrichtungsstruktur | |
| DE112015004850T5 (de) | Verfahren für die Wärmebehandlung von Silizium-Einkristallwafern | |
| DE102016124264A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| DE112010002935B4 (de) | Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben | |
| DE202009019026U1 (de) | Siliziumkarbid-Substrat und Epitaxie-Wafer | |
| DE112013001393T5 (de) | Verfahren zum Dünnen der aktiven Siliziumschicht eines Substrats vom Typ "Silizium-auf-lsolator" (SOI)) | |
| DE102016113402A1 (de) | Verfahren zur Ausbildung einer Epitaxialschicht | |
| DE112010003311B4 (de) | Verfahren zur Herstellung von Silizium-Epitaxiewafern | |
| DE112016003412T5 (de) | Siliziumepitaxialwafer | |
| DE102011089322B4 (de) | Effizienzsteigerungen bei der Ultraviolett-Aushärtung einer zugverspannten Schicht unter Anwendung reflektierender Materialien | |
| DE102009046877A1 (de) | Erhöhung der Selektivität während der Herstellung einer Kanalhalbleiterlegierung durch einen nassen Oxidationsprozess |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R012 | Request for examination validly filed | ||
| R016 | Response to examination communication | ||
| R016 | Response to examination communication | ||
| R002 | Refusal decision in examination/registration proceedings | ||
| R003 | Refusal decision now final |