DE102016124264A1 - Halbleitervorrichtung und Verfahren zu deren Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102016124264A1
DE102016124264A1 DE102016124264.0A DE102016124264A DE102016124264A1 DE 102016124264 A1 DE102016124264 A1 DE 102016124264A1 DE 102016124264 A DE102016124264 A DE 102016124264A DE 102016124264 A1 DE102016124264 A1 DE 102016124264A1
Authority
DE
Germany
Prior art keywords
oxide layer
region
layer
forming
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016124264.0A
Other languages
English (en)
Other versions
DE102016124264B4 (de
Inventor
Boon Jiew CHEE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Publication of DE102016124264A1 publication Critical patent/DE102016124264A1/de
Application granted granted Critical
Publication of DE102016124264B4 publication Critical patent/DE102016124264B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Die Erfindung stellt ein Verfahren bereit zur Verwendung zum Bilden einer Halbleitervorrichtung, wobei die Halbleitervorrichtung einen primären Bereich und einen Peripheriebereich umfasst, wobei das Verfahren Folgendes umfasst: das Bereitstellen eines Substrats, auf dem sich Folgendes befindet: ein Stapel in dem primären Bereich, wobei der Stapel eine erste Oxidschicht auf dem Substrat, eine Oxynitridschicht auf der ersten Oxidschicht und eine zweite Oxidschicht auf der Oxynitridschicht umfasst; und eine dritte Oxidschicht im Peripheriebereich, wobei das Verfahren ferner Folgendes umfasst: im Wesentlichen das Entfernen der zweiten Oxidschicht von dem primären Bereich und der dritten Oxidschicht von dem Peripheriebereich; das Bilden einer vierten Oxidschicht in mindestens dem primären Bereich durch ein In situ-Dampferzeugungs-(ISSG-)Verfahren; und daraufhin das Bilden einer polykristallinen Halbleiterschicht auf der vierten Oxidschicht ohne intervenierende Oxidationsprozessschritte. Ausführungsformen der Erfindung, werden sie beispielsweise auf die Herstellung von SONOS-Vorrichtungen angewendet, haben den Vorteil, dass Charge-zu-Charge-Variationen der Dicke des oberen Blockieroxids des ONO-Stapels reduziert oder eliminiert werden und die ONO-Linienbreitenvariation reduziert oder eliminiert wird.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft allgemein Halbleitervorrichtungen und Verfahren zur Herstellung derselben. Ausführungsformen davon treffen insbesondere, jedoch nicht ausschließlich, auf integrierte Schaltungen und insbesondere SONOS-(Silicium-Oxid-Nitrid-Oxid-Silicium)Speicherzellen zu.
  • STAND DER TECHNIK
  • Der Stand der Technik und Ausführungsformen der Erfindung werden unter Bezugnahme auf eine SONOS-Speicherzelle beschrieben; man sollte sich jedoch im Klaren darüber sein, dass die Erfindung nicht darauf beschränkt ist.
  • Ein typischer SONOS-Schichtstapel einer SONOS-Speicherzelle enthält die folgende Schichtenfolge (von oben nach unten):
    • • eine Polysiliciumschicht;
    • • eine obere Blockieroxidschicht;
    • • eine Siliciumoxynitridschicht;
    • • eine untere (oder Tunnel-)Oxidschicht; und
    • • eine Siliciumschicht (bzw. -substrat).
  • Das obere Blockieroxid kann beispielsweise mit einer oder durch eine Siliciumdioxid-(SiO2)Schicht gebildet werden. Die untere Oxidschicht kann auf ähnlich Weise gebildet werden. Die untere Siliciumschicht wird typischerweise durch das Substrat gebildet, das in einem typischen Transistor vom MOSFET-Typ einen Kanalbereich zwischen den Quellen- und Drainklemmen enthalten würde. Die Schichtdicken, der Gehalt an Verunreinigungen oder die Materialvariationen in dem SONOS-Schichtstapel sind einem Fachmann auf dem Gebiet der Technik gut bekannt. Einige nicht einschränkende Beispiele werden unten in der Beschreibung von Ausführungsformen der Erfindung angegeben.
  • Der hier involvierte Erfinder hat festgestellt, dass die Dicke der oberen Blockieroxidschicht einer SONOS-Speicherzelle bei einem typischen Herstellungsverfahren des Stands der Technik von Charge zu Charge auf Grund des Aussetzens der oberen Blockieroxidschicht Chemikalien, wie heißer Phosphorsäure gegenüber, die zum Entfernen eines Opferverkappungsnitrids auf der oberen Blockieroxidschicht verwendet wird, variieren kann. Während der Entfernung dieser Opferverkappungsnitridschicht durch heiße Phosphorsäure wird das obere Blockieroxid ebenfalls (teilweise) weggeätzt. Der Erfinder hat festgestellt, dass die Menge des Verlusts an oberem Blockieroxid durch das Alter der Säure in dem Ätztank und wie oft die Säure in dem Tank bei derartigen Vorgängen verwendet worden ist, stark beeinflusst werden kann.
  • Die Variation der oberen Blockieroxiddicke von Charge zu Charge kann bis zu etwa 20 Å oder mehr betragen, wenn die Verwendung einer frischen Ätzchemikalie mit der Verwendung einer gealterten Ätzchemikalie in dem Ätztank verglichen wird. Insbesondere kann die Variation der Dicke des oberen Blockieroxids eine beträchtliche Variation des Programmierfensters der SONOS-Zelle verursachen. Sie kann auch zu frühem Versagen der Verlässlichkeit und zu Ausbeuteverlust führen. Daher ist eine Variation der Dicke der oberen Blockieroxidschicht von Charge zu Charge äußerst unerwünscht.
  • Um das Verständnis der vorliegenden Erfindung zu erleichtern, werden wir nun ein typisches Verfahren des Stands der Technik in weiteren Einzelheiten beschreiben. Bei diesem typischen Verfahren des Stands der Technik werden ein unteres Oxid einer SONOS-Speicherzelle mit einem Dickenbereich von etwa 16 Å bis etwa 20 Å (1 Å = 10–10 m) und Siliciumoxynitrid mit einem Dickenbereich von etwa 100 Å bis etwa 150 Å in einem einzigen Schritt in einem LPCVD-Ofen gebildet. Nach Bilden des unteren Oxids und Siliciumoxynitrids wird ein oberes Blockieroxid mit einem Dickenbereich von etwa 20 Å bis etwa 60 Å durch ein Hochtemperatur-LPCVD-Oxidationsofenverfahren oder Verfahren auf der Basis von Nassoxidation durch Umwandeln eines Teils des Siliciumoxynitrids zu oberem Oxid gebildet, um eine obere Blockieroxidschicht auf dem verbleibenden Siliciumoxynitrid zu bilden. Daraufhin wird eine Verkappungsnitridschicht mit einem Dickenbereich von etwa 200 Å bis etwa 400 Å durch den LPCVD-Ofen auf dem oberen Blockieroxid abgesetzt. Das Verkappungsnitrid wird als harte Maske bei einem Integrationsvorgang verwendet. Als Nächstes wird eine ONO-(Oxid-Nitrid-Oxid-)Photoresistmaske zum Bemustern des Vorrichtungsbereichs verwendet, wo die SONOS-Zelle definiert wird und wo andere „Nicht-SONOS”- (in dem folgenden Text und den Zeichnungen auch als „Peripherie” bezeichnet) Bereiche entfernt werden sollen. Mit der ONO-Maske wird die Verkappungsnitridschicht durch ein stark isotropes Trockenätzverfahren im Nicht-SONOS-Vorrichtungsbereich geätzt, bis das obere Blockieroxid bloßgelegt wird. Als Nächstes wird die ONO-Maske abgezogen. Zu diesem Zeitpunkt weist der Nicht-SONOS-Bereich ein bloßgelegtes oberes Blockieroxid auf, während die Verkappungsnitridschicht im SONOS-Vorrichtungsbereich verbleibt. Das Eintauchen in Fluorwasserstoffsäure (HF) wird zum Entfernen des oberen Blockieroxids im Nicht-SONOS-Vorrichtungsbereich ausgeführt, um die Oxynitridschicht bloßzulegen, während im SONOS-Vorrichtungsbereich die Verkappungsnitridschicht als schützende harte Maske für die ONO-Schicht, die sich darunter befindet, während des Eintauchens in HF verbleibt. Im nächsten Schritt wird Eintauchen in heiße Phosphorsäure zum vollständigen Entfernen der Siliciumoxynitridschicht im Nicht-SONOS-Vorrichtungsbereich verwendet, während ein Teil ähnlicher Dicke der Verkappungsnitridschicht ebenfalls im SONOS-Vorrichtungsbereich entfernt wird. Nach diesem Schritt dient, im SONOS-Vorrichtungsbereich, die verbleibende Verkappungsnitridschicht mit einem Dickenbereich von etwa 100 Å bis etwa 150 Å weiterhin als harte Maske zum Schützen der ONO-Schicht, die sich darunter befindet. Im Nicht-SONOS-Vorrichtungsbereich wird die Siliciumoxynitridschicht vollständig entfernt, um eine Implantierungspufferoxidschicht bloßzulegen. Der nächste Schritt ist der Implantierungsvorgang für die logischen Vorrichtungen im Nicht-SONOS-Vorrichtungsbereich (der SONOS-Vorrichtungsbereich ist maskiert, so dass die logischen Vorrichtungen außerhalb des SONOS-Vorrichtungsbereichs gebildet werden). Nach dem Implantieren und Entfernen des Photoresists wird die Implantierpufferoxidschicht durch ein HF-Tauchverfahren entfernt, um die bloße Siliciumfläche bloßzulegen, um für den darauffolgenden Gate-Oxidationsvorgang vorzubereiten. Die verbleibende Opferverkappungsnitridschicht auf dem ONO-Vorrichtungsbereich wird im nächsten Schritt durch heiße Phosphorsäure entfernt, wodurch schließlich die obere Blockieroxidschicht im SONOS-Vorrichtungsbereich bloßgelegt wird. Während der Entfernung dieses Verkappungsnitrids unter Anwendung von heißer Phosphorsäure wird das obere Blockieroxid teilweise entfernt und die Menge (oder Dicke) die entfernt wird, ist äußerst unregulierbar. Die entfernte Menge wird durch das Alter der heißen Phosphorsäure und der Anzahl von Prozesszyklen beeinflusst, denen die heiße Phosphorsäure in dem Tank, wie vorher beschrieben, vorher unterworfen worden ist. Die Dicke des oberen Blockieroxids, das durch die heiße Phosphorsäure entfernt worden ist, kann von 0 Å bis etwa 20 Å, je nach dem Typ des oberen Blockieroxids, das in der SONOS-Speicherzelle verwendet wird, variieren. So können die einzelnen Filmschichtdicken der ONO-Schichten (die zu diesem Punkt im Vorgang schließlich bestimmt worden sind) von Charge zu Charge variieren. Der Vorgang geht dann weiter mit darauffolgenden Gate-Oxidationsvorgängen, die zusammen einen dreifachen Gate-Oxidationsvorgang darstellen. Diese dreifache Gate-Oxidation bildet die Gate-Oxide für die Hochspannungs-(HV-), Mittelspannungs-(MV) und Niederspannungs-(LV)Vorrichtungen im Nicht-SONOS-Vorrichtungsbereich. Der erste Gate-Oxidationsschritt bei dieser dreifachen Gate-Oxidation führt zu einer Oxidation mit einem Dickenbereich von etwa 80 Å bis etwa 90 Å auf dem gesamten Wafer. Daraufhin folgt das Aufbringen einer Photoresistmaske zum Bemustern der HV-Region. Unter Anwendung dieser HV-Maske wird die Oxidation in der MV/LV-Region durch HF-Nassätzen entfernt. Nach Entfernung des Photoresists und Reinigung wird eine zweite Gate-Oxidation mit einem Dickenbereich von etwa 70 Å bis etwa 80 Å dann in einem Ofentrockenoxidationswerkzeug durchgeführt. Daraufhin erfolgt das Aufbringen einer Photoresistmaske zum Maskieren der HV/MV-Region und Ätzen der LV-Region durch eine HF-Nassätzung. Nach Entfernen des Photoresists und Reinigen wird dann eine dritte Gate-Oxidation mit einer In-situ-Dampferzeugungs-Gate-Oxidation (ISSG) dann in einem thermischen Schnelloxidationswerkzeug für die LV-(Niederspannungs-)Vorrichtung mit einem Dickenbereich von etwa 20 Å bis etwa 35 Å in Silicium gezüchtet. Während des dreifachen Gate-Oxidationsvorgangs wird der SONOS-Vorrichtungsbereich einer geringfügigen Erhöhung des Oxids auf dem ursprünglichen oberen Blockieroxid (20–60 Å) ausgesetzt, was zu einer endgültigen oberen Blockieroxiddicke von etwa 25–65 Å führt. Schließlich beträgt das Gate-Oxid in der HV-Region etwa 120–130 Å, in der MV-Region beträgt es 70–80 Å und in der LV-Region beträgt es 20–30 Å. Schließlich wird Gate-Polysilicium mit einem Dickenbereich von etwa 1500 Å bis etwa 2500 Å als Gate-Elektrode für die SONOS-Vorrichtung und die Peripherie-Vorrichtungen abgesetzt.
  • ZUSAMMENFASSUNG
  • Es ist ein Ziel von mindestens einigen Ausführungsformen der vorliegenden Erfindung, ein alternative Prozessschema oder Verfahren zu dem oben beschriebenen zur Verwendung zum Herstellen einer SONOS-Speicherzelle bereitzustellen. Es ist ein besonderes Ziel gewisser Ausführungsformen, die obere Blockieroxiddickenvariation zu reduzieren oder zu eliminieren, die zwischen verschiedenen Chargen auf Grund des Alters und der Zykluszahl der Phosphorsäure, wie oben beschrieben, auftreten kann. Es ist ein weiteres derartiges Ziel gewisser Ausführungsformen, die ONO-Linienbreitevariation zu reduzieren oder zu eliminieren, die zwischen verschiedenen Chargen auftreten kann. Es ist ein weiteres derartiges Ziel, Vorrichtungen bereitzustellen, die diesen Verfahren entsprechend hergestellt werden.
  • Ausgestaltungen der Erfindung sind in den unabhängigen Ansprüchen aufgeführt.
  • Ausführungsformen der Erfindung können ohne Verwendung einer Opferverkappungsnitridschicht ausgeführt werden und daher die Verwendung einer heißen Phosphorsäurechemikalie im Herstellungsvorgang unnötig machen. Außerdem kann in einigen Ausführungsformen der vorliegenden Erfindung die ONO-Linienbreitevariation – die bei einem typischen Herstellungsverfahren des Stands der Technik ein Ergebnis des isotropen Ätzverhaltens der heißen Phosphorsäure während des Entfernens des Verkappungsnitrids ist – reduziert werden.
  • In gewissen Ausführungsformen wird das obere Blockieroxid des ONO-Stapels der SONOS-Speicherzelle in der letzten Stufe unter Anwendung eines In-situ-Dampferzeugungs-(ISSG-)Gate-Oxidationsvorgangs direkt vor dem Absetzen des Gate-Polysiliciums hergestellt. Dadurch kann sichergestellt werden, dass das obere Blockieroxid keinen weiteren Änderungen unterworfen wird. Verfahren den Ausführungsformen der Erfindung entsprechend können auch die Wiederholbarkeit der oberen Blockieroxiddicke sicherstellen oder zumindest verbessern und das ONO-Linienbreiteschrumpfen verhindern. Derartige Verfahren können auch die Kosten und Herstellungszykluszeiten reduzieren.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Einige Ausführungsformen der Erfindung werden nun ausschließlich als Beispiel und unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben, wobei:
  • 1 eine erste Stufe eines Verfahrens zur Verwendung bei der Herstellung einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung entsprechend zeigt;
  • 2 eine zweite Stufe eines Verfahrens zur Verwendung bei der Herstellung einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung entsprechend zeigt;
  • 3 eine dritte Stufe eines Verfahrens zur Verwendung bei der Herstellung einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung entsprechend zeigt;
  • 4 eine vierte Stufe eines Verfahrens zur Verwendung bei der Herstellung einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung entsprechend zeigt;
  • 5 eine fünfte Stufe eines Verfahrens zur Verwendung bei der Herstellung einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung entsprechend zeigt;
  • 6 eine sechste Stufe eines Verfahrens zur Verwendung bei der Herstellung einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung entsprechend zeigt;
  • 7 eine siebte Stufe eines Verfahrens zur Verwendung bei der Herstellung einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung entsprechend zeigt;
  • 8 eine achte Stufe eines Verfahrens zur Verwendung bei der Herstellung einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung entsprechend zeigt;
  • 9 eine neunte Stufe eines Verfahrens zur Verwendung bei der Herstellung einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung entsprechend zeigt;
  • 10 eine zehnte Stufe eines Verfahrens zur Verwendung bei der Herstellung einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung entsprechend zeigt;
  • 11 eine elfte Stufe eines Verfahrens zur Verwendung bei der Herstellung einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung entsprechend zeigt;
  • 12 eine zwölfte Stufe eines Verfahrens zur Verwendung bei der Herstellung einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung entsprechend zeigt;
  • 13 eine dreizehnte Stufe eines Verfahrens zur Verwendung bei der Herstellung einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung entsprechend zeigt;
  • 14 eine vierzehnte Stufe eines Verfahrens zur Verwendung bei der Herstellung einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung entsprechend zeigt;
  • 15 eine fünfzehnte Stufe eines Verfahrens zur Verwendung bei der Herstellung einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung entsprechend zeigt;
  • 16 eine sechzehnte Stufe eines Verfahrens zur Verwendung bei der Herstellung einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung entsprechend zeigt;
  • 17 eine siebzehnte Stufe eines Verfahrens zur Verwendung bei der Herstellung einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung entsprechend zeigt;
  • 18 eine achtzehnte Stufe eines Verfahrens zur Verwendung bei der Herstellung einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung entsprechend zeigt; und
  • 19 eine fertige Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung entsprechend zeigt.
  • GENAUE BESCHREIBUNG
  • 1 zeigt die erste Stufe eines Verfahrens zur Verwendung bei der Herstellung einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung entsprechend. Wie in 1 veranschaulicht ist die Halbleitervorrichtung 1 mit einem Substrat 100, d. h. einem Siliciumsubstrat, gebildete. Isolatoren 110, z. B. Feldoxidisolatoren, werden in der Substratoberfläche gebildet. Die Halbleitervorrichtung 1 kann als in einen ONO-Bereich 10 und einen Peripheriebereich 20 (oder Nicht-SONOS-Bereich 20) geteilt betrachtet werden. Eine Opferoxidschicht 120 mit einer Dicke von etwa 100–130 Å wird über der Substratoberfläche und den Isolatoren 110 aufgebracht. Ein Fachmann auf dem Gebiet der Technik wird wissen, wie die bisher beschriebene Vorrichtung 1 (mit dem Substrat 100, Isolatoren 110 und der Opferoxidschicht 120) gefertigt wird und daher sind die entsprechenden Verfahrensschritte nicht einzeln veranschaulicht.
  • Wie in 1 gezeigt, wird eine Photoresistmaske 130 in Form einer Schicht über der Opferoxidschicht 120 nur im Peripheriebereich 20 aufgebracht. Fluorwasserstoffsäure (HF) wird dann zum Entfernen des Opferoxids 120 im ONO-Bereich 10 verwendet, während die Photoresistmaske 130 die Opferoxidschicht 120 im Peripheriebereich 20 schützt. Die Photoresistmaske 130 wird dann abgezogen, wodurch die Opferoxidschicht 120 im Peripheriebereich bloßgelegt bleibt. Das Resultat ist in 2 gezeigt.
  • Wie in 3 gezeigt, werden die untere Oxid-, Siliciumoxynitrid- und obere Oxidschicht 140, 150, 160 dann sowohl im ONO-Bereich als auch im Peripheriebereich gebildet. Die untere Oxidschicht 140 kann eine Dicke in einem Bereich von etwa 16 Å bis 20 Å, die Siliciumoxynitridschicht 150 von etwa 100 Å bis 150 Å und die obere Blockieroxidschicht 160 von etwa 80 Å bis 120 Å aufweisen. Dieses obere Blockieroxid dient als Opferschicht, die nicht Teil der endgültigen SONOS-Vorrichtung ist. Das untere Oxid im Peripheriebereich ist dicker als im ONO-Bereich, da das ursprüngliche Opferoxid sich im Peripheriebereich immer noch an Ort und Stelle befindet. Im Allgemeinen kann die Siliciumoxynitridschicht 150 tatsächlich aus mehreren einzelnen Siliciumoxynitridschichten gebildet sein, von denen jede verschiedene relative Anteile von Sauerstoff, Stickstoff und Silicium aufweist. Jedoch ist einer Ausführungsform entsprechend die Siliciumoxynitridschicht 150 homogen, d. h. sie umfasst keine multiplen einzelnen Schichten.
  • Daraufhin wird, wie in 4 gezeigt ist, eine Photoresistmaske 170 nur über den ONO-Bereich aufgebracht. Dieses Maskenmuster definiert die Position der SONOS-Vorrichtung und die Position(en) der Peripherie-Vorrichtung.
  • Da die Photoresistmaske 170 im Peripheriebereich nicht vorliegt, wird das obere Blockieroxid vollständig vom Peripheriebereich durch kurzzeitiges Aufbringen von HF-Säure entfernt. Das Resultat ist in 5 veranschaulicht.
  • Wie in 6 veranschaulicht wird die Photoresistmaske 170 dann abgezogen. Wie zu sehen ist, verbleibt das Opferoxid 120 (sowie das untere Oxid 140 und Siliciumoxynitrid 150) im Peripheriebereich 20, während die dreifache Schicht von unterem Oxid 140, Siliciumoxynitrid 150 und oberem Oxid 160 im ONO-Bereich 10 verbleibt.
  • Im nächsten Schritt, der in 7 veranschaulicht ist, wird durch kurzes Eintauchen in heiße Phosphorsäure die Siliciumoxynitridschicht 150 im Peripheriebereich vollständig entfernt, wodurch die kombinierte Opferoxidschicht und untere Oxidschicht 140 bloßgelegt werden. Die dreifache Schicht von unterem Oxid 140, Siliciumoxynitrid 150 und oberem Oxid 160 verbleibt im Allgemeinen im ONO-Bereich 10, obwohl das Eintauchen in heiße Phosphorsäure die Dicke des kombinierten Opferoxids und unteren Oxids 140 im Peripheriebereich und die obere Oxidschicht 160 im ONO-Bereich etwas, z. B. im Bereich von 0–3 Å, reduzieren kann. Jedoch ist irgendeine dazwischen stattfindende Reduktion der oberen Oxidschicht 160 im ONO-Bereich zu diesem Zeitpunkt bedeutungslos, da sie in einem darauffolgenden Schritt entfernt wird. Auch ist es ohne Bedeutung, dass die Dicke des kombinierten Opferoxids und unteren Oxids 140 im Peripheriebereich eventuell reduziert worden ist.
  • Auf einen richtigen Implantiervorgang (nicht gezeigt, aber einem Fachmann auf dem Gebiert der Technik bekannt) für den Peripheriebereich 20 hin, wird HF-Säure kurzzeitig zum Entfernen des kombinierten Opferoxids und unteren Oxids 140 im Peripheriebereich 20 und Entfernen des gesamten oberen Blockieroxids 160 im ONO-Bereich 10 aufgebracht. Wie in 8 gezeigt, ist die verbleibende Filmschichtkombination zu diesem Zeitpunkt im ONO-Bereich 10 das untere Oxid 140 und Siliciumoxynitrid 150, während im Peripheriebereich 20 die Siliciumoberfläche bloßgelegt wird.
  • In einem darauffolgenden Schritt, der in 9 veranschaulicht ist, wird ein Gate-Oxid 190 – oder zumindest eine erste Schicht davon – im Peripheriebereich 20 durch eine erste Gate-Oxidation erzeugt. Zu diesem Zeitpunkt kann das Gate-Oxid 190 eine Dicke von etwa 80 Å bis 90 Å in einer Hochspannungs-(HV-)Region des Peripheriebereichs und auch in einer Niederspannungs-(LV)Region und einer Mittelspannungs-(MV)Region aufweisen, siehe 9. Dieser Oxidationsvorgang erzeugt auch eine (Mindest-)Oxidschicht 180 von weniger als etwa 5 Å im ONO-Bereich.
  • Wie in 10 gezeigt, folgt daraufhin das Aufbringen einer Photoresistmaske 200 über den ONO-Bereich 10 und die HV-Region des Peripheriebereichs 20 am ONO-Bereich anliegend. Die MV- und LV-Regionen bleiben ohne Maske 200.
  • Unter Bezugnahme auf 11 wird die Photoresistmaske 200 dann zum Entfernen des unerwünschten Gate-Oxids 190 in den MV- und LV-Regionen benutzt. Das Gate-Oxid 190 in den MV- und LV-Regionen kann mit HF-Säure entfernt werden. Das Gate-Oxid 190 in der HV-Region und die Mindestoxidschicht 180 im ONO-Bereich werden durch die HF-Säure auf Grund der Tatsache, dass die Photoresistmaske diese Regionen bedeckt, nicht entfernt.
  • Die Photoresistmaske 200 wird dann entfernt, das Resultat wovon ist in 12 veranschaulicht.
  • Wie in 13 gezeigt, wird eine zweite Gate-Oxidation dann in den ONO- und Peripheriebereichen gezüchtet. Diese zweite Gate-Oxidation kann thermisch erfolgen. In den MV- und LV-Regionen bildet die zweite Gate-Oxidation eine Schicht 210 einer Dicke von etwa 70 Å bis 80 Å.
  • In der HV-Region der Peripherie 20 und im ONO-Bereich 10 ist die zweite Gate-Oxidation nicht als einzelne Schicht gezeigt, da sie auf den Oxidschichten 180 (ONO-Bereich) und 190 (HV-Region der Peripherie) wächst. Die gesamte Oxiddicke kann etwa 110 Å bis 120 Å im HV-Bereich der Peripherie betragen und die zweite Gate-Oxidation kann zu einer Erhöhung der Dicke von weniger als 5 Å im ONO-Bereich führen.
  • Daraufhin wird, wie in 14 gezeigt, eine Photoresistmaske 220 über den HV- und MV-Regionen des Peripheriebereichs 20 aufgebracht. Sowohl die LV-Region des Peripheriebereichs 20 als auch der ONO-Bereich 10 bleiben ohne Maske 220.
  • Unter Bezugnahme auf 15 wird die Photoresistmaske 220 dann zum Ermöglichen benutzt, dass das Gate-Oxid 210 in der LV-Region und die Oxidschicht 180 im ONO-Bereich in einem einzigen Prozessschritt entfernt werden, d. h. das Gate-Oxid 210 in der LV-Region und die Oxidschicht 180 im ONO-Bereich werden gleichzeitig, beispielsweise mit HF-Säure, geätzt. Das Gate-Oxid 190 in der HV-Region und das Gate-Oxid 210 in der MV-Region werden nicht entfernt.
  • Die Photoresistmaske 220 wird dann entfernt, wobei das Resultat in 16 veranschaulicht ist.
  • Unter Bezugnahme auf 17 wird daraufhin ein dritter Gate-Oxidationsschritt in einem In-situ-Dampferzeugungs-(ISSG-)Verfahren in einer thermischen Schnellverarbeitungskammer zum Züchten einer abschließenden Oxidschicht in ONO- und Peripheriebereichen ausgeführt. Während der ISSG-Oxidation wird das Siliciumoxynitrid im ONO-Bereich teilweise zum Züchten einer Oxidschicht, die das obere Blockieroxid 160' für die SONOS-Speicherzelle bildet, verbraucht. Das abschließende obere Blockieroxid 160' im ONO-Bereich kann eine Dicke von etwa 20 Å bis 30 Å aufweisen. Durch die thermische ISSG-Schnellverarbeitungstechnik unter niedrigem Druck werden etwa 20 Å bis 30 Å Gate-Oxid 240 in der LV-Region gezüchtet. Jedoch kann durch ISSG-Oxidation nicht viel Oxid auf dem vorhandenen Oxid 190 und 210 in den HV- bzw. MV-Regionen gezüchtet werden.
  • Die Wasserstoffkonzentration im ISSG-Verfahren kann je nach der erwünschten endgültigen Dicke des oberen Blockieroxids 160' im ONO-Bereich eingestellt werden.
  • Die ISSG-Gate-Oxidation schließt die Bildung des ONO-Stapels für die SONOS-Speicherzelle ab. Ein darauffolgender RCA-Reinigungsschritt kann durchgeführt werden, der die Dicke des oberen ONO-Blockieroxids 160' nicht beeinflusst.
  • Wie in 18 gezeigt, wird Polysilicium 250 mit einer Dicke von etwa 1500 Å bis 2500 Å dann auf den Oxidschichten 160', 190, 210 und 240 abgesetzt. In einer Ausführungsform erfolgen keine dazwischentretenden Oxidationsvorgänge zwischen der ISSG-Gate-Oxidation und dem Absetzen von Polysilicium. Es erfolgen eventuell auch keine dazwischentretenden Ätzvorgänge.
  • Ein Fachmann auf dem Gebiett der Technik wäre sich im Klaren darüber, dass nach Absetzen von Polysilicium, wie in 18 dargestellt, typischerweise eine Anzahl zusätzlicher Verfahrensschritte zum Abschließen der Bildung der SONOS-Vorrichtung, wie beispielsweise, jedoch nicht ausschließlich: Ätzen der Polysilicium 250-, Oxid- und Oxynitridschichten in den Regionen zwischen dem ONO-Stapel und den HV/MV/LV-Regionen; Absetzen von Seitenwandabstandhaltern; und Absetzen einer dielektrischen Schicht ausgeführt werden. Die 19 zeigt ein Beispiel einer abgeschlossenen SONOS-Vorrichtung, die Folgendes umfasst: LPCVD-Oxidschichten 260 für die Seitenwandstruktur; LPCVD-Nitridschichten 270 für die Seitenwandstruktur; LPCVD-Oxidschichten 280 für die Seitenwandstrukturen; plasmaverstärkte CVD-Nitridschichten 290 für die Kontaktätzstoppschichten; und eine dielektrische Zwischen-(z. B. Oxid-)Schicht 300.
  • Wie oben veranschaulicht, können Ausführungsformen der vorliegenden Erfindung dazu beitragen, die Dickenvariation der oberen Oxidschicht 160' zu reduzieren oder zu eliminieren. Ausführungsformen der Erfindung können daher dazu beitragen, sicherzustellen, dass die Dicke der dreifachen SONOS-Zellenschicht genau eingestellt (oder zumindest genauer als Techniken des Stands der Technik entsprechend eingestellt) und die Dickenvariation zwischen verschiedenen Chargen reduziert oder eliminiert werden kann. Dies kann daher zum Herstellen von Vorrichtungen stabiler elektrischer Leistung und gleichbleibender oberer Blockieroxidbildung für die SONOS-Zelle beitragen.
  • Ausführungsformen der Erfindung können einen anderen Vorteil aufweisen und zwar, dass die Linienbreite (die als eine kritische Dimension betrachtet werden kann) des ONO-Stapels genau (oder zumindest genauer als einigen Techniken des Stands der Technik entsprechend) eingestellt werden kann. Dies ist dem seitlichen Übergreifverhalten der heißen Phosphorsäurechemikalie zuzuschreiben (wodurch die Säure auf Grund des seitlichen Übergreifens in das ONO-Nitrid hinein ätzen wird), deren Verwendung Ausführungsformen der Erfindung entsprechend unnötig gemacht wird. Die Eliminierung der Verwendung von Siliciumnitrid als harte Maske und von heißer Phosphorsäure kann ermöglichen, dass Speicheranordnungen, insbesondere bei Technologien von 0,13 μm und darüber, größenmäßig reduziert werden können.
  • Ausführungsformen der Erfindung können die Kosten und Zykluszeiten reduzieren, da die Prozesskomplexität auf Grund der Eliminierung der harten SiN-Maskenmaterialien und des darauffolgenden Vorgangs des Entfernens heißer Phosphorsäure reduziert werden kann.
  • Ein Fachmann auf dem Gebiert der Technik wäre sich im Klaren, dass Bezugnahmen auf Oxid- und Oxynitridschichten spezifische Beispiele dielektrischer bzw. ladungsauffangender Schichten sind. Auf ähnliche Weise können andere Halbleitermaterialien statt Silicium verwendet werden und andere polykristalline Halbleitermaterialien können statt Polysilicium verwendet werden. Ein Fachmann auf dem Gebiet der Technik wäre sich auch im Klaren, dass die oben beschriebene Ausführungsform zwar HV-, MV- und LV-Vorrichtungen in der Peripherieregion umfasst, die Erfindung jedoch auch auf SONOS-Vorrichtungen zutrifft, die irgendeine Kombination oder eine Untergruppe davon in irgendeiner lateralen räumlichen Anordnung mit Bezug auf den ONO-Stapel umfasst.
  • Obwohl die Erfindung mit Bezug auf bevorzugte Ausführungsformen, wie oben aufgeführt, beschrieben worden ist, sollte man sich im Klaren darüber sein, dass diese Ausführungsformen nur veranschaulichend sind und dass die Ansprüche nicht auf diese Ausführungsformen beschränkt sind. Die Fachleute auf dem Gebiet der Technik werden in der Lage sein, angesichts dieser Offenbarung Modifikationen und Alternativen auszuführen, die als innerhalb des Umfangs der anhängenden Ansprüche fallend in Betracht gezogen werden. Jedes in der vorliegenden Beschreibung offenbarte oder veranschaulichte Merkmal, kann in die Erfindung integriert werden, gleichgültig, ob als solches oder in irgendeiner geeigneten Kombination mit irgendeinem anderen hier offenbarten oder veranschaulichten Merkmal.

Claims (23)

  1. Verfahren zur Verwendung zum Bilden einer Halbleitervorrichtung, wobei die Halbleitervorrichtung einen primären Bereich und einen Peripheriebereich umfasst, wobei das Verfahren Folgendes umfasst: das Bereitstellen eines Substrats, auf dem sich Folgendes befindet: ein Stapel in dem primären Bereich, wobei der Stapel eine erste Oxidschicht auf dem Substrat, eine Oxynitridschicht auf der ersten Oxidschicht und eine zweite Oxidschicht auf der Oxynitridschicht umfasst; und eine dritte Oxidschicht im Peripheriebereich, wobei das Verfahren ferner Folgendes umfasst: im Wesentlichen das Entfernen der zweiten Oxidschicht von dem primären Bereich und der dritten Oxidschicht von dem Peripheriebereich; das Bilden einer vierten Oxidschicht in mindestens dem primären Bereich durch ein In situ-Dampferzeugungs-(ISSG-)Verfahren; und daraufhin das Bilden einer polykristallinen Halbleiterschicht auf der vierten Oxidschicht ohne intervenierende Oxidationsprozessschritte.
  2. Verfahren nach Anspruch 1, wobei die polykristalline Halbleiterschicht auf der vierten Oxidschicht ohne irgendwelche intervenierende Ätzprozessschritte gebildet wird.
  3. Verfahren nach Anspruch 1, wobei die zweite Oxidschicht im primären Bereich und die dritte Oxidschicht im Peripheriebereich in einem einzigen Prozessschritt entfernt werden.
  4. Verfahren nach Anspruch 1, wobei das ISSG-Verfahren in einer thermischen Schnellverarbeitungskammer ausgeführt wird.
  5. Verfahren nach Anspruch 1, wobei die Entfernung der zweiten und dritten Oxidschichten unter Anwendung von Fluorwasserstoffsäure ausgeführt wird.
  6. Verfahren nach Anspruch 1, ferner das Festlegen der Konzentration von Wasserstoffs im ISSG-Verfahren umfassend, um eine erwünschte Dicke der vierten Oxidschicht im primären Bereich zu erhalten.
  7. Verfahren nach Anspruch 1, ferner das Ausführen einer RCA-Reinigung vor Bilden der polykristallinen Halbleiterschicht umfassend.
  8. Verfahren zur Verwendung zum Bilden einer Halbleitervorrichtung, wobei die Halbleitervorrichtung einen primären Bereich und einen Peripheriebereich umfasst, wobei der Peripheriebereich mindestens eine erste und eine zweite Region umfasst, wobei das Verfahren Folgendes umfasst: das Bereitstellen eines Substrats, auf dem sich Folgendes befindet: ein Stapel in dem primären Bereich, wobei der Stapel eine erste Oxidschicht auf dem Substrat, eine Oxynitridschicht auf der ersten Oxidschicht und eine zweite Oxidschicht auf der Oxynitridschicht umfasst; eine dritte Oxidschicht in der ersten Region des Peripheriebereichs; und, eine vierte Oxidschicht in der zweiten Region des Peripheriebereichs, wobei das Verfahren ferner Folgendes umfasst: im Wesentlichen das Entfernen der zweiten Oxidschicht von dem primären Bereich und der vierten Oxidschicht von der zweiten Region des Peripheriebereichs, während die dritte Oxidschicht in der ersten Region des Peripheriebereichs zurückgehalten wird; und daraufhin das Bilden einer fünften Oxidschicht in mindestens dem primären Bereich durch ein In situ-Dampferzeugungs-(SSG-)Verfahren.
  9. Verfahren nach Anspruch 8, wobei die zweite Oxidschicht im primären Bereich und die vierte Oxidschicht in der zweiten Region des Peripheriebereichs in einem einzigen Prozessschritt entfernt werden.
  10. Verfahren nach Anspruch 8, wobei das ISSG-Verfahren in einer thermischen Schnellverarbeitungskammer ausgeführt wird.
  11. Verfahren nach Anspruch 8, wobei die Entfernung der zweiten und vierten Oxidschichten unter Anwendung von Fluorwasserstoffsäure ausgeführt wird.
  12. Verfahren nach Anspruch 8, ferner das Festlegen der Konzentration von Wasserstoff im ISSG-Verfahren umfassend, um eine erwünschte Dicke der fünften Oxidschicht im primären Bereich zu erhalten.
  13. Verfahren nach Anspruch 8, ferner das Bilden einer polykristallinen Halbleiterschicht auf der fünften Oxidschicht umfassend.
  14. Verfahren nach Anspruch 13, ferner das Ausführen einer RCA-Reinigung vor Bilden der polykristallinen Halbleiterschicht umfassend.
  15. Verfahren nach Anspruch 8, wobei die Halbleitervorrichtung ferner eine dritte Region im Peripheriebereich umfasst.
  16. Verfahren nach Anspruch 15, wobei eine von den ersten, zweiten und dritten Regionen eine Hochspannungsvorrichtung stützt, eine andere eine Mittelspannungsvorrichtung stützt und eine weitere andere eine Niederspannungsvorrichtung stützt.
  17. Verfahren zur Verwendung zum Bilden einer Halbleitervorrichtung, wobei die Halbleitervorrichtung einen primären Bereich und einen Peripheriebereich umfasst, wobei das Verfahren Folgendes umfasst: das Bilden einer ersten Oxidschicht auf einem Substrat; das Bilden einer Oxynitridschicht auf der ersten Oxidschicht; das Bilden einer zweiten Oxidschicht auf der Oxynitridschicht, wobei die erste Oxidschicht, die Oxynitridschicht und die zweite Oxidschicht sich über die primären und Peripheriebereiche erstrecken; im Wesentlichen das Entfernen der zweiten Oxidschicht und der Oyxynitridschicht von dem Peripheriebereich, während mindestens ein Teil der zweiten Oxidschicht und der Oxynitridschicht im primären Bereich zurückgehalten werden; im Wesentlichen das Entfernen der verbleibenden zweiten Oxidschicht von dem primären Bereich und der ersten Oxidschicht von dem Peripheriebereich; das Bilden einer dritten Oxidschicht in mindestens dem primären Bereich durch ein In situ-Dampferzeugungs-(ISSG-)Verfahren; und daraufhin das Bilden einer polykristallinen Halbleiterschicht auf der dritten Oxidschicht ohne intervenierende Oxidationsprozessschritte.
  18. Verfahren zur Verwendung zum Bilden einer Halbleitervorrichtung, wobei die Halbleitervorrichtung einen primären Bereich und einen Peripheriebereich umfasst, wobei der Peripheriebereich mindestens eine erste und zweite Region umfasst, wobei das Verfahren Folgendes umfasst: das Bilden einer ersten Oxidschicht auf einem Substrat; das Bilden einer Oxynitridschicht auf der ersten Oxidschicht; das Bilden einer zweiten Oxidschicht auf der Oxynitridschicht, wobei die erste Oxidschicht, die Oxynitridschicht und die zweite Oxidschicht sich über den primären und Peripheriebereichen erstrecken; im Wesentlichen das Entfernen der zweiten Oxidschicht und der Oyxynitridschicht von dem Peripheriebereich, während mindestens ein Teil der zweiten Oxidschicht und der Oxynitridschicht im primären Bereich zurückgehalten werden; im Wesentlichen das Entfernen der verbleibenden zweiten Oxidschicht von dem primären Bereich und der ersten Oxidschicht von dem Peripheriebereich, während die erste Oxidschicht in der ersten Region des Peripheriebereichs zurückgehalten wird; und daraufhin das Bilden einer dritten Oxidschicht in mindestens dem primären Bereich durch ein In situ-Dampferzeugungs-(ISSG-)Verfahren.
  19. Verfahren nach Anspruch 18, wobei die Halbleitervorrichtung ferner eine dritte Region im Peripheriebereich umfasst.
  20. Verfahren nach Anspruch 19, wobei eine der ersten, zweiten und dritten Regionen eine Hochspannungsvorrichtung stützt, eine andere eine Mittelspannungsvorrichtung stützt und eine weitere andere eine Niederspannungsvorrichtung stützt.
  21. Verfahren zur Verwendung beim Bilden einer Halbleitervorrichtung, wobei die Halbleitervorrichtung einen primären Bereich und einen Peripheriebereich umfasst, wobei das Verfahren Folgendes umfasst: das Bilden einer ersten Oxidschicht direkt auf einem Substrat; das Bilden einer im Wesentlichen homogenen Oxynitridschicht direkt auf der ersten Oxidschicht; das Bilden einer zweiten Oxidschicht direkt auf der Oxynitridschicht, wobei die erste Oxidschicht, die Oxynitridschicht und die zweite Oxidschicht sich über die primären und Peripheriebereiche erstrecken; im Wesentlichen das Entfernen der zweiten Oxidschicht und der Oyxynitridschicht von dem Peripheriebereich, während mindestens ein Teil der zweiten Oxidschicht und der Oxynitridschicht im primären Bereich zurückgehalten werden; im Wesentlichen das Entfernen der verbleibenden zweiten Oxidschicht von dem primären Bereich und der ersten Oxidschicht von dem Peripheriebereich; das Bilden einer dritten Oxidschicht in mindestens dem primären Bereich durch ein In situ-Dampferzeugungs-(ISSG-)Verfahren.
  22. The Verfahren nach irdendeinem vorhergehenden Anspruch, wobei die Halbleitervorrichtung eine SONOS-Vorrichtung ist.
  23. Vorrichtung, die dem Verfahren irgendeines vorhergehenden Anspruchs entsprechend hergestellt wird.
DE102016124264.0A 2015-12-16 2016-12-13 Verfahren zur Verwendung beim Bilden einer Halbleitervorrichtung und eine mittels des Verfahrens hergestellte Vorrichtung Active DE102016124264B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1522236.7 2015-12-16
GB1522236.7A GB2545645B (en) 2015-12-16 2015-12-16 A semiconductor device and methods of manufacture thereof

Publications (2)

Publication Number Publication Date
DE102016124264A1 true DE102016124264A1 (de) 2017-06-22
DE102016124264B4 DE102016124264B4 (de) 2023-03-30

Family

ID=55274875

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016124264.0A Active DE102016124264B4 (de) 2015-12-16 2016-12-13 Verfahren zur Verwendung beim Bilden einer Halbleitervorrichtung und eine mittels des Verfahrens hergestellte Vorrichtung

Country Status (3)

Country Link
US (1) US10014314B2 (de)
DE (1) DE102016124264B4 (de)
GB (1) GB2545645B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929056B1 (en) * 2016-11-22 2018-03-27 United Microelectronics Corp. Method for forming gate structures in different operation voltages
CN109461739B (zh) * 2018-10-18 2020-10-27 上海华力微电子有限公司 一种改善sonos存储器之多晶硅薄膜沉积特性的方法
CN110752215A (zh) * 2019-11-29 2020-02-04 上海华力微电子有限公司 Sonos存储器的制作方法
US11799006B2 (en) * 2021-05-13 2023-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Mask-free process for improving drain to gate breakdown voltage in semiconductor devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631943B1 (ko) * 2004-04-22 2006-10-04 주식회사 하이닉스반도체 비휘발성 메모리 소자의 제조방법
US7297597B2 (en) * 2004-07-23 2007-11-20 Promos Technologies, Inc. Method for simultaneously fabricating ONO-type memory cell, and gate dielectrics for associated high voltage write transistors and gate dielectrics for low voltage logic transistors by using ISSG
US6946349B1 (en) 2004-08-09 2005-09-20 Chartered Semiconductor Manufacturing Ltd. Method for integrating a SONOS gate oxide transistor into a logic/analog integrated circuit having several gate oxide thicknesses
JP2010040792A (ja) 2008-08-06 2010-02-18 Panasonic Corp 不揮発性半導体記憶装置の製造方法
JP2011238732A (ja) 2010-05-10 2011-11-24 Panasonic Corp 半導体装置の製造方法
US8796098B1 (en) * 2013-02-26 2014-08-05 Cypress Semiconductor Corporation Embedded SONOS based memory cells

Also Published As

Publication number Publication date
US20170179145A1 (en) 2017-06-22
DE102016124264B4 (de) 2023-03-30
US10014314B2 (en) 2018-07-03
GB2545645B (en) 2019-08-21
GB2545645A (en) 2017-06-28
GB201522236D0 (en) 2016-01-27

Similar Documents

Publication Publication Date Title
DE102006062035B4 (de) Verfahren zum Entfernen von Lackmaterial nach einer Implantation mit hoher Dosis in einem Halbleiterbauelement
DE2703957C2 (de) FET-Ein-Element-Speicherzelle und Verfahren zu ihrerHerstellung
DE69031447T2 (de) Verfahren zur Herstellung von MIS-Halbleiterbauelementen
DE102005021190B4 (de) Verfahren zur Herstellung eines Flash-Speicherbauelements und Flash-Speicherbauelement
DE3784758T2 (de) Herstellungsverfahren für EPROM-Zellen mit Oxid-Nitrid-oxid-Dielektrikum.
DE10246306B4 (de) Verfahren zum Ausbilden eines Dielektrikums für einen Kondensator und Verfahren zum Ausbilden eines chipintegrierten Kondensators
DE102016124264A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP0066730B1 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE60028847T2 (de) Verfahren mit reduzierter Maskenzahl für die Herstellung von Mischsspannung-CMOS mit Hochleistung-Transistoren und -I/O Transistoren von hoher Zuverlässigkeit
DE102014119641B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102014210406A1 (de) Vorrichtung, die einen Transistor mit einem verspannten Kanalgebiet umfasst, und Verfahren zu ihrer Herstellung
DE60025991T2 (de) Verfahren zum Bilden eines Bauelement-Isolationsgebiets
DE3424181A1 (de) Cmos verfahren zur herstellung integrierter schaltungen, insbesondere dynamischer speicherzellen
DE3880890T2 (de) Programmierverfahren für ROM-Speicher unter Verwendung der MOS-Technologie mit dünnen Gateoxid und mit Übergängen.
DE112015003603B4 (de) Verfahren zum herstellen einer halbleitervorrichtung mit l-förmigen gate
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE112010003053T5 (de) Verfahren zumn Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE4415955A1 (de) Verfahren zur Herstellung eines Halbleiter-MOS-Transistors
DE102004060443A1 (de) Halbleiterbauelement mit der Fähigkeit einer Threshold-Spannungsanpassung durch Anlegen einer externen Spannung
DE102004054561A1 (de) Verfahren zur Fertigung eines Halbleiterbauelements und Verfahren zur Behandlung einer Halbleiteroberfläche
DE10346609B4 (de) Verfahren zum Herstellen von Seitenwand-Oxidfilmen an einer Seitenwand einer Gateelektrode in einer Flash-Speicherzelle
DE3411960A1 (de) Verfahren zur selbstausrichtung einer doppelten schicht aus polykristallinem silicium mittels oxydation in einer integrierten schaltung
DE102004030920A1 (de) Verfahren zum Bilden einer Isolationsschicht in einem Halbleiterbauelement
DE102009052024A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE69934942T2 (de) Verfahren zur Reduzierung von Beschädigungen des Kanals durch heisse Ladungsträger

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: PROCK, THOMAS, DR., GB

R016 Response to examination communication
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: X-FAB SEMICONDUCTOR FOUNDRIES GMBH, DE

Free format text: FORMER OWNER: X-FAB SEMICONDUCTOR FOUNDRIES AG, 99097 ERFURT, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115750

Ipc: H10B0043500000

R018 Grant decision by examination section/examining division
R020 Patent grant now final