DE102016113402A1 - Verfahren zur Ausbildung einer Epitaxialschicht - Google Patents

Verfahren zur Ausbildung einer Epitaxialschicht Download PDF

Info

Publication number
DE102016113402A1
DE102016113402A1 DE102016113402.3A DE102016113402A DE102016113402A1 DE 102016113402 A1 DE102016113402 A1 DE 102016113402A1 DE 102016113402 A DE102016113402 A DE 102016113402A DE 102016113402 A1 DE102016113402 A1 DE 102016113402A1
Authority
DE
Germany
Prior art keywords
epitaxial layer
deuterium
forming
silicon substrate
vapor deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102016113402.3A
Other languages
English (en)
Inventor
Deyuan Xiao
Richard R. Chang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zing Semiconductor Corp
Original Assignee
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zing Semiconductor Corp filed Critical Zing Semiconductor Corp
Publication of DE102016113402A1 publication Critical patent/DE102016113402A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Materials Engineering (AREA)

Abstract

Diese Erfindung stellt ein Verfahren zur Ausbildung einer Epitaxialschicht bereit, welches umfasst, während der Ausbildung der Epitaxialschicht durch Dampfphasenabscheidung ein Trägergas einzuleiten, das Deuterium enthält. Wegen der Deuteriumatmosphäre werden Deuteriumatome in die Siliziumepitaxialschicht eingebracht. Während der Ausbildung des Gate-Oxids oder des Bauteils diffundieren die Deuteriumatome in die Grenzfläche aus und binden sich kovalent an nicht abgesättigte Bindungen, um stabile Strukturen zu bilden. Dementsprechend lassen sich Hot-Carrier-Effekte verhindern, und die Eigenschaften des Bauteils können verbessert werden.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Anmeldung bezieht sich auf die Halbleiterherstellung, und im Spezielleren auf ein Verfahren zur Ausbildung einer Epitaxialschicht.
  • 2. Beschreibung der verwandten Technik
  • Auf dem technischen Gebiet der Halbleiterherstellung wird üblicherweise eine Schicht aus monokristallinem Silizium als Epitaxialschicht auf dem Siliziumsubstrat gebildet. Die Epitaxialschicht kann einer Ionenimplantationsdotierung unterzogen werden, um einen Kollektorbereich, Emitterbereich und dergleichen auszubilden.
  • Mit der Tendenz zur Größenreduzierung von mikroelektronischen Bauteilen nehmen die Herausforderungen in Bezug auf die Qualität der Epitaxialschicht zu. Die Qualität einer Epitaxialschicht hängt von der Größe und der Verteilung von darin gewachsenen Mikrodefekten ab. Während der Ausbildung der Epitaxialschicht sammelt sich ein Großteil der Mikrodefekte an Silizium-Leerstellen an oder besetzt Leerräume.
  • Bei der Fabrikation von Halbleiterbauteilen ist die Wasserstoffpassivierung zu einer hinlänglich bekannten und etablierten Praxis geworden. Beim Wasserstoffpassivierungsprozess werden Defekte entfernt, die die Funktion von Halbleiterbauteilen beeinträchtigen. Derartige Defekte sind zum Beispiel als Rekombinations-/Entstehungs-Zentren an aktiven Komponenten von Halbleiterbauteilen beschrieben worden. Man glaubt, dass diese Zentren bzw. Ausgangspunkte durch nicht abgesättigte Bindungenen verursacht werden, die Zustände in der Energielücke hervorrufen, durch die geladene Ladungsträger entfernt werden oder unerwünschte Ladungsträger in das Bauteil eingebracht werden, was zum Teil von der angelegten Vorspannung abhängt. Während nicht abgesättigte Bindungen in erster Linie an Oberflächen oder Grenzflächen im Bauteil auftreten, geht man auch davon aus, dass sie an Leerstellen, Mikroporen und Versetzungen auftreten und mit Störstellen einhergehen.
  • Ein weiteres Problem, das in der Halbleiterindustrie aufgetaucht ist, ist die Verschlechterung der Leistungsfähigkeit von Bauteilen durch Hot-Carrier-Effekte. Dies ist insbesondere bei kleineren Bauteilen von Belang, bei denen proportional größere Spannungen zum Einsatz kommen. Wenn solche hohen Spannungen verwendet werden, können Kanalladungsträger ausreichend energiegeladen sein, um in eine Isolierschicht einzutreten und das Bauteilverhalten zu verschlechtern.
  • Da eine Wasserstoffpassivierung nicht stabil genug ist, bricht ihre Bindung mit der nicht abgesättigten Bindung leicht auf. Deshalb ist die nicht abgesättigte Bindung dann wieder unbesetzt, um so die Eigenschaften des Bauteils nachteilig zu beeinflussen.
  • ZUSAMMENFASSUNG
  • Das Ziel der vorliegenden Anmeldung besteht darin, ein Verfahren zur Ausbildung einer Epitaxialschicht bereitzustellen, das in der Lage ist, die nicht abgesättigten Bindungen der Grenzflächenschichten eines Bauteils zu reduzieren und die Bauteileigenschaften zu verbessern.
  • In Bezug auf die obigen Ziele stellt die vorliegende Anmeldung ein Verfahren zur Ausbildung einer Epitaxialschicht bereit, umfassend: Bereitstellen eines Siliziumsubstrats, und Ausbilden einer Epitaxialschicht auf dem Siliziumsubstrat durch Dampfphasenabscheidung, bei der ein Trägergas verwendet wird, das Deuterium enthält.
  • Bei dem Verfahren zur Ausbildung einer Epitaxialschicht wird für die Dampfphasenabscheidung eine Temperatur von 800 °C bis 1.100 °C angesetzt.
  • Bei dem Verfahren zur Ausbildung einer Epitaxialschicht handelt es sich bei dem Trägergas der Dampfphasenabscheidung um ein Gemisch aus Deuterium und Wasserstoff.
  • Bei dem Verfahren zur Ausbildung einer Epitaxialschicht macht das Deuterium 1 %–100 % des Gasgemischs aus.
  • Bei dem Verfahren zur Ausbildung einer Epitaxialschicht handelt es sich bei dem Trägergas der Dampfphasenabscheidung um Deuterium.
  • Bei dem Verfahren zur Ausbildung einer Epitaxialschicht ist die Epitaxialschicht monokristallines Silizium.
  • Bei dem Verfahren zur Ausbildung einer Epitaxialschicht ist das bei der Dampfphasenabscheidung verwendete Reaktionsgas ein Gas, das Siliziumatome enthält.
  • Bei dem Verfahren zur Ausbildung einer Epitaxialschicht enthält das bei der Dampfphasenabscheidung verwendete Reaktionsgas SiH4, Si2H6, SiH2Cl2, SiHCl3, SiCl4 oder Si(CH3)4.
  • In der vorliegenden Anmeldung umfasst das Verfahren nach der Bereitstellung des Siliziumsubstrats und vor der Ausbildung der Epitaxialschicht darüber hinaus folgende Schritte: Entfernen einer nativen Oxidschicht auf der Siliziumsubstratoberfläche, und Waschen des Siliziumsubstrats.
  • Bei dem Verfahren zur Ausbildung einer Epitaxialschicht wird die native Oxidschicht auf der Siliziumsubstratoberfläche durch Nassätzen oder Trockenätzen entfernt.
  • Das Verfahren der vorliegenden Anmeldung ist vorteilhaft gegenüber dem Stand der Technik. Wegen der Deuteriumatmosphäre, die durch das deuteriumhaltige Trägergas bereitgestellt wird, werden Deuteriumatome in die Siliziumepitaxialschicht eingebracht. Während der Ausbildung des Gate-Oxids oder des Bauteils diffundieren die Deuteriumatome aus, gelangen in die Grenzfläche und binden sich kovalent an die nicht abgesättigten Bindungen an der Grenzfläche, um stabile Strukturen zu bilden. Demzufolge können Hot-Carrier-Effekte verhindert werden, und die Eigenschaften des Bauteils können verbessert werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNG
  • 1 zeigt eine Ausführungsform des Verfahrens zur Ausbildung der Epitaxialschicht.
  • AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Obwohl das Verfahren der vorliegenden Erfindung nachstehend mit Bezug auf die begleitenden Zeichnungen näher beschrieben wird, ist eine bevorzugte Ausführungsform der vorliegenden Erfindung gezeigt. Ein Durchschnittsfachmann auf diesem Gebiet kann die hier beschriebene Erfindung modifizieren, während sie immer noch die vorteilhaften Wirkungen der vorliegenden Erfindung erzielt. Somit sollten diese Ausführungsformen als weit gefasste Lehre für den Fachmann und nicht als Beschränkung der vorliegenden Erfindung verstanden werden.
  • Zum Zwecke der Verständlichkeit werden nicht alle Merkmale einer realen Ausführungsform beschrieben. Hinlänglich bekannte Funktionen sowie Strukturen sind möglicherweise nicht im Einzelnen beschrieben, um eine Unübersichtlichkeit aufgrund von unnötigen Einzelheiten zu vermeiden. Man sollte auch beachten, dass bei der Entwicklung einer realen Ausführungsform eine große Anzahl von praktischen Details bewältigt werden muss, um die spezifischen Ziele des Entwicklers zu erreichen, die zum Beispiel von den Anforderungen oder Zwangsbedingungen des Systems oder wirtschaftlichen Gegebenheiten abhängen, wobei eine Ausführungsform auf eine andere abgewandelt wird. Außerdem sollte man berücksichtigen, dass solche Entwicklungsbestrebungen komplex und zeitraubend sein können, für einen Durchschnittsfachmann auf diesem Gebiet jedoch reine Routinearbeiten sind.
  • In den folgenden Absätzen wird auf die begleitende Zeichnung Bezug genommen, um die vorliegende Erfindung beispielhaft genauer zu beschreiben. Die Vorteile und Merkmale der vorliegenden Erfindung ergeben sich gemäß der nachfolgenden Beschreibung und den Ansprüchen. Es wäre festzuhalten, dass die Zeichnung in vereinfachter Form mit einem nicht genauen Maßstab zum Zwecke der Hilfestellung bereitgestellt wird, um eine Ausführungsform der vorliegenden Erfindung auf zweckmäßige und deutliche Art und Weise zu erläutern.
  • In einer Ausführungsform mit Bezugnahme auf 1 umfasst das Verfahren zur Bildung der Epitaxialschicht die folgenden Schritte:
  • S100: Bereitstellen eines Siliziumsubstrats,
  • S200: Ausbilden einer Epitaxialschicht auf dem Siliziumsubstrat durch Dampfphasenabscheidung, wobei in diesem Schritt ein deuteriumhaltiges Trägergas verwendet wird.
  • In einer Ausführungsform kann das Siliziumsubstrat mittels der folgenden Schritte ausgebildet werden. Zuerst wird ein Siliziumblock gebildet und auf eine gewünschte Größe poliert, die der Größe des Wafers entspricht. Dann werden die Schritte angewendet, die Schneiden, Oberflächenschleifen, Polieren, Kantenprofilierung und Reinigen umfassen, um das Siliziumsubstrat zu bilden. In der vorliegenden Ausführungsform handelt es sich bei dem Siliziumsubstrat um monokristallines Silizium, welches durch das Czochralski-(CZ)-Verfahren gebildet wird.
  • Zwischen den Schritten der Bereitstellung des Siliziumsubstrats und der Ausbildung der Epitaxialschicht werden die folgenden Schritte angewendet. Eine native Oxidschicht auf der Siliziumsubstratoberfläche wird durch Nassätzen oder Trockenätzen entfernt. Üblicherweise oxidiert das Siliziumsubstrat durch den Sauerstoff in der Luft, wenn es der Luft für längere Zeit ausgesetzt ist, und dementsprechend entsteht eine dünne native Oxidschicht. Die Entfernung der nativen Oxidschicht lässt einen guten Kontakt zwischen dem Siliziumsubstrat und der Epitaxialschicht entstehen und verbessert die Qualität des Siliziumsubstrats. Dann wird das Siliziumsubstrat gewaschen.
  • In S200 wird die Dampfphasenabscheidung angewendet, um die Epitaxialschicht zu bilden. Das bei der Dampfphasenabscheidung verwendete Trägergas enthält Deuterium.
  • In einer Ausführungsform beträgt die Temperatur der Dampfphasenabscheidung 800 °C bis 1.100 °C, wie zum Beispiel 1.000 °C.
  • In dem vorliegenden Beispiel ist das Trägergas der Dampfphasenabscheidung ein Gemisch aus Deuterium und Wasserstoff. Das Deuterium macht 1 % bis 100 % des Gasgemischs aus, was je nach den unterschiedlichen Prozesserfordernissen eingestellt werden kann.
  • In einer Ausführungsform kann es sich bei dem Trägergas für die Dampfphasenabscheidung ausschließlich um Deuterium handeln.
  • Benutzt man Deuterium als Trägergas zur Ausbildung der Epitaxialschicht, kann sich Deuterium temporär in die Lücken der Epitaxialschicht einlagern, was auf die kleine Größe des Deuteriumatoms zurückzuführen ist. In dem nachfolgenden Prozess zur Ausbildung einer Gate-Oxidschicht oder eines Bauteils können sich die eingelagerten Deuteriumatome an nicht abgesättigten Bindungen der Gate-Oxidschicht anlagern, um dadurch stabile chemische Bindungen zu bilden. Dementsprechend können die redundanten nicht abgesättigten Bindungen beseitigt werden, wodurch die Eigenschaften der Gate-Oxidschicht verbessert werden können. Des Weiteren können sich die Deuteriumatome nicht nur mit den nicht abgesättigten Bindungen der Gate-Oxidschicht verbinden, sondern auch mit den freien Bindungen anderer Schichten des Halbleiterbauteils. Die aus Deuterium entstandene chemische Bindung ist stabiler als die aus anderen Elementen wie zum Beispiel aus einem Wasserstoffatom entstandene Bindung.
  • Bei dem vorliegenden Beispiel handelt es sich bei der Epitaxialschicht um monokristallines Silizium. Das bei der Dampfphasenabscheidung verwendete Reaktionsgas ist ein Gas, das Siliziumatome enthält. So kann zum Beispiel ein Gas, das SiH4, Si2H6, SiH2Cl2, SiHCl3, SiCl4 oder Si(CH3)4 enthält, alleine oder in Kombination verwendet werden. Die Dicke der Epitaxialschicht ist hier nicht eingeschränkt und kann je nach dem angewandten Prozess festgesetzt werden.
  • Dementsprechend wird bei den Beispielen der vorliegenden Anmeldung das deuteriumhaltige Trägergas in der Dampfphasenabscheidung zur Ausbildung der Epitaxialschicht verwendet. Aufgrund der Deuteriumatmosphäre gelangen Deuteriumatome in die Epitaxialschicht. Bei Ausbildung der Gate-Oxidschicht oder des Bauteils diffundieren die Deuteriumatome aus und gelangen in die Grenzfläche und binden sich kovalent an die nicht abgesättigten Bindungen, um stabilere Strukturen zu bilden. Dementsprechend können Hot-Carrier-Effekte verhindert und die Eigenschaften des Bauteils verbessert werden.
  • Die Umsetzungen des obigen Verfahrens sind im Kontext bestimmter Ausführungsformen beschrieben worden. Diese Ausführungsformen sollen als darstellhaft und nicht als einschränkend aufgefasst werden. Es sind viele Variationen, Abänderungen, Hinzufügungen und Verbesserungen möglich. Diese und weitere Variationen, Abänderungen, Hinzufügungen und Verbesserungen fallen in den Umfang der Erfindung, wie er in den folgenden Ansprüchen definiert ist.

Claims (10)

  1. Verfahren zur Ausbildung einer Epitaxialschicht, dadurch gekennzeichnet, dass es die folgenden Schritte umfasst: Bereitstellen eines Siliziumsubstrats, und Ausbilden einer Epitaxialschicht auf dem Siliziumsubstrat durch Dampfphasenabscheidung unter einem Trägergas, das Deuterium enthält.
  2. Verfahren nach Anspruch 1, wobei die Dampfphasenabscheidung bei 800 °C–1.100 °C durchgeführt wird.
  3. Verfahren nach Anspruch 1, wobei es sich bei dem Trägergas um ein Gemisch aus Deuterium und Wasserstoff handelt.
  4. Verfahren nach Anspruch 3, wobei das Deuterium 1 %–100 % des Gasgemischs ausmacht.
  5. Verfahren nach Anspruch 1, wobei es sich bei dem Trägergas um Deuterium handelt.
  6. Verfahren nach Anspruch 1, wobei die Epitaxialschicht monokristallines Silizium ist.
  7. Verfahren nach Anspruch 6, wobei bei der Dampfphasenabscheidung ein Reaktionsgas verwendet wird, das Siliziumatome enthält.
  8. Verfahren nach Anspruch 7, wobei das Reaktionsgas SiH4, Si2H6, SiH2Cl2, SiHCl3, SiCl4 oder Si(CH3)4 enthält.
  9. Verfahren nach Anspruch 1, das darüber hinaus zwischen den Schritten der Bereitstellung des Siliziumsubstrats und der Ausbildung der Epitaxialschicht die folgenden Schritte aufweist: Entfernen einer nativen Oxidschicht auf der Siliziumsubstratoberfläche, und Waschen des Siliziumsubstrats.
  10. Verfahren nach Anspruch 9, wobei die native Oxidschicht auf der Siliziumsubstratoberfläche durch Nassätzen oder Trockenätzen entfernt wird.
DE102016113402.3A 2015-10-12 2016-07-20 Verfahren zur Ausbildung einer Epitaxialschicht Ceased DE102016113402A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510658742.8A CN106571287A (zh) 2015-10-12 2015-10-12 外延层的形成方法
CN201510658742.8 2015-10-12

Publications (1)

Publication Number Publication Date
DE102016113402A1 true DE102016113402A1 (de) 2017-04-13

Family

ID=58405283

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016113402.3A Ceased DE102016113402A1 (de) 2015-10-12 2016-07-20 Verfahren zur Ausbildung einer Epitaxialschicht

Country Status (6)

Country Link
US (1) US20170103887A1 (de)
JP (1) JP2017076774A (de)
KR (1) KR20170043083A (de)
CN (1) CN106571287A (de)
DE (1) DE102016113402A1 (de)
TW (1) TWI619149B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109306467B (zh) * 2017-07-26 2020-10-16 上海新昇半导体科技有限公司 气相生长装置及气相生长方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62126628A (ja) * 1985-11-28 1987-06-08 Fujitsu Ltd 半導体装置の製造方法
JPH02244613A (ja) * 1989-03-16 1990-09-28 Fujitsu Ltd 光ｃｖｄ方法
JP3194547B2 (ja) * 1992-12-04 2001-07-30 キヤノン株式会社 多結晶シリコン層の製造方法
CN1135635C (zh) * 1994-03-25 2004-01-21 阿莫科/恩龙太阳公司 增强光电器件和电子器件的光和电特性的等离子淀积工艺
JP3441534B2 (ja) * 1994-11-11 2003-09-02 大阪瓦斯株式会社 結晶性シリコンの形成方法
JP2701793B2 (ja) * 1995-06-15 1998-01-21 日本電気株式会社 半導体装置の製造方法
US5872387A (en) * 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
KR20000057747A (ko) * 1999-01-14 2000-09-25 루센트 테크놀러지스 인크 실리콘 집적 회로의 제조 방법
US20040007733A1 (en) * 2002-06-26 2004-01-15 Macronix International Co., Ltd. Floating gate memory cell and forming method
KR101144825B1 (ko) * 2003-06-26 2012-05-11 신에쯔 한도타이 가부시키가이샤 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼
CN100452319C (zh) * 2006-07-14 2009-01-14 上海华虹Nec电子有限公司 低等离子体诱生损伤的硅化物制备方法
CN100468693C (zh) * 2006-09-04 2009-03-11 中芯国际集成电路制造(上海)有限公司 接触孔的填充方法
WO2011078399A1 (ja) * 2009-12-25 2011-06-30 独立行政法人科学技術振興機構 結晶性コバルトシリサイド膜の形成方法
US8809168B2 (en) * 2011-02-14 2014-08-19 International Business Machines Corporation Growing compressively strained silicon directly on silicon at low temperatures
US9178042B2 (en) * 2013-01-08 2015-11-03 Globalfoundries Inc Crystalline thin-film transistor
CN103928319A (zh) * 2014-04-08 2014-07-16 上海华力微电子有限公司 锗硅外延生长方法

Also Published As

Publication number Publication date
TW201714206A (zh) 2017-04-16
CN106571287A (zh) 2017-04-19
TWI619149B (zh) 2018-03-21
US20170103887A1 (en) 2017-04-13
JP2017076774A (ja) 2017-04-20
KR20170043083A (ko) 2017-04-20

Similar Documents

Publication Publication Date Title
DE102005045338B4 (de) Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE60036286T2 (de) Oberflächenbehandlung eines soi substrats mittels eines epitaxie-verfahrens
DE102015103810B4 (de) Herstellen von Halbleitervorrichtungen mit Erzeugen und Ausheilen von strahlungsinduzierten Kristalldefekten
DE112013005593B4 (de) Gitterfehlangepasster Heteroepitaxialfilm
DE69126637T2 (de) Verfahren zum Herstellen von Polysilizium mit niedriger Fehlerdichte
EP1014431A2 (de) Verfahren zur Herstellung epitaktischer Silizium-Germaniumschichten
DE102016115436A1 (de) Verfahren zum Züchten von monokristallinem Silizium und einem daraus hergestellten monokristallinen Siliziumingot
DE102014119641B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE112012002127T5 (de) Verbindungshalbleitersubstrat
DE69010298T2 (de) Niederdruck/Niedertemperatur-Prozess für Deposition von Siliciumdioxyd.
DE102015117230B4 (de) Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
DE102014119640B4 (de) Verfahren zum Ausbilden eines Halbleiterbauteils
DE10393440T5 (de) Verfahren zum Behandeln von Halbleitermaterial
CN105551931A (zh) 在应变松弛缓冲层上方形成应变外延半导体材料的方法
DE102016113402A1 (de) Verfahren zur Ausbildung einer Epitaxialschicht
DE112010002935B4 (de) Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben
DE69737880T2 (de) Oberflächenbehandlung für mikrobearbeitung
DE112010003311B4 (de) Verfahren zur Herstellung von Silizium-Epitaxiewafern
DE102016117921A1 (de) Verfahren zum Spalten von Halbleiterbauelementen und Halbleiterbauelement
DE102004053307B4 (de) Mehrschichtenstruktur umfassend ein Substrat und eine darauf heteroepitaktisch abgeschiedene Schicht aus Silicium und Germanium und ein Verfahren zu deren Herstellung
EP1683897A1 (de) Halbleiterscheibe mit einer Halbleiterschicht und einer darunter liegenden elektrisch isolierenden Schicht sowie Verfahren zu deren Herstellung
US20170103900A1 (en) Method for forming wafer
DE102017100054A1 (de) Soi substrat und herstellungsverfahren hierfür
DE102013213839A1 (de) Verfahren zur Herstellung einer hochdotierten Halbleiterscheibe
DE102018125151A1 (de) Halbleiterstruktur einschliesslich isolierungen und verfahren zum herstellen derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final