DE112010003311B4 - Verfahren zur Herstellung von Silizium-Epitaxiewafern - Google Patents

Verfahren zur Herstellung von Silizium-Epitaxiewafern Download PDF

Info

Publication number
DE112010003311B4
DE112010003311B4 DE112010003311.0T DE112010003311T DE112010003311B4 DE 112010003311 B4 DE112010003311 B4 DE 112010003311B4 DE 112010003311 T DE112010003311 T DE 112010003311T DE 112010003311 B4 DE112010003311 B4 DE 112010003311B4
Authority
DE
Germany
Prior art keywords
silicon
wafer
epitaxial
heat treatment
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112010003311.0T
Other languages
English (en)
Other versions
DE112010003311T5 (de
Inventor
Hisashi Kashino
Masanori Mayusumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of DE112010003311T5 publication Critical patent/DE112010003311T5/de
Application granted granted Critical
Publication of DE112010003311B4 publication Critical patent/DE112010003311B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Verfahren zur Herstellung eines Silizium-Epitaxiewafers durch Bilden einer Epitaxieschicht auf einer Oberfläche eines Siliziumwafers, der durch Aufschneiden eines Silizium-Einkristalls erhalten wurde, wobei das Verfahren zumindest umfasst: Erhalten des Siliziumwafers durch Aufschneiden des Silizium-Einkristalls, der mit Arsen derart dotiert ist, dass sein Widerstand 1,0 bis 1,7 mΩcm beträgt; Durchführen einer Wärmebehandlung auf dem erhaltenen Siliziumwafer bei einer Temperatur von 850 bis 1200°C, um Vertiefungen zu produzieren; Entfernen der produzierten Vertiefungen durch Hochglanzpolieren des der Wärmebehandlung unterzogenen Siliziumwafers; und Bilden der Epitaxieschicht auf der hochglanzpolierten Oberfläche des Siliziumwafers.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Silizium-Epitaxiewafers, bei dem eine Epitaxieschicht auf einer Oberfläche eines Siliziumwafers gebildet wird.
  • STAND DER TECHNIK
  • Bei den meisten Verfahren zur Herstellung von elektronischen Halbleiterteilen werden Silizium-Einkristalle als Ausgangsmaterialien mittels des so genannten Czochralski(CZ)-Verfahrens und dergleichen produziert. Zum Beispiel wird beim CZ-Verfahren ein Kristall durch langsames Ziehen eines Impf-Einkristalls gezüchtet, nachdem der Impf-Einkristall in eine Siliziumschmelze eingetaucht wurde.
  • Ein Silizium-Epitaxiewafer kann zum Beispiel durch Züchten einer Epitaxieschicht auf einem Siliziumwafer hergestellt werden, der durch Aufschneiden des gezüchteten Silizium-Einkristalls produziert wird.
  • Es wird hier ein Beispiel für ein herkömmliches Verfahren zur Herstellung des Silizium-Epitaxiewafers beschrieben.
  • Ein Silizium-Einkristallblock wird im Allgemeinen mittels des Czochralski(CZ)-Verfahrens oder des Zonenzieh(FZ)-Verfahrens gezüchtet. Der gezüchtete Silizium-Einkristallblock wird dann geschnitten und abgerundet, um den Gesamtdurchmessern zu entsprechen (d. h. ein Rundschleifverfahren). Als Nächstes wird dieser Silizium-Einkristallblock in Siliziumwafer aufgeschnitten (d. h. ein Aufschneideverfahren). Der aufgeschnittene Wafer wird abgefast, um den Umfangsrand zu entschärfen (d. h. ein Anschrägverfahren). Mechanisches Polieren wird dann durchgeführt, um die Rauigkeit der Siliziumwaferoberfläche zu glätten, um die Ebenheit zu verbessern und um Kratzer auf der Oberfläche so weit wie möglich zu reduzieren (d. h. ein Läppverfahren; der Wafer wird nun als geläppter Wafer bezeichnet). Eine beschädigte Schicht, die auf einer Oberflächenschicht des Siliziumwafers während des mechanischen Polierens gebildet wird, wird durch Ätzen mit einer Mischsäure entfernt (d. h. ein Ätzverfahren; der Wafer wird nun als geätzter Wafer bezeichnet).
  • Als Nächstes wird eine Wärmebehandlung mit Donor-Annihilation durchgeführt, um die Sauerstoffdonor zu annihilieren, und es wird ein Schutzfilm zur Verhinderung einer Autodotierung (ein vor Dotiermittelverdampfung schützender Film), den ein Wafer mit einem niedrigen Widerstand im Allgemeinen benötigt, auf der Rückseite des Wafers gebildet. Danach wird eine Hochglanzpolierung durchgeführt (d. h. ein Hochglanzpolierverfahren; der Wafer wird nun als polierter Wafer bezeichnet). Bei der Hochglanzpolierung wird die Waferoberfläche, die Kratzer aufweist, welche durch das mechanische Polieren nicht beseitigt werden können, mechanisch und chemisch auf Hochglanz poliert (chemisch-mechanisches Polieren; CMP). Es wird ein Verfahren zum Bilden der Epitaxieschicht auf der Oberfläche des polierten Siliziumwafers durchgeführt und der Silizium-Epitaxiewafer wird durch diese Verfahren hergestellt.
  • Das obige Verfahren zur Herstellung eines Silizium-Epitaxiewafers wird zum Beispiel im Patentdokument 1 beschrieben.
  • Die DE 11 2008 001 913 T5 betrifft eine Halbleitereinkristallproduktionsvorrichtung. Dieser Druckschrift ist ein Verfahren zur Herstellung eines Silizium-Halbleitereinkristall-Wafers entnehmbar, bei dem eine Arsen-Dotierung vorgesehen ist, um den Widerstand zu verkleinern.
  • Die US 2003/0186028 A1 offenbart allgemein ein Verfahren zur Herstellung eines Epitaxiewafers.
  • Unter den Silizium-Einkristallen als Ausgangsmaterialien des Siliziumwafers zur Verwendung für das obige Epitaxiewachstum ist ein Einkristall mit einem sehr niedrigen Widerstand, der mit einer großen Menge an Arsen oder Phosphor dotiert ist, für einige Leistungsgeräte, wie beispielsweise einen MOSFET, erforderlich. Die Dotierung wird durchgeführt, um den Schaltwiderstand zu verringern. Insbesondere ist ein Kristall mit einem sehr niedrigen Widerstand, der mit Arsen dotiert ist, welches durch thermische Diffusion weniger als Phosphor beeinträchtigt wird, für ein Bauteilverfahren, bei dem eine Wärmebehandlung bei hoher Temperatur durchgeführt wird, dringend erforderlich.
  • Weiterer relevanter Stand der Technik ist mit der JP 2003-59933 A gegeben.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • TECHNISCHES PROBLEM
  • Bei der Herstellung des Silizium-Epitaxiewafers unter herkömmlichen Verfahrensbedingungen kann allerdings eine große Zahl von Stapelfehlern (SF) in der gezüchteten Epitaxieschicht erzeugt werden, wenn der mit Arsen dotierte Kristall mit sehr niedrigem Widerstand für einen Siliziumwafer zur Verwendung beim Epitaxiewachstum verwendet wird. Dies verschlechtert die Bauteilmerkmale.
  • Die vorliegende Erfindung wurde im Hinblick auf die oben beschriebenen Probleme erzielt, und ihre Aufgabe ist es, ein Verfahren zur Herstellung eines Silizium-Epitaxiewafers zur Verfügung zu stellen, bei dem die Erzeugung des Stapelfehlers während des Züchtens der Epitaxieschicht auf einem mit Arsen dotierten Wafer mit sehr niedrigem Widerstand ohne weiteres verhindert werden kann.
  • LÖSUNG DES PROBLEMS
  • Um diese Aufgabe zu erzielen, sieht die vorliegende Erfindung ein Verfahren zur Herstellung eines Silizium-Epitaxiewafers durch Bildung einer Epitaxieschicht auf einer Oberfläche eines Siliziumwafers vor, der durch Aufschneiden eines Silizium-Einkristalls erhalten wird, wobei das Verfahren zumindest umfasst: Erhalten des Siliziumwafers durch Aufschneiden des Silizium-Einkristalls, der derart mit Arsen dotiert ist, dass sein Widerstand 1,0 bis 1,7 mΩcm beträgt; Durchführen einer Wärmebehandlung auf dem erhaltenen Siliziumwafer bei einer Temperatur von 850 bis 1200°C, um Vertiefungen zu erzeugen; Entfernen der erzeugten Vertiefungen durch Hochglanzpolierung des der Wärmebehandlung unterzogenen Siliziumwafers; und Bilden der Epitaxieschicht auf der hochglanzpolierten Oberfläche des Siliziumwafers.
  • Wenn die Wärmebehandlung bei einer Temperatur von 850 bis 1200°C auf dem Siliziumwafer durchgeführt wird, der durch Aufschneiden des Silizium-Einkristalls erhalten wird, der derart mit Arsen dotiert ist, dass sein Widerstand 1,0 bis 1,7 mΩcm beträgt, können die Vertiefungen produziert werden, indem die Vertiefungen im Inneren des Siliziumwafers zur Waferoberfläche verlagert werden. Diese produzierten Vertiefungen können wirksam durch Hochglanzpolieren des der Wärmebehandlung unterzogen Siliziumwafers beseitigt werden. Beim Verfahren zum Bilden der Epitaxieschicht auf dem Siliziumwafer, bei dem die Vertiefungen beseitigt wurden, wird auf der Waferoberfläche selbst bei einer hohen Temperatur während oder vor dem Bilden der Epitaxieschicht keine neue Vertiefung produziert. Die Erzeugung des Stapelfehlers in der Epitaxieschicht kann demgemäß wirksam und sicher verhindert werden.
  • Gemäß dem obigen Verfahren zur Herstellung eines Silizium-Epitaxiewafers der vorliegenden Erfindung kann die Epitaxieschicht, bei der im Wesentlichen kein Stapelfehler erzeugt wird, ohne weiteres auf dem Siliziumwafer mit niedrigem Widerstand, der mit Arsen dotiert ist, gebildet werden, und so kann ein qualitativ hochwertiger Silizium-Epitaxiewafer hergestellt werden.
  • Bei dem Verfahren beträgt die Poliermaterialabnahme vorzugsweise 1 bis 10 μm beim Hochglanzpolieren des einer Wärmebehandlung unterzogenen Siliziumwafers.
  • Wenn das Hochglanzpolieren mit der obigen Poliermaterialabnahme durchgeführt wird, können die produzierten Vertiefungen nicht nur von der Waferoberfläche sondern auch von einer Oberflächenschicht beseitigt werden. Die Erzeugung von neuen Vertiefungen in der Waferoberfläche kann während des Epitaxiewachstums sicher verhindert werden.
  • VORTEILHAFTE WIRKUNGEN DER ERFINDUNG
  • Gemäß dem oben beschriebenen Verfahren zur Herstellung eines Silizium-Epitaxiewafers der vorliegenden Erfindung kann die Epitaxieschicht, bei der im Wesentlichen kein Stapelfehler erzeugt wird, ohne weiteres auf dem Siliziumwafer mit sehr niedrigem Widerstand, der mit Arsen dotiert ist, gebildet werden, und so kann ein qualitativ hochwertiger Silizium-Epitaxiewafer hergestellt werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Flussdiagramm, das eine Ausführungsform des Verfahrens zur Herstellung eines Silizium-Epitaxiewafers der vorliegenden Erfindung zeigt;
  • 2 ist eine Kurvendarstellung, die das Verhältnis zwischen dem Widerstand eines Wafers zur Verwendung beim Epitaxieschichtwachstum und der Zahl der in der Epitaxieschicht erzeugten Stapelfehler zeigt;
  • 3 sind Beobachtungsansichten, die die Verteilung der Stapelfehler zeigen, die in jeweiligen Silizium-Epitaxiewafern erzeugt werden, die im Beispiel 1 und Vergleichsbeispiel 1 hergestellt werden, wobei (b) und (c) das Beispiel 1 zeigen und (a) das Vergleichsbeispiel 1 repräsentiert;
  • 4 sind Beobachtungsansichten, die die Verteilung der Vertiefungen zeigen, die in der Oberfläche der jeweiligen Siliziumwafer zur Verwendung beim Epitaxieschichtwachstum produziert werden, welche im Beispiel 2 und Vergleichsbeispiel 2 produziert wird, und
  • 5 ist eine Kurvendarstellung, die die Widerstandsaufzeichnung der Wafer zeigt, die durch Aufschneiden des mit Arsen dotierten Kristalls erhalten werden.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • In der Vergangenheit wurde keine große Zahl von Stapelfehlers beim Wachstum der Epitaxieschicht auf einem mit Arsen dotierten Siliziumwafer (zum Beispiel mit einem Widerstand von 1,8 bis 6,0 mΩcm) erzeugt. Allerdings ist die Erzeugung des Stapelfehlers in der Epitaxieschicht zu einem Problem geworden, da der Widerstand des mit Arsen dotierten Siliziumwafers gering geworden ist.
  • Die vorliegenden Erfinder haben intensiv Untersuchungen im Hinblick auf dieses Problem durchgeführt und das Verhältnis zwischen dem Widerstand des Siliziumwafers zur Verwendung beim Epitaxiewachstum und der Zahl der in der Epitaxieschicht erzeugten Stapelfehler erforscht. Das Ergebnis der Erforschung ist in 2 gezeigt. Wie in 2 gezeigt ist, haben die vorliegenden Erfinder folgendes festgestellt. Die Zahl der Stapelfehler beginnt, ab einem Substratwiderstand von 1,7 mΩcm zu steigen. Im Fall eines Substratwiderstands von 1,65 mΩcm oder weniger steigt die Zahl der Stapelfehler stark an. Die untere Grenze des Widerstands des mit Arsen dotierten Kristalls mit niedrigem Widerstand ist 1,0 mΩcm. 5 zeigt die Widerstandsaufzeichnung der Wafer, die durch Aufschneiden von mit Arsen dotierten Kristallen erhalten werden. Die vertikale Achse in 5 stellt die Zahl der Kristallblöcke dar. Wie in 5 gezeigt ist, ist es schwer, einen Wafer mit einem Widerstand von 1,0 mΩcm zu produzieren. Ein mit Arsen dotierter Siliziumwafer mit einem Widerstand von weniger als 1,0 mΩcm lässt sich nicht produzieren.
  • Die vorliegenden Erfinder haben weiter Untersuchungen durchgeführt und folgendes festgestellt. Auf der Oberfläche des Siliziumwafers werden bei hoher Temperatur während oder vor dem Wachstum der Epitaxieschicht Vertiefungen erzeugt. Diese Vertiefungen verursachen die Erzeugung der Stapelfehler. Die Erzeugung der Stapelfehler in der Epitaxieschicht ist demgemäß ein spezielles Problem, das hervorgerufen wird, wenn die Epitaxieschicht auf dem Siliziumwafer wachsen gelassen wird, der vom mit Arsen in hoher Konzentration dotierten Silizium-Einkristall mit einem Widerstand von 1,7 mΩcm oder weniger erhalten wird.
  • Aus den Ergebnissen der Wärmebehandlungen auf dem Siliziumwafer bei unterschiedlichen Temperaturbedingungen im Bereich von 650 bis 1300°C haben die vorliegenden Erfinder folgende Feststellung gemacht, durch die die vorliegende Erfindung zum Abschluss gebracht wurde. Die Vertiefungen können durch eine Wärmebehandlung bei einer Temperatur von 850°C oder mehr zur Waferoberfläche oder nahe der Oberfläche verlagert werden. Demgegenüber wird durch die Wärmebehandlung bei einer Temperatur von über 1200°C eine Gleitverlagerung erzeugt. Wenn die Vertiefungen durch ein anschließendes Hochglanzpolierverfahren beseitigt werden, wird während des späteren Epitaxiewachstums keine neue Vertiefung in der Waferoberfläche produziert, und es ist möglich, die Erzeugung von Stapelfehlern zu verhindern.
  • Nachfolgend wird eine Ausführungsform des Verfahrens zur Herstellung eines Silizium-Epitaxiewafers der vorliegenden Erfindung ausführlich mit Bezug auf die Zeichnungen beschrieben, wobei die vorliegende Erfindung allerdings nicht darauf beschränkt ist.
  • 1 ist ein Flussdiagramm, das eine Ausführungsform des Verfahrens zur Herstellung eines Silizium-Epitaxiewafers der vorliegenden Erfindung zeigt.
  • Das Verfahren zur Herstellung eines Silizium-Epitaxiewafers der vorliegenden Erfindung ist ein Verfahren zur Herstellung eines Silizium-Epitaxiewafers durch Bildung einer Epitaxieschicht auf einer Oberfläche eines Siliziumwafers, der durch Aufschneiden eines Silizium-Einkristalls erhalten wurde, zumindest umfassend: Erhalten des Siliziumwafers durch Aufschneiden des Silizium-Einkristalls, der derart mit Arsen dotiert ist, dass sein Widerstand 1,0 bis 1,7 mΩcm und insbesondere 1,0 bis 1,65 mΩcm beträgt; Durchführen einer Wärmebehandlung auf dem erhaltenen Siliziumwafer bei einer Temperatur von 850 bis 1200°C, um Vertiefungen zu erzeugen; Entfernen der erzeugten Vertiefungen durch Hochglanzpolieren des Siliziumwafers nach der Wärmebehandlung; und Bilden der Epitaxieschicht auf der hochglanzpolierten Oberfläche des Siliziumwafers.
  • Wenn die Wärmebehandlung bei einer Temperatur von 850 bis 1200°C auf dem Siliziumwafer durchgeführt wird, der durch Aufschneiden des mit Arsen dotierten Silizium-Einkristalls mit dem obigen Widerstand erhalten wird, können die Vertiefungen in der Waferoberfläche dadurch produziert werden, dass sie vom Inneren des Siliziumwafers verlagert werden. Diese produzierten Vertiefungen können wirksam durch Hochglanzpolieren des Siliziumwafers nach der Wärmebehandlung beseitigt werden. Bei dem Verfahren zum Bilden der Epitaxieschicht auf der Waferoberfläche, bei der die Vertiefungen beseitigt wurden, wird im Wesentlichen keine neue Vertiefung in der Waferoberfläche produziert, selbst bei einer hohen Temperatur während oder vor der Bildung der Epitaxieschicht. Als Ergebnis kann die Erzeugung des Stapelfehlers, der durch die Vertiefung in der Epitaxieschicht verursacht wird, wirksam und sicher verhindert werden.
  • Bei der Wärmebehandlung zum Produzieren der Vertiefungen sind die anderen Bedingungen mit Ausnahme der Temperatur nicht besonders beschränkt. Zum Beispiel kann die Wärmebehandlung in einer Atmosphäre aus einem N2-Gas, einem H2-Gas und so weiter durchgeführt werden. Die Wärmebehandlungszeit beträgt vorzugsweise 20 Minuten oder mehr und besonders bevorzugt 60 Minuten oder mehr. Diese Wärmebehandlungszeit stellt die Verlagerung der Vertiefungen zur Waferoberfläche sicher und ermöglicht ein wirksames Beseitigen der Vertiefungen.
  • Bei dem Verfahren kann das Hochglanzpolieren zum Entfernen der produzierten Vertiefungen beispielsweise Polieren mittels CMP sein. Das Polieren wird vorzugsweise mit einer Poliermaterialabnahme von 1 bis 10 μm durchgeführt.
  • Wenn das Hochglanzpolieren mit der obigen Poliermaterialabnahme durchgeführt wird, können die produzierten Vertiefungen nicht nur von der Waferoberfläche sondern auch von der Oberflächenschicht beseitigt werden. Im Ergebnis kann die Erzeugung einer neuen Vertiefung in der Waferoberfläche sicher während der Bildung der Epitaxieschicht verhindert werden. Die produzierten Vertiefungen können durch Ätzen vor dem Polieren beseitigt wird, d. h. durch eine Kombination aus Polieren und Ätzen. In diesem Fall beträgt die Summe der Poliermaterialabnahme und der Ätzabnahme vorzugsweise 1 bis 10 μm.
  • Bei dem Verfahren zur Herstellung eines Silizium-Epitaxiewafers der vorliegenden Erfindung muss die Wärmebehandlung der vorliegenden Erfindung zum Produzieren der Vertiefungen, das Hochglanzpolieren zum Beseitigen der Vertiefungen und das Epitaxiewachstum in dieser Reihenfolge durchgeführt werden. Zwischen jedem dieser Verfahren und dem nächsten können auch die anderen Verfahren durchgeführt werden.
  • Die Ausführungsform des Verfahrens zur Herstellung eines Silizium-Epitaxiewafers der vorliegenden Erfindung, wie in 1 gezeigt, wird nachfolgend ausführlicher beschrieben.
  • In der vorliegenden Erfindung wird der Silizium-Einkristall zum Beispiel mittels des CZ-Verfahrens gezüchtet (siehe 1(a)). Während des Züchtens wird der Widerstand des Silizium-Einkristalls so kontrolliert, dass er durch Dotierung mit Arsen in hoher Konzentration 1,0 bis 1,7 mΩcm beträgt.
  • Als Nächstes wird beispielsweise das Rundschleifverfahren am gezüchteten Silizium-Einkristall durchgeführt. Der Silizium-Einkristall wird dann mit einer Drahtsäge in Wafer aufgeschnitten (1(b)), und der Siliziumwafer wird dadurch erhalten. Als Nächstes wird der Siliziumwafer durch Kantenschliff abgefast (1(c)), geläppt (1(d)) und geätzt (1(e)).
  • Der durch diese Verfahren erhaltene Siliziumwafer wird der Wärmebehandlung der vorliegenden Erfindung bei einer Temperatur von 850 bis 1200°C unterzogen, um die Vertiefungen zu produzieren (1(f)).
  • Als Nächstes wird ein schützender Oxidfilm zum Verhindern einer Autodotierung auf der Rückseite gebildet (1(g)), und die durch die obige Wärmebehandlung produzierten Vertiefungen werden durch Hochglanzpolieren der Waferoberfläche entfernt (1(h)).
  • Danach wird der Siliziumwafer in eine Reaktionskammer zum Epitaxiewachstum eingeführt, und die Temperatur des Inneren der Reaktionskammer wird für ein Wasserstoff-Einbrennverfahren auf 100 bis 1200°C erwärmt. Mit dem Wasserstoff-Einbrennverfahren werden ein natürlicher Oxidfilm und Teilchen auf der Siliziumwaferoberfläche entfernt und die Oberfläche wird gereinigt (1(i)). Ein allgemein verwendetes Materialgas, wie beispielsweise SiCl4, SiHCl3, SiH2Cl2 und SiH4 wird dann in die Reaktionskammer eingeleitet und die Epitaxieschicht, die eine gewünschte Dicke aufweist, wird gebildet (1(j)).
  • Wenn das Verfahren zur Herstellung eines Silizium-Epitaxiewafers der vorliegenden Erfindung durch die obigen Verfahren ausgeführt wird, kann der Silizium-Epitaxiewafer, bei dem in der Epitaxieschicht kein Stapelfehler gebildet wird, wirksam mit einfachen Verfahren hergestellt werden.
  • Die oben beschriebenen Verfahren sind nicht besonders beschränkt. Bisher bekannte Techniken können für die Verfahren verwendet werden. Zwischen jedem der Verfahren und dem nächsten kann auch das andere Verfahren, wie beispielsweise ein Ätzverfahren, durchgeführt werden.
  • BEISPIEL
  • Die vorliegende Erfindung wird nachfolgend ausführlicher mit Bezug auf die Beispiele und Vergleichsbeispiele beschrieben, wobei die vorliegende Erfindung allerdings nicht darauf beschränkt ist.
  • (Beispiel 1)
  • Ein mit Arsen dotierter Kristall mit einem Durchmesser von 150 mm (6 Zoll) und einem Widerstand von 1,5 mΩcm wurde mittels des CZ-Verfahrens gezogen. Der Kristall wurde mit einer Drahtsäge in Wafer aufgeschnitten, und die Wafer wurden einem Kantenschliff-, Läpp- und Ätzverfahren unterworfen. Zwei Wafer wurden dann der Wärmebehandlung unter jeweiligen Bedingungen von 850°C und 1190°C in einer Stickstoffatmosphäre für 20 Minuten unterzogen, um die Vertiefungen zu produzieren. Als Nächstes wurde dann ein Oxidfilm mit einer Dicke von ungefähr 500 nm unter Verwendung von SiH4- und O2-Gasen mittels einer Atmosphärendruck-CVD-Vorrichtung als schützender Oxidfilm auf der Rückseite gebildet. Danach wurde die Vorderseite jedes dieser Siliziumwafer hochglanzpoliert, um die Vertiefungen zu beseitigen. Zu dieser Zeit betrug die Poliermaterialabnahme 5 μm.
  • Dann wurden die Siliziumwafer zum Epitaxiewachstum jeweils in eine Reaktionskammer eingeführt. SiHCl3 wurde als Materialgas zusammen mit einem Wasserstoffträgergas zugeführt, und eine Silizium-Epitaxieschicht wurde gebildet.
  • 3 zeigen jeweilige Beobachtungsansichten der Verteilung der Stapelfehler, die in jeder Epitaxieschicht der wie oben beschrieben hergestellten Silizium-Epitaxiewafer erzeugt werden. 3(b) zeigt die Verteilung im Fall einer Wärmebehandlung bei 850°C. 3(c) zeigt die Verteilung im Fall der Wärmebehandlung bei 1190°C. Wie in 3(b) und 3(c) gezeigt ist, wurde bestätigt, dass kein Stapelfehler erzeugt wurde und die gebildete Epitaxieschicht eine gute Qualität besaß.
  • (Vergleichsbeispiel 1)
  • Ein Silizium-Epitaxiewafer wurde wie im Beispiel 1 hergestellt mit der Ausnahme, dass anstelle des Durchführens der Wärmebehandlung der vorliegenden Erfindung eine normale Wärmebehandlung mit Donor-Annihilation bei 650°C in einer Stickstoffatmosphäre für 20 Minuten stattfand.
  • 3(a) zeigt eine Beobachtungsansicht der Verteilung der Stapelfehler, die in der Epitaxieschicht des wie oben beschrieben hergestellten Silizium-Epitaxiewafers erzeugt werden. Wie in 3(a) gezeigt ist, wurde eine große Zahl von Stapelfehlern aufgrund der Vertiefungen erzeugt, die vor dem Epitaxiezüchten in dem Siliziumwafer erzeugt wurden.
  • (Beispiel 2, Vergleichsbeispiel 2)
  • Ein mit Arsen dotierter Kristall, der einen Durchmesser von 150 mm (6 Zoll) und einen Widerstand von 1,5 mΩcm hatte, wurde mittels des CZ-Verfahrens gezogen. Der Kristall wurde mit einer Drahtsäge in Wafer aufgeschnitten, und die Wafer wurden einem Kantenschliff-, Läpp- und Ätzverfahren unterworfen. Die Wafer wurden der Wärmebehandlung in einer Wasserstoffatmosphäre unterzogen. Zu dieser Zeit wurden sechs Siliziumwafer zur Verwendung beim Epitaxiewachstum unter jeweiligen unterschiedlichen Bedingungen der Wärmebehandlungstemperatur und -zeit produziert. 4 zeigen jeweilige Beobachtungsansichten der Vertiefungen, die jeweils zum Kern des Stapelfehlers in der Siliziumwaferoberfläche wurden.
  • Wie in 4 gezeigt ist, kann folgendes bestätigt werden. Die Vertiefungen konnten im Fall einer Wärmebehandlung bei 850°C oder mehr zur Waferoberfläche verlagert werden (Beispiel 2). Im Fall der Wärmebehandlung bei 850°C für 10 Minuten wurde eine kleine Zahl der Vertiefungen in der Waferoberfläche produziert. Allerdings wurden alle Vertiefungen in die Nähe der Waferoberflächenschicht verlagert, in der die Vertiefungen ausreichend durch Hochglanzpolieren beseitigt werden können.
  • In einem anderen Fall wurden bei einer Temperatur von 850°C die Vertiefungen ausreichend nahe zur Waferoberfläche verlagert, indem die Wärmebehandlung für 20 Minuten oder länger durchgeführt wurde, und demgemäß wurde im Wesentlichen kein Stapelfehler während des späteren Epitaxiewachstums erzeugt. Darüber hinaus wurde, wie in 4 gezeigt ist, eine große Zahl der Vertiefungen zur Waferoberfläche verlagert, indem die Wärmebehandlung für 60 Minuten oder länger durchgeführt wurde, und die Vertiefungen wurden leichter beseitigt.
  • Demgegenüber wurde im Fall einer Wärmebehandlung bei einer Temperatur von unter 850°C (Vergleichsbeispiel 2) im Wesentlichen keine Vertiefung produziert. Wenn die Epitaxieschicht in diesem Fall auf dem Wafer gebildet wurde, wurden während des Epitaxiewachstums neue Vertiefungen erzeugt und demgemäß wurden die Stapelfehler erzeugt.

Claims (2)

  1. Verfahren zur Herstellung eines Silizium-Epitaxiewafers durch Bilden einer Epitaxieschicht auf einer Oberfläche eines Siliziumwafers, der durch Aufschneiden eines Silizium-Einkristalls erhalten wurde, wobei das Verfahren zumindest umfasst: Erhalten des Siliziumwafers durch Aufschneiden des Silizium-Einkristalls, der mit Arsen derart dotiert ist, dass sein Widerstand 1,0 bis 1,7 mΩcm beträgt; Durchführen einer Wärmebehandlung auf dem erhaltenen Siliziumwafer bei einer Temperatur von 850 bis 1200°C, um Vertiefungen zu produzieren; Entfernen der produzierten Vertiefungen durch Hochglanzpolieren des der Wärmebehandlung unterzogenen Siliziumwafers; und Bilden der Epitaxieschicht auf der hochglanzpolierten Oberfläche des Siliziumwafers.
  2. Verfahren zur Herstellung eines Silizium-Epitaxiewafers nach Anspruch 1, wobei eine Poliermaterialabnahme beim Hochglanzpolieren des der Wärmebehandlung unterzogenen Siliziumwafers 1 bis 10 μm beträgt.
DE112010003311.0T 2009-08-19 2010-07-27 Verfahren zur Herstellung von Silizium-Epitaxiewafern Active DE112010003311B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009190460A JP5338559B2 (ja) 2009-08-19 2009-08-19 シリコンエピタキシャルウェーハの製造方法
JP2009-190460 2009-08-19
PCT/JP2010/004755 WO2011021349A1 (ja) 2009-08-19 2010-07-27 シリコンエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
DE112010003311T5 DE112010003311T5 (de) 2012-06-21
DE112010003311B4 true DE112010003311B4 (de) 2017-01-05

Family

ID=43606810

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010003311.0T Active DE112010003311B4 (de) 2009-08-19 2010-07-27 Verfahren zur Herstellung von Silizium-Epitaxiewafern

Country Status (4)

Country Link
JP (1) JP5338559B2 (de)
CN (1) CN102498545B (de)
DE (1) DE112010003311B4 (de)
WO (1) WO2011021349A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5803722B2 (ja) * 2012-02-14 2015-11-04 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP6261388B2 (ja) * 2014-03-05 2018-01-17 信越半導体株式会社 半導体エピタキシャルウェーハの製造方法
CN114606567B (zh) * 2017-04-25 2024-10-01 胜高股份有限公司 n型单晶硅的制造方法、n型单晶硅的锭、硅晶片及外延硅晶片
US11598023B2 (en) 2020-06-29 2023-03-07 Sumco Corporation Low resistivity wafer and method of manufacturing thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030186028A1 (en) * 1999-08-13 2003-10-02 Wacker Siltronic Gesellschaft Fur Hableitermaterialien Ag Epitaxially coated semiconductor wafer and process for producing it
DE112008001913T5 (de) * 2007-08-02 2010-06-17 SUMCO TECHXIV CORP., Omura-shi Halbleitereinkristallproduktionsvorrichtung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03242926A (ja) * 1990-02-21 1991-10-29 Kawasaki Steel Corp 半導体装置の製造方法
JP2002231634A (ja) * 2001-01-30 2002-08-16 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP2003059933A (ja) 2001-08-15 2003-02-28 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ
JP2003124219A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
JP4817078B2 (ja) * 2002-11-11 2011-11-16 株式会社Ｓｕｍｃｏ シリコンウェーハ
JP4164816B2 (ja) * 2004-02-27 2008-10-15 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP4442446B2 (ja) * 2005-01-27 2010-03-31 信越半導体株式会社 選択エッチング方法
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
CN100449692C (zh) * 2007-04-11 2009-01-07 河北普兴电子科技股份有限公司 一种重掺砷衬底的硅外延方法
JP5609025B2 (ja) * 2009-06-29 2014-10-22 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP5533869B2 (ja) * 2009-07-16 2014-06-25 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハとその製造方法
JP5212343B2 (ja) * 2009-12-08 2013-06-19 新日鐵住金株式会社 炭化珪素単結晶インゴット、これから得られる基板及びエピタキシャルウェハ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030186028A1 (en) * 1999-08-13 2003-10-02 Wacker Siltronic Gesellschaft Fur Hableitermaterialien Ag Epitaxially coated semiconductor wafer and process for producing it
DE112008001913T5 (de) * 2007-08-02 2010-06-17 SUMCO TECHXIV CORP., Omura-shi Halbleitereinkristallproduktionsvorrichtung

Also Published As

Publication number Publication date
JP2011044505A (ja) 2011-03-03
CN102498545A (zh) 2012-06-13
DE112010003311T5 (de) 2012-06-21
CN102498545B (zh) 2014-11-05
WO2011021349A1 (ja) 2011-02-24
JP5338559B2 (ja) 2013-11-13

Similar Documents

Publication Publication Date Title
DE19609107B4 (de) Verfahren zum Herstellen von Siliziumwafern
DE69431385T2 (de) Verfahren zur Herstellung von Silizium-Halbleiterplättchen
EP1160360B1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE102006055038B4 (de) Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE112013006661B4 (de) Verfahren zum Herstellen eines SIC-Epitaxialwafers
DE69900481T2 (de) Verfahren zur Herstellung eines einkristallinen Siliciumwafers und durch das Verfahren hergestellte einkristalline Siliciumwafer
DE112014006165B4 (de) Verfahren zur Herstellung eines Silicium-Wafers
DE112014007334B3 (de) Sauerstoffpräzipitation in stark dotierten Siliciumwafern, geschnitten aus nach dem Czochralski-Verfahren gezüchteten Ingots
DE112012000306B4 (de) Verfahren zum Herstellen eines Silizium-Einkristallwafers
DE112016002091B4 (de) Silicium-Epitaxie-Wafer und Verfahren zu dessen Herstellung
DE112014001496T5 (de) Verfahren zum Polieren eines Siliziumwafers und Verfahren zur Herstellung eines Epitaxiewafers
DE102016115436A1 (de) Verfahren zum Züchten von monokristallinem Silizium und einem daraus hergestellten monokristallinen Siliziumingot
DE102008022747A1 (de) Silicium-Einkristall-Wafer und Verfahren zur Herstellung
DE112012000777T5 (de) Silizium-Einkristall-Wafer
DE112014006413T5 (de) Herstellungsverfahren für epitaktischen Siliciumwafer und epitaktischer Siliciumwafer
DE112010003311B4 (de) Verfahren zur Herstellung von Silizium-Epitaxiewafern
DE112012004731T5 (de) Verfahren zum Evaluieren von Silizium-Einkristall und Verfahren zum Herstellen von Silizium-Einkristall
DE102015224983A1 (de) Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE112022002288T5 (de) Kristallziehvorrichtung und verfahren zum ziehen von einkristall-siliziumblöcken und einkristall-siliziumblöcke
DE112015000282B4 (de) Verfahren für die Wärmebehandlung von Siliziumeinkristall-Wafern
EP3248215A1 (de) Epitaktisch beschichtete halbleiterscheibe und verfahren zur herstellung einer epitakisch beschichteten halbleiterscheibe
DE10393440T5 (de) Verfahren zum Behandeln von Halbleitermaterial
DE112010002747B4 (de) Verfahren zur Herstellung eines Siliziumepitaxialwafers
DE102005039116B4 (de) Verfahren zur Erzeugung eines Siliziumwafers
DE112010002935T5 (de) Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
R163 Identified publications notified
R083 Amendment of/additions to inventor(s)
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20150429

R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final