JP4442446B2 - 選択エッチング方法 - Google Patents

選択エッチング方法 Download PDF

Info

Publication number
JP4442446B2
JP4442446B2 JP2005020094A JP2005020094A JP4442446B2 JP 4442446 B2 JP4442446 B2 JP 4442446B2 JP 2005020094 A JP2005020094 A JP 2005020094A JP 2005020094 A JP2005020094 A JP 2005020094A JP 4442446 B2 JP4442446 B2 JP 4442446B2
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
crystal substrate
substrate
bmd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005020094A
Other languages
English (en)
Other versions
JP2006206374A (ja
Inventor
史高 久米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2005020094A priority Critical patent/JP4442446B2/ja
Priority to PCT/JP2006/300928 priority patent/WO2006080264A1/ja
Priority to US11/795,876 priority patent/US7811464B2/en
Priority to EP06712144A priority patent/EP1852905B1/en
Priority to KR1020077017076A priority patent/KR101156723B1/ko
Publication of JP2006206374A publication Critical patent/JP2006206374A/ja
Application granted granted Critical
Publication of JP4442446B2 publication Critical patent/JP4442446B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08Etching
    • C30B33/10Etching in solutions or melts

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Weting (AREA)

Description

本発明は、例えばチョクラルスキー法から作製したシリコン単結晶基板の選択エッチング方法及びシリコン単結晶基板に関する。
近年、半導体集積回路ではその集積度が著しく向上し、性能・信頼性・歩留まりが高い集積回路を得るためには、機械的な精度だけでなく、電気的な特性についてもより優れていることが要請されるようになってきている。それに伴い半導体集積回路等のデバイスを作製するために用いられるシリコン単結晶基板(以下、単に基板ということがある。)の品質に対し、より厳しい条件が課せられるようになり、結晶品質のより優れたシリコン単結晶基板を製造することが求められている。
シリコン単結晶をシリコン等の半導体の多結晶材料から得る方法として、多結晶材料をいったん融解し、種結晶を原料融液から引き上げることによりシリコン単結晶を得るチョクラルスキー法(Czochralski法、以下CZ法と略す。引上げ法ともいう。)がある。このCZ法によって育成されたシリコン単結晶が、スライスされ、ラッピング、面取り、研磨等を施されることにより、シリコン単結晶基板が作製される。このシリコン単結晶基板に高温熱処理を施して基板表面近傍を極力無欠陥化すると、デバイスの品質を向上させることができる。その特徴を最も生かした基板が、表面無欠陥層(Denuded Zone層、DZ層)を持つ基板であり、その優位性はほぼ証明されている。
一方、基板のバルク部には、酸素析出物等からなる内部微小欠陥(Bulk Micro Defects、以下BMDと略す)を高密度に形成することによって、重金属等の不純物を捕獲するゲッタリング能力の増強が求められている。例えば、基板にデバイス形成熱処理を行う際、基板が重金属等の不純物の汚染にさらされる機会ははなはだ多く、その重金属がデバイス動作に悪影響を及ぼすため、それらをデバイス形成領域である表面近傍から除去する必要がある。その要求に応える方法として、ゲッタリング技術がある。
種々のゲッタリング技術の中に、イントリンシックゲッタリング(Intrinsic Gettering)と呼ばれる方法がある(インターナルゲッタリングとも呼ばれる)。
この方法は、析出熱処理を施して素子形成に利用されないシリコン単結晶基板のバルク中にBMDを形成し、当該BMDを重金属等の不純物のゲッターサイトとして利用する方法である。例えば、CZ法によって育成されたシリコン単結晶は製造段階にて不可避的に酸素を含有するが、その酸素濃度の制御は可能であり、目的に応じて種々の酸素濃度を持つシリコン単結晶基板を作製することができる。このようなシリコン単結晶基板に熱処理を行うと、結晶中に含まれている酸素が析出して、基板内部に酸素析出物等からなるBMDが形成される。このBMDの周囲には結晶格子の歪みを少なからず含んでおり、この歪みに重金属等の不純物が捕獲される。
シリコン単結晶基板中への酸素析出物の形成は、p型基板の場合は電気抵抗率が低いほど起こりやすく、n型基板の場合は電気抵抗率が低いほど起こり難い。近年、電気抵抗率が10mΩ・cm(0.01Ω・cm)未満の超低抵抗の基板が多用されるようになり、当該超低抵抗の基板中に形成されるBMD密度制御の重要性が高まってきている。
BMDの評価方法として、赤外線レーザーを基板中に照射し、BMDで散乱した光を観察する赤外散乱トモグラフ法が知られているが、基板の電気抵抗率が低下するほど赤外線の透過率が低下するので、10mΩ・cm未満ではその測定精度がかなり低下する。また、基板の電気抵抗率が5mΩ・cm以下になると、赤外散乱トモグラフ法でBMDの評価をすることが実質的にできなくなる。
結晶欠陥を選択エッチングにより化学的に検出する方法として、Secco液、Sirtl液、Wright液がよく知られている。ただし、これらの選択エッチング液は有害なクロムを含有するため、その廃液処理が問題となる。そこで、クロムを含有しない、いわゆるクロムレスエッチング液が開発されている(特許文献1、特許文献2、及び特許文献3)。
しかしながら、特許文献1及び特許文献2に記載のエッチング液組成では、超低抵抗の基板を選択エッチングしてBMDを検出することは難しい。また、特許文献3に記載のエッチング方法はSOI基板の結晶欠陥評価方法であり、超低抵抗基板の表面を選択エッチングしてBMDを顕在化するための最適化がなされていない。
非特許文献1には、クロムを含まない選択エッチング液として、フッ酸、硝酸、酢酸及び水を成分とするA液〜D液が規定されている。ただし、これらは、電気抵抗率が20mΩ・cmよりも高いシリコン単結晶基板に対しては有効であるが、電気抵抗率が10mΩ・cm未満の超低抵抗のシリコン単結晶基板に対しては選択エッチング性が極めて低く、BMDの評価に適していない。
特開昭59−94828号公報 特開平7−263429号公報 特開2004−235350号公報 JIS H0609:1999
そこで、本発明は、上記問題点に鑑みてなされたものであって、本発明の目的は、従来容易には検出することができなかった電気抵抗率が10mΩ・cm未満である超低抵抗のシリコン単結晶基板の結晶欠陥、特にBMDを、有害なクロムを含有しないクロムレスのエッチング液を用いて選択エッチングすることにより顕在化して評価し、利用することを可能にする、選択エッチング方法及び当該選択エッチング方法を用いることにより初めて有効性が確認できたシリコン単結晶基板を提供することである。
上記目的を達成するために、本発明によれば、容量組成が、0.02以上0.1以下のフッ酸と、0.5以上0.6以下の硝酸と、0.2以上0.25以下の酢酸と、水とを少なくとも含有する選択エッチング液を用いて、電気抵抗率が10mΩ・cm未満のシリコン単結晶基板を0.1μm/minより大きな速度でエッチングし、前記シリコン単結晶基板の表面にBMDを顕在化させることを特徴とする選択エッチング方法が提供される。
このように、電気抵抗率が10mΩ・cm未満である超低抵抗のシリコン単結晶基板の表面をエッチングする際に、酸化剤であり結晶欠陥部分での酸化速度を速める効果を有する硝酸の比率が大きいためエッチングの選択性が高い上記のエッチング液を用いることにより、優れた選択エッチング能力を発揮させることができる。また、エッチング液の容量組成が、0.02以上0.1以下のフッ酸と、0.5以上0.6以下の硝酸と、0.2以上0.25以下の酢酸と、水とを少なくとも含有する選択エッチング液を用いて0.1μm/minより大きな速度でエッチングすることにより、効率的かつ高精度に超低抵抗のシリコン単結晶基板中のBMDを顕在化させることができる。特に、BMDを光学顕微鏡で容易に検出できるレベルまで大きく顕在化させるために、前記シリコン単結晶基板のエッチング速度を0.1μm/minより大となるように調整することが有効である。これにより、従来容易には検出することができなかった電気抵抗率10mΩ・cm未満である超低抵抗のシリコン単結晶基板の結晶欠陥、特にBMDを、有害なクロムを含有しないクロムレスのエッチング液を用いて選択エッチングすることにより顕在化し、評価することが可能になる。なお、上記エッチング液および以下に述べるエッチング液において、フッ酸は濃度49〜50重量%、硝酸は濃度60〜62重量%、酢酸は濃度99〜100重量%のものを使用し、これらの容量比を上記のような比率にする。
また、前記シリコン単結晶基板を1.5μm/min以下の速度でエッチングすることが好ましい。
このように、エッチング速度を1.5μm/min以下となるように調整することにより、エッチピットと基板表面の境界がダレることなく明瞭であり、光学顕微鏡での検出が容易となる。
そして、前記選択エッチング液にヨウ素又はヨウ化物を添加することが好ましい。
このようにヨウ素又はヨウ化物を添加することにより、エッチング速度を高めることができ、また、エッチング中に基板表面に不飽和酸化膜及びステイン膜であるシミが発生するのを抑えることができる。なお、通常入手可能な超低抵抗基板の電気抵抗率は0.1mΩ・cm以上である。
さらに本発明によれば、電気抵抗率が10mΩ・cm未満のシリコン単結晶基板の表面を選択エッチングして、該基板表面にBMDを顕在化させるためのエッチング液であって、少なくともフッ酸、硝酸、酢酸及び水が混合した混合液であって、前記硝酸のエッチング液中の容量比が最大のものであり、かつ、前記シリコン単結晶基板のエッチング速度が0.1μm/minより大となるように調整されたものであることを特徴とする選択エッチング液が提供できる。
このような特徴を有する選択エッチング液であれば、酸化剤であり結晶欠陥部分での酸化速度を速める効果を有する硝酸の比率が大きいため、エッチングの選択性が高く、電気抵抗率が10mΩ・cm未満である超低抵抗のシリコン単結晶基板の表面をエッチングする際において、優れた選択エッチング能力を発揮し、基板表面にBMDを顕在化させることができる。また、このような選択エッチング液には、有害なクロムが含有されていないために、地球環境や人体に及ぼす影響、廃液等に対して考慮する必要が無く、簡易に超低抵抗のシリコン単結晶基板の選択エッチングを行うことができる。さらに、BMDを光学顕微鏡で容易に検出できるレベルまで大きく顕在化させるために、前記シリコン単結晶基板のエッチング速度が0.1μm/minより大となるように調整する。
このとき、前記エッチング液は、その容量組成が、0.02以上0.1以下のフッ酸と、0.5以上0.6以下の硝酸と、0.2以上0.25以下の酢酸と、水とを少なくとも含有することが好ましい。
このような割合でエッチング液の容量組成が調整されていることによって、適切なエッチング速度及び優れた選択性を有するエッチング液で、効率的かつ高精度に超低抵抗のシリコン単結晶基板の選択エッチングを行うことができるものとなる。
また、前記シリコン単結晶基板のエッチング速度は、1.5μm/min以下となるように調整されたものであることが好ましい。
このようなエッチング速度に調整することにより、BMDと基板表面の境界がダレることなく明瞭であり、光学顕微鏡での検出が容易であるものとできる。
そして、前記選択エッチング液は、ヨウ素又はヨウ化物が添加されたものであることが好ましい。
このようにヨウ素又はヨウ化物が添加されることにより、エッチング速度を高めることができる。
さらに本発明によれば、電気抵抗率が10mΩ・cm未満のシリコン単結晶基板を選択エッチング液中に浸漬して基板表面の選択エッチングを行い、該基板内部に形成されたBMDを基板表面に顕在化させて観察することにより、シリコン単結晶基板のBMDを評価する方法であって、前記シリコン単結晶基板の選択エッチングを、本発明の選択エッチング方法で行い、その後シリコン単結晶基板の表面のBMDを評価することを特徴とするシリコン単結晶基板の結晶欠陥評価方法が提供できる。
このように、本発明のシリコン単結晶基板の選択エッチング方法を用いることにより、従来容易には検出することができなかった電気抵抗率10mΩ・cm未満である超低抵抗のシリコン単結晶基板の内部に形成された結晶欠陥、特にBMDを、該基板表面に顕在化させることができ、これを観察することにより評価することが可能になる。
このとき、前記選択エッチングを行う前に、前記シリコン単結晶基板の熱処理を行うことが好ましい。
このように、前記選択エッチングを行う前に、前記超低抵抗のシリコン単結晶基板の熱処理を行うことにより、例えば結晶中に含まれている酸素が析出して、基板内部に酸素析出物からなる内部微小欠陥(BMD)が形成される。このBMDの周囲には、重金属等の不純物が捕獲される結晶格子の歪みが、少なからず含まれており、シリコン単結晶基板のゲッタリング能力の増強に寄与する。そして、熱処理を行うことによりBMDを形成させた超低抵抗のシリコン単結晶基板を、本発明の選択エッチング方法で選択エッチングし、その後、前記超低抵抗のシリコン単結晶基板表面の結晶欠陥を評価することができる。
このように、本発明のシリコン単結晶基板の選択エッチング方法を用いることにより、従来検出することができなかった超低抵抗領域でのBMDの特性を評価し、利用することが可能となる。これにより本発明によれば、シリコン単結晶基板であって、電気抵抗率が2mΩ・cm以下となるようにボロンがドープされ、1×1010cm−3以上のBMD密度を有することを特徴とするシリコン単結晶基板が提供される。
ここで、ボロンがドープされた超低抵抗のシリコン単結晶基板では、その電気抵抗率が2mΩ・cm以下になると、電気抵抗率を少し変化させることでBMD密度を大幅に変化させることができる。即ち、電気抵抗率が2mΩ・cm以下となるようにボロンがドープされ、高いゲッタリング能力が期待できる1×1010cm−3以上のBMD密度を有するシリコン単結晶基板であれば、析出熱処理条件や酸素濃度を変化させず、かつ、電気抵抗率をわずかに変更するだけで、実質的な電気抵抗率特性をほぼ一定範囲に保ちながら、酸素析出物密度を変化させることができる。なお、電気抵抗率が2mΩ・cmよりも高い領域では、BMD密度は電気抵抗率の低下に伴って単調増加するに留まる。
さらに、本発明によれば、前記シリコン単結晶基板であって、BMD密度が1×1011cm−3以下であることが好ましい。
このように1×1011cm−3以下であれば、BMD密度が高すぎて前記シリコン単結晶基板が反ることもなく、超低抵抗で高いゲッタリング能力を有する一方で、機能的で高い実用性を維持することができる。
以上のように、本発明の選択エッチング方法は、従来容易には検出することができなかった電気抵抗率10mΩ・cm未満である超低抵抗のシリコン単結晶基板の結晶欠陥、特にBMDの特性を、有害なクロムを含有しないクロムレスのエッチング液を用いて選択エッチングすることにより評価し、利用することを可能にする。
以下、本発明に係る選択エッチング方法及びシリコン単結晶基板の実施形態を図面を参照して説明するが、本発明はこれらに限定されるものではない。
図1は、本発明のシリコン単結晶基板の選択エッチング方法を示す概略工程図である。まず、図1(a)に示すように、CZ法によりボロンが添加されて電気抵抗率が10mΩ・cm未満のシリコン単結晶基板1を準備する。シリコン単結晶基板1中には、結晶引上げ工程においてシリコン単結晶が成長してから室温まで冷却される間に形成された酸素析出核11が存在する。
次に、ボロンが添加された前記超低抵抗のシリコン単結晶基板1を図示しない熱処理炉に投入し、例えば酸化性雰囲気中、450℃以上750℃以下の低温熱処理を所定時間施すことにより酸素析出核11を十分に形成させ、さらに、例えば800℃以上1100℃未満の中温熱処理を施すことにより、酸素析出核11をBMD12に成長させる(図1(b):析出熱処理工程)。これにより、基板1内部にBMD12が形成される。このBMDの周囲には、重金属等の不純物が捕獲される結晶格子の歪みが少なからず含まれており、シリコン単結晶基板1のゲッタリング能力の増強に寄与する。
この低温熱処理を行う際の酸化性雰囲気は、例えば乾燥酸素が窒素等の不活性ガスで希釈されてなる雰囲気とできるが、乾燥酸素100%の雰囲気でもよい。また、前記低温熱処理及び中温熱処理の温度及び時間は、超低抵抗のシリコン単結晶基板1中の酸素析出物12の密度が、少なくとも5×10cm−3以上、より望ましくは1×1010cm−3以上1×1011cm−3以下となるようにするのが好ましい。5×10cm−3未満の場合は十分なゲッタリング能力が期待できず、1×1011cm−3より大とすると基板が反る原因になるからである。
さらに、ボロンが添加された前記超低抵抗のシリコン単結晶基板1を選択エッチング液21中に浸漬して基板表面の選択エッチングを行い、該基板1の表面にBMDを顕在化させる。本発明では、前記エッチング液として、容量組成が、0.02以上0.1以下のフッ酸と、0.5以上0.6以下の硝酸と、0.2以上0.25以下の酢酸と、水とを少なくとも含有するものであり、かつ、前記超低抵抗のシリコン単結晶基板1のエッチング速度が0.1μm/minより大となるように調整した選択エッチング液21を用いる(図1(c):選択エッチング工程)。選択エッチング液21は、その容量組成が、0.02以上0.1以下のフッ酸と、0.5以上0.6以下の硝酸と、0.2以上0.25以下の酢酸と、水とを少なくとも含有する。これにより、適切なエッチング速度及び優れた選択性を有する選択エッチング液21で、効率的かつ高精度に超低抵抗のシリコン単結晶基板1の表面にBMDを顕在化させることができる。より具体的には容量組成は、例えば0.04のフッ酸と、0.54の硝酸と、0.21の酢酸と、該酢酸と同容量の水(フッ酸:硝酸:酢酸:水=1:15:6:6)とすることができる。
これにより、従来容易には検出することができなかった電気抵抗率10mΩ・cm未満である超低抵抗のシリコン単結晶基板1の結晶欠陥、特にBMDの特性を、有害なクロムを含有しないクロムレスの選択エッチング液21を用いて選択エッチングすることにより評価することが可能になる。
また、ボロンがドープされた前記超低抵抗のシリコン単結晶基板1ではその電気抵抗率が2mΩ・cm以下になると、電気抵抗率を少し変化させることでBMD密度を大幅に変化させることができる。本発明の選択エッチング方法を用いることにより、電気抵抗率が2mΩ・cm以下となるようにボロンがドープされ、高いゲッタリング能力が期待できる1×1010cm−3以上のBMD密度を有するシリコン単結晶基板を見出すことができるようになり、析出熱処理条件や酸素濃度を変化させず、かつ、実質的な電気抵抗率特性をほぼ一定に保ちながら、BMD密度を変化させたものを得ることができるようになる。
なお、この傾向が現れるのは、ドーパントがボロンの場合であり、n型ドーパントの場合は逆に、基板の電気抵抗率が下がるにつれて酸素析出物密度も低下する。また、前記シリコン単結晶基板1のエッチング速度が0.1μm/minより大となるように調整するのは、BMDを光学顕微鏡で容易に検出できるレベルまで大きく顕在化させるためである。
また、エッチング速度は、0.1μm/minより大とする一方で、1.5μm/min以下となるように調整することが好ましく、これによりBMDと基板表面の境界がダレることなく明瞭となり、光学顕微鏡での検出が容易となる。より好ましくは、0.5μm/min以上1.0μm/minの範囲内に制御する。
エッチング速度は、測定対象のシリコン単結晶基板と同じ導電型、面方位、抵抗率を有するシリコン単結晶基板(テスト基板)を所定時間選択エッチング液21に浸漬してエッチングを行い、エッチングの前後にテスト基板の厚さを測定して片面のエッチングされた厚さを求め、その値をエッチング時間で除することにより求める。
エッチング速度が低い場合は、エッチング速度を安定化させるため、まずダミーのシリコン単結晶基板を入れてエッチングした後に目的とするシリコン単結晶基板をエッチングするようにしても良い。多数枚のシリコン単結晶基板をダミー基板として選択エッチング液21に浸漬することにより、選択エッチング液21を活性化させることができる。選択エッチング液21に浸漬したダミー基板から気泡が発生し始める頃に、適度なエッチング速度、すなわち0.1μm/minより大きく、1.5μm/min以下のエッチング速度が得られる。温度については、特に限定されないが、エッチング速度を上記範囲内に容易に制御できる温度の範囲内で一定に保つのが好ましい。また、ヨウ素又はヨウ化物を添加することにより、エッチング速度を高めてもよい。
こうして、本発明の選択エッチング方法を用いることにより、従来容易には検出することができなかった電気抵抗率10mΩ・cm未満である超低抵抗のシリコン単結晶基板1の表面に形成された結晶欠陥、特にBMD12を、該基板表面にエッチピットとして顕在化させて観察することにより評価することが可能となる。
選択エッチングされたシリコン単結晶基板の表面の評価は、特に限定されるものではなく、目的に応じ適宜選択すればよいが、光学顕微鏡による観察の他、高輝度ハロゲンランプ等を用いた集光灯を用いて目視観察することもできる。
本発明において評価対象となるシリコン単結晶基板1は、電気抵抗率が10mΩ・cm未満、特に0.1〜10mΩ・cmとなる超低抵抗のシリコン単結晶基板1であれば、導電型はボロンがドープされたp型ではなく、リン、砒素がドープされたn型であってもよい。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
まず、選択エッチング液21の容量組成が0.04のフッ酸と、0.54の硝酸と、0.21の酢酸と、該酢酸と同容量の水を含み、ヨウ化カリウムが添加された選択エッチング液21(フッ酸:硝酸:酢酸:水=1:15:6:6)と、ボロンを高濃度にドープした電気抵抗率0.75mΩ・cmから16.7mΩ・cmの範囲で振った面方位(100)のシリコン単結晶基板1とを用意する。次に、シリコン単結晶基板1に700℃1時間の低温熱処理と1050℃8時間の中温熱処理を施した後、劈開して基板断面を露出させ、0.8μm/minのエッチング速度で90秒間選択エッチング液21に浸漬する。そして、選択エッチング済みの劈開面を倍率1000倍の光学顕微鏡で観察し、BMD12の密度を測定する(図2)。
その結果、BMD12の密度は、シリコン単結晶基板1の抵抗率が2mΩ・cm以下の領域で増加率が大きくなり、1×1010cm−3以上1×1011cm−3以下のものが検出された。
このようにして本発明により、ボロンがドープされた超低抵抗のシリコン単結晶基板1を選択エッチングしてBMD密度を評価することができる。また、ボロンがドープされた超低抵抗のシリコン単結晶基板1では、その電気抵抗率が2mΩ・cm以下になると、電気抵抗率の少しの変化でBMD密度が大幅に変化することがわかる。
その結果、電気抵抗率が2mΩ・cm以下となるようにボロンがドープされて高いゲッタリング能力が期待できる1×1010cm−3以上のBMD密度を有するシリコン単結晶基板1を用いることにより、析出熱処理条件や酸素濃度を変化させず、かつ、実質的な電気抵抗率特性をほぼ一定に保ちながら、BMD密度を変化させたものを得ることができることがわかる。
(実施例2)
砒素を高濃度にドープして電気抵抗率を1.5mΩ・cmから3.9Ω・cmの範囲で振った面方位(111)のシリコン単結晶基板1に、600℃で8時間の低温熱処理と1050℃で16時間の中温熱処理を施した後、アングルポリッシュして基板断面を露出させ、0.6μm/minのエッチング速度で3分間上記の選択エッチング液21に浸漬する。選択エッチング済みのアングルポリッシュ面を倍率1000倍の光学顕微鏡で観察し、BMD12の密度を測定する(図3)。
その結果、BMD12の密度は、シリコン単結晶基板1の電気抵抗率が2mΩ・cm以下の領域では、急激に減少する一方で、2mΩ・cm以上の領域において、BMD密度5×10cm−3以上に保たれ、高いゲッタリング能力が期待できることが分かる。
(比較例1)
容量組成が、0.04のフッ酸と、0.68の硝酸と、0.14の酢酸と、該酢酸と同容量の水を含み、かつヨウ化カリウムが添加されていないエッチング液(フッ酸:硝酸:酢酸:水=1:15:3:3)により、ボロンを電気抵抗率9.6m・Ωcmになるようにドープしたシリコン単結晶基板1を、0.09μm/minのエッチング速度で、実施例1と同じ条件でエッチングしたところ、BMD12を特定することができなかった。これにより、ボロンをドープした超低抵抗のシリコン単結晶基板を、容量組成が不適正なエッチング液により、0.1μm/min以下の小さいエッチング速度でエッチングした場合、BMD12を検出できないことがわかる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明のシリコン単結晶基板の選択エッチング方法を示す概略工程図である。 ボロンがドープされた基板の電気抵抗率とBMD密度の関係を示すグラフ(実施例1)。 砒素がドープされた基板の電気抵抗率とBMD密度の関係を示すグラフである(実施例2)。
符号の説明
1…超低抵抗のシリコン単結晶基板、 11…酸素析出核、 12…BMD、
21…選択エッチング液。

Claims (4)

  1. 容量組成が、0.02以上0.1以下のフッ酸と、0.5以上0.6以下の硝酸と、0.2以上0.25以下の酢酸と、水とを少なくとも含有する選択エッチング液(前記容量組成は、フッ酸を濃度49〜50重量%、硝酸を濃度60〜62重量%、酢酸を濃度99〜100重量%のものを使用したときのこれらの容量比である)を用いて、電気抵抗率が10mΩ・cm未満のシリコン単結晶基板を0.1μm/minより大きな速度でエッチングし、前記シリコン単結晶基板の表面にBMDを顕在化させることを特徴とする選択エッチング方法。
  2. 前記シリコン単結晶基板を1.5μm/min以下の速度でエッチングすることを特徴とする請求項1に記載の選択エッチング方法。
  3. 前記選択エッチング液にヨウ素又はヨウ化物を添加することを特徴とする請求項1または請求項2に記載の選択エッチング方法。
  4. 前記シリコン単結晶基板の電気抵抗率が0.1mΩ・cm以上であることを特徴とする請求項1ないし請求項3のいずれか一項に記載の選択エッチング方法。
JP2005020094A 2005-01-27 2005-01-27 選択エッチング方法 Active JP4442446B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005020094A JP4442446B2 (ja) 2005-01-27 2005-01-27 選択エッチング方法
PCT/JP2006/300928 WO2006080264A1 (ja) 2005-01-27 2006-01-23 選択エッチング方法及びシリコン単結晶基板
US11/795,876 US7811464B2 (en) 2005-01-27 2006-01-23 Preferential etching method and silicon single crystal substrate
EP06712144A EP1852905B1 (en) 2005-01-27 2006-01-23 Preferential etching method and silicon single crystal substrate
KR1020077017076A KR101156723B1 (ko) 2005-01-27 2006-01-23 선택 에칭 방법 및 실리콘 단결정 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005020094A JP4442446B2 (ja) 2005-01-27 2005-01-27 選択エッチング方法

Publications (2)

Publication Number Publication Date
JP2006206374A JP2006206374A (ja) 2006-08-10
JP4442446B2 true JP4442446B2 (ja) 2010-03-31

Family

ID=36740295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005020094A Active JP4442446B2 (ja) 2005-01-27 2005-01-27 選択エッチング方法

Country Status (5)

Country Link
US (1) US7811464B2 (ja)
EP (1) EP1852905B1 (ja)
JP (1) JP4442446B2 (ja)
KR (1) KR101156723B1 (ja)
WO (1) WO2006080264A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5019160B2 (ja) * 2006-11-30 2012-09-05 信越半導体株式会社 発光素子の製造方法
KR101266816B1 (ko) * 2008-04-25 2013-05-27 소이텍 에칭 조성물, 특히 변형되거나 응력을 받은 실리콘 재료를 위한 에칭 조성물, 이러한 재료 표면의 결함의 특성 파악 방법과 이러한 표면을 이 에칭 조성물로 처리하는 공정
JP2010073729A (ja) * 2008-09-16 2010-04-02 Sumco Corp 半導体熱処理治具の洗浄方法
JP5338559B2 (ja) * 2009-08-19 2013-11-13 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
FR2978549B1 (fr) * 2011-07-27 2014-03-28 Commissariat Energie Atomique Determination des teneurs en dopants dans un echantillon de silicium compense
JP5873270B2 (ja) 2011-08-31 2016-03-01 富士フイルム株式会社 エッチング方法、これに用いられるシリコンエッチング液、及び半導体基板製品の製造方法
FR2974120A1 (fr) * 2011-11-04 2012-10-19 Soitec Silicon On Insulator Solution de gravure chimique et procede de revelation de defauts utilisant cette solution
CN103668210A (zh) * 2012-09-11 2014-03-26 中芯国际集成电路制造(上海)有限公司 选择性晶体硅刻蚀液、晶圆硅片的刻蚀方法及其应用
CN104451871A (zh) * 2014-05-14 2015-03-25 浙江溢闳光电科技有限公司 一种提升多晶硅料品质的方法
JP6545607B2 (ja) 2015-11-27 2019-07-17 東芝メモリ株式会社 エッチング方法
CN107188184B (zh) * 2017-04-28 2020-04-24 杭州芬得检测技术有限公司 多孔硅材料的水热制备方法和气体荧光传感器的制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4031607A (en) * 1974-05-28 1977-06-28 General Electric Company Minority carrier isolation barriers for semiconductor devices
US3997381A (en) * 1975-01-10 1976-12-14 Intel Corporation Method of manufacture of an epitaxial semiconductor layer on an insulating substrate
JPS5994828A (ja) 1982-11-22 1984-05-31 Fujitsu Ltd シリコン結晶評価用エツチング液
US4681657A (en) * 1985-10-31 1987-07-21 International Business Machines Corporation Preferential chemical etch for doped silicon
JPH04209532A (ja) 1990-12-06 1992-07-30 Nippon Steel Corp シリコン結晶選択エッチング液
JP3202305B2 (ja) 1992-02-17 2001-08-27 信越半導体株式会社 鏡面ウエーハの製造方法及び検査方法
JPH07263429A (ja) 1994-03-17 1995-10-13 Matsushita Electron Corp 選択エッチング液
US5843322A (en) * 1996-12-23 1998-12-01 Memc Electronic Materials, Inc. Process for etching N, P, N+ and P+ type slugs and wafers
JP3629694B2 (ja) 1998-02-19 2005-03-16 信越半導体株式会社 シリコンウェーハの評価方法
US6391793B2 (en) * 1999-08-30 2002-05-21 Micron Technology, Inc. Compositions for etching silicon with high selectivity to oxides and methods of using same
JP4862221B2 (ja) 2001-04-03 2012-01-25 信越半導体株式会社 n型シリコン単結晶ウェーハ及びその製造方法
JP4192482B2 (ja) * 2002-03-22 2008-12-10 株式会社Sumco シリコンウェーハの製造方法
JP4192530B2 (ja) 2002-08-27 2008-12-10 株式会社Sumco パーティクルモニター用シリコン単結晶ウェーハの製造方法
US6905771B2 (en) * 2002-11-11 2005-06-14 Sumitomo Mitsubishi Silicon Corporation Silicon wafer
JP4161725B2 (ja) 2003-01-29 2008-10-08 信越半導体株式会社 Soiウエーハの結晶欠陥評価方法およびエッチング液
JP4273793B2 (ja) * 2003-03-11 2009-06-03 信越半導体株式会社 単結晶の製造方法
JP2004315258A (ja) 2003-04-14 2004-11-11 Shin Etsu Handotai Co Ltd 単結晶の製造方法
JP4400281B2 (ja) 2004-03-29 2010-01-20 信越半導体株式会社 シリコンウエーハの結晶欠陥評価方法

Also Published As

Publication number Publication date
JP2006206374A (ja) 2006-08-10
KR101156723B1 (ko) 2012-06-14
US7811464B2 (en) 2010-10-12
WO2006080264A1 (ja) 2006-08-03
US20080069756A1 (en) 2008-03-20
EP1852905A4 (en) 2011-01-05
KR20070108162A (ko) 2007-11-08
EP1852905B1 (en) 2012-11-14
EP1852905A1 (en) 2007-11-07

Similar Documents

Publication Publication Date Title
JP4442446B2 (ja) 選択エッチング方法
TWI539041B (zh) 單晶矽半導體晶圓及其製造方法
KR101128933B1 (ko) 실리콘웨이퍼의 결정결함 평가방법
TWI376435B (en) Silicon wafer having good intrinsic getterability and method for its production
JP5519305B2 (ja) 炭化珪素単結晶の欠陥検出方法
JP2010056316A (ja) シリコンウェーハ及びその製造方法
JP2018163951A (ja) 半導体単結晶基板の結晶欠陥検出方法
JP2012142455A (ja) アニールウエハの製造方法
KR20070032789A (ko) 실리콘 에피택셜 웨이퍼 및 그 제조방법
JP2010048795A (ja) シリコン単結晶ウエーハの結晶欠陥の検出方法
JP6713493B2 (ja) エピタキシャルシリコンウェーハの製造方法及びエピタキシャルシリコンウェーハ
TWI711727B (zh) 矽晶圓
JP6784248B2 (ja) 点欠陥の評価方法
JP2002334886A (ja) シリコンウェーハの酸素析出物密度の評価方法及びその評価方法に基づいて製造されたシリコンウェーハ
JP5560546B2 (ja) シリコンウェーハ及びその製造方法
JP4449842B2 (ja) 半導体基板の測定方法
KR100712057B1 (ko) 실리콘 단결정층의 제조 방법 및 실리콘 단결정층
JP2007142063A (ja) シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法
RU2279154C1 (ru) Способ химического травления теллурида кадмия
JP3731553B2 (ja) シリコンウェーハの窒素濃度の評価方法
JP6711320B2 (ja) シリコンウェーハ
JP2003007710A (ja) シリコンウェーハの評価方法及びシリコンウェーハ
JP2006005017A (ja) アニールウエーハの評価方法及び品質保証方法
JP2948119B2 (ja) シリコンウェーハの表面近傍に存在する八面体状酸素析出物の検出方法
JP2017199738A (ja) 低抵抗のシリコン単結晶基板の結晶欠陥評価方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4442446

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140122

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250