JPS5994828A - シリコン結晶評価用エツチング液 - Google Patents

シリコン結晶評価用エツチング液

Info

Publication number
JPS5994828A
JPS5994828A JP20481082A JP20481082A JPS5994828A JP S5994828 A JPS5994828 A JP S5994828A JP 20481082 A JP20481082 A JP 20481082A JP 20481082 A JP20481082 A JP 20481082A JP S5994828 A JPS5994828 A JP S5994828A
Authority
JP
Japan
Prior art keywords
etching
volume
defects
solution
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20481082A
Other languages
English (en)
Inventor
Shigeo Kodama
児玉 茂夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20481082A priority Critical patent/JPS5994828A/ja
Publication of JPS5994828A publication Critical patent/JPS5994828A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明はシリコン(Sl)結晶評価に用いる選択エツチ
ング液の改良に関する。
(2)技術の背景 半導体プロセス評価技術の一つとして、半辱体ノエッチ
ングレートが結晶状態の良否に対応して変化する現象を
利用して、板状体の半導体に対しエツチングを施したの
ち、倍率が1.000倍程度の光学顕微鏡、または、倍
率が数百倍程度の走査型電子顕微鏡(SEM)等を使用
して表面の凹凸を観察して半導体の結晶状態を評価する
技術があり、結晶欠陥等を直接目視しつる方法として広
く利用されている。
(3)従来技術と問題点 かかる結晶欠陥観察の目的をもってなすエツチングに使
用するエツチング液としては、従来、セ、y :l (
5ecco)エツチング液、ジルトル(Sirtl)エ
ツチング液、ダッシュ(Dash)エツチング液等が利
用されていた。ところが、半導体装置の表面には導電型
及び/又は不純物濃度を異にする領域があるため、上記
のセック(Se cco)エラ−F−7ダ液、ジルトル
(Sirtl)エツチング液を使用して結晶状態の評価
をなす場合、n型不純物を含む領域とn型不純物を含む
領域とのエツチングレートが太き(異なり、その結果、
n型不純物を含む領域の観察に適するエツチングがなさ
れた状態においては、n型不純物を含む領域のエツチン
グが未完で観察が困難であり、一方、逆にn型不純物を
含む領域の観察に適するエツチングがなされた状態にお
いてはn型不純物を含む領域の観察が不可能となる。換
言すれば、n型不純物を含む領域の観察を完了したのち
、更にエツチングを続行してn型不純物を含む領域の観
察を行なう必要があり、操作が煩雑で現実的ではない。
また、ダッシュ(Dash)エツチング液は、全体とし
てのエツチングレートが、上記2つのエツチング液より
2桁小さく、エツチングに長時間を要し、しかも、p生
型領域にスティン膜が容易に形成されてその部分のエツ
チングが進行しないという欠点がある。
(4)発明の目的 本発明の目的は、上記の3種のエツチング液の有する欠
点をすべて解消することにあり、欠陥に対するエツチン
グ選択性を有し、しかも、そのエツチングレートが導電
型及び/又は不純物濃度に依存しない、シリコン(Si
)結晶評価用エツチング液を提供することにある。
(5)発明の構成 本発明の構成は、0.03〜0.13 [容]の弗酸(
HF)と、0,26〜0.61(容〕の硝酸()IN(
J 3)と、酢酸(CH3eooi−i)とを含有し、
全体として1容となる混合液1容と03〜0.7容の水
(H2O)とを混合してなることを特徴とする、シリコ
ン(Sl)結晶評価用エツチング液にある。
本発明の発明者は、エツチングレートの不純物濃度依存
性や欠陥に対する選択性は、上記エツチング液の構成要
素のうち主として硝酸(HN(J、)と一部弗酸(HF
)の容量比によって決定されることを実験的に見出した
。すなわち、上記の構成において、硝酸(HN(J3)
の容量比を0.26以下とすると、他の2つの構成要素
の容量比如何にかかわらず、エツチングレートが不純物
濃度に大きく依存し、一方、硝酸(HNO3)の容量比
が061以上で、かつ、弗酸(HF )の容量比0.1
3以上とすると、欠陥に対する選択性が失なわれる。し
たがって、以上の事実から1本発明の発明者は夫々の容
量比を上記構成に示した範囲から選択することとして本
発明を完成した。
また、本発明に係るエツチング液の構成要素である弗酸
(1(F)、硝酸()INO,)、氷酢酸(CH3CO
(JH)は、いずれも市販品を使用することが現実的で
あるが、夫々の含有率を考慮し、上記構成に示した容量
比となるよう調製して用いる必要があることは言うまで
もない。
以上、本発明によれば、欠陥に対するエツチング選択性
は良好であり、かつ、セック(5ecco)エツチング
液、ジルトル(5irtl)エラ−f−7りMの欠点で
あるエツチングレートの不純物濃度依存性は改善され、
さらに、ダッシュ(Dash)エツチング液の欠点であ
るエツチングレートが遅い点は、値にして2桁向上し、
また、上記構成に示された容量比の範囲ではスティン膜
の形成を伴なわないエツチング液を実現でき、結果とし
て結晶評価を望ましい状態で実行することができる。
(6)発明の実施例 次に本発明の実施例について説明する。
シリコン基板にトランジスタを作成し、その素子特性を
測定した後、シリコン基板から電極及び酸化膜を除去し
、シリコン結晶を露出させる。この時、ベース領域には
硼素が5×10180In−3、またエミッタ及びコレ
クタ領域には燐が1X10c+n拡散されている。この
シリコン基板を弗酸、硝酸、酢酸の容量比1:5:5の
組成液で30秒間エツチングしたところ、すべての領域
において欠陥が観察できるようになり、素子特性と結晶
欠陥との関連を観測出来た。
また、弗酸、硝酸、酢酸の容量比J:10:5の組成液
でも同様の効果が得られた。更に弗酸、硝酸、酢酸の容
量比1:10:10の組成液では、1分間のエツチング
で同様の効果が得られた。
表は本実施例の組成液を用いて1分間エツチングした時
のエミッタ、ベース、コレクタ各領域のエツチング量を
示す。
なお、本発明の範囲外の組成液を用いてエツチングを行
った場合1.硝酸の容量比0.35以下ではエツチング
速度が不純物濃度に大きく依存し、また、硝酸の容量比
0.7以上及び弗酸の容量比0.15以上では欠陥に対
する選択性が失なわれるため好ましくない。
なお、組成液を弗酸、硝酸、酢酸の濃度の異なる液から
調整した場合でも、それぞれ、弗化水素分、硝酸分、酢
酸分が本発明の範囲内であれば同様の効果がある。
本発明の組成液は、エツチング速度が不純物濃度にあま
り依存せず、かつ、結晶欠陥に対する選択性があるので
、不純物拡散等を行ない、トランジスタ等の素子を作成
した、シリコン基板に用いた場合、どの領域においても
結晶欠陥が観察できるようになるため、素子の電気的特
性と、結晶欠陥との対応を知ることができる。
また、エツチング時間が30秒〜1分間と短かく、また
、エツチング量が1〜2 〔μ+n)で欠陥を観察でき
るため、素子作成部分の評価が出来るという効果がある
。さらに、薄いエピタキシャル成長層の評価にも有効で
ある。
INF:HNOa:     エミッタ領域 ベース領
域 コレクタ領域CHaCOOH 1:5:5   1゜75〔μ+n〕1.56[μ’n
)   1.56 (μrn)1  : 10 :  
5   2.00    1.76     1.71
1  : 10 : 10   0.93    0.
24     0.79(力発明の詳細 な説明せるとおり、本発明によれば、欠陥に対するエツ
チング選択性を有し、しかも、そのエツチングレートが
導電型及び/又は不純物濃度に依存しない、シリコン(
Sり結晶評価用エツチング液を提供することができる。

Claims (1)

    【特許請求の範囲】
  1. 0.03容乃至0.13容の弗酸と、0.26容乃至0
    .61容の硝酸と、酢酸とを含有し、全体として1容と
    なる混合液1容と0.3容乃至0.7容の水とを混合し
    てなることを特徴とする、シリコン結晶評価用エツチン
    グ液。
JP20481082A 1982-11-22 1982-11-22 シリコン結晶評価用エツチング液 Pending JPS5994828A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20481082A JPS5994828A (ja) 1982-11-22 1982-11-22 シリコン結晶評価用エツチング液

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20481082A JPS5994828A (ja) 1982-11-22 1982-11-22 シリコン結晶評価用エツチング液

Publications (1)

Publication Number Publication Date
JPS5994828A true JPS5994828A (ja) 1984-05-31

Family

ID=16496739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20481082A Pending JPS5994828A (ja) 1982-11-22 1982-11-22 シリコン結晶評価用エツチング液

Country Status (1)

Country Link
JP (1) JPS5994828A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02268468A (ja) * 1989-04-10 1990-11-02 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
DE4305297A1 (de) * 1993-02-20 1994-08-25 Telefunken Microelectron Strukturbeize für Halbleiter und deren Anwendung
US5943549A (en) * 1996-12-27 1999-08-24 Komatsu Electronics Metals Co., Ltd. Method of evaluating silicon wafers
WO2006080264A1 (ja) * 2005-01-27 2006-08-03 Shin-Etsu Handotai Co., Ltd. 選択エッチング方法及びシリコン単結晶基板
KR100646730B1 (ko) 2004-12-29 2006-11-23 주식회사 실트론 실리콘 웨이퍼의 결정 결함 평가용 부식액 및 이를 이용한결정결함 평가방법
EP1926132A1 (en) * 2006-11-23 2008-05-28 S.O.I.Tec Silicon on Insulator Technologies Chromium-free etching solution for Si-substrates and SiGe-substrates, method for revealing defects using the etching solution and process for treating Si-substrates and SiGe-substrates using the etching solution
CN111019659A (zh) * 2019-12-06 2020-04-17 湖北兴福电子材料有限公司 一种选择性硅蚀刻液

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02268468A (ja) * 1989-04-10 1990-11-02 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
DE4305297A1 (de) * 1993-02-20 1994-08-25 Telefunken Microelectron Strukturbeize für Halbleiter und deren Anwendung
DE4305297C2 (de) * 1993-02-20 1998-09-24 Telefunken Microelectron Strukturbeize für Halbleiter und deren Anwendung
US5943549A (en) * 1996-12-27 1999-08-24 Komatsu Electronics Metals Co., Ltd. Method of evaluating silicon wafers
KR100646730B1 (ko) 2004-12-29 2006-11-23 주식회사 실트론 실리콘 웨이퍼의 결정 결함 평가용 부식액 및 이를 이용한결정결함 평가방법
WO2006080264A1 (ja) * 2005-01-27 2006-08-03 Shin-Etsu Handotai Co., Ltd. 選択エッチング方法及びシリコン単結晶基板
US7811464B2 (en) 2005-01-27 2010-10-12 Shin-Etsu Handotai Co., Ltd. Preferential etching method and silicon single crystal substrate
EP1926132A1 (en) * 2006-11-23 2008-05-28 S.O.I.Tec Silicon on Insulator Technologies Chromium-free etching solution for Si-substrates and SiGe-substrates, method for revealing defects using the etching solution and process for treating Si-substrates and SiGe-substrates using the etching solution
KR100930294B1 (ko) * 2006-11-23 2009-12-09 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 Si-기판 및 SiGe-기판을 위한 크롬이 없는 식각용액, 상기 식각 용액을 이용하여 결함을 나타내기위한방법 및 상기 식각 용액을 이용하여 Si-기판 및SiGe-기판을 처리하기 위한 프로세스
US7635670B2 (en) 2006-11-23 2009-12-22 S.O.I.Tec Silicon On Insulator Technologies Chromium-free etching solution for si-substrates and uses therefor
CN111019659A (zh) * 2019-12-06 2020-04-17 湖北兴福电子材料有限公司 一种选择性硅蚀刻液
CN111019659B (zh) * 2019-12-06 2021-06-08 湖北兴福电子材料有限公司 一种选择性硅蚀刻液

Similar Documents

Publication Publication Date Title
US4681657A (en) Preferential chemical etch for doped silicon
DE2714413A1 (de) Integrierte halbleiteranordnung und verfahren zu ihrer herstellung
Horiuchi et al. Boron diffusion in polycrystalline silicon layers
JPS5994828A (ja) シリコン結晶評価用エツチング液
US3372063A (en) Method for manufacturing at least one electrically isolated region of a semiconductive material
CN101082550A (zh) 一种用于硅晶体材料缺陷显示的腐蚀液及其使用方法
Ewing et al. Influence of vapor composition on the growth rate and morphology of gallium arsenide epitaxial films
JPH07263429A (ja) 選択エッチング液
Bravman et al. Transmission Electron Microscopy Studies of the Polycrystalline Silicon–SiO2 Interface
JPH0563439B2 (ja)
KR100193407B1 (ko) 절연막상의 반도체막의 박막화 방법 및 박막화 장치
DE3910185C2 (de) Siliziumplättchen mit hervorragendem Gettervermögen und Verfahren zu dessen Herstellung
JP2546745B2 (ja) 半導体デバイスの製造方法
Spitzer et al. Native oxide mask for zinc diffusion in gallium arsenide
Horiuchi Electrical characteristics of boron diffused polycrystalline silicon layers
Yeh Thermal oxidation of silicon
JP3198713B2 (ja) 大気中のボロン含有量測定方法
JP2807679B2 (ja) シリコン基板の絶縁膜欠陥検出方法
Shimura TEM observations of pyramidal hillocks formed on (001) silicon wafers during chemical etching
JPS5935421A (ja) 半導体装置の製造方法
Wood et al. The Characterization of GaAs Surfaces
JPS61137329A (ja) 半導体の微細加工方法
JPH084081B2 (ja) シリコンウエフアの洗浄方法
KR20000027700A (ko) 웨이퍼의 전기적 특성에 영향을 미치는 결정 결함 측정 방법
Parekh Diffusion of Phosphorous and Boron in Silicon