TW201714220A - 晶圓的形成方法 - Google Patents

晶圓的形成方法 Download PDF

Info

Publication number
TW201714220A
TW201714220A TW105107081A TW105107081A TW201714220A TW 201714220 A TW201714220 A TW 201714220A TW 105107081 A TW105107081 A TW 105107081A TW 105107081 A TW105107081 A TW 105107081A TW 201714220 A TW201714220 A TW 201714220A
Authority
TW
Taiwan
Prior art keywords
forming
helium
thermal annealing
rapid thermal
wafer
Prior art date
Application number
TW105107081A
Other languages
English (en)
Other versions
TWI593023B (zh
Inventor
肖德元
汝京 張
Original Assignee
上海新昇半導體科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海新昇半導體科技有限公司 filed Critical 上海新昇半導體科技有限公司
Publication of TW201714220A publication Critical patent/TW201714220A/zh
Application granted granted Critical
Publication of TWI593023B publication Critical patent/TWI593023B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提供一種晶圓的形成方法，在形成矽基板後，對矽基板在氘氣下進行快速熱退火處理，形成鈍化層，鈍化層能夠使矽基板表面的粗糙度降低，在後續閘氧化層的形成或介面的形成時，氘能夠擴散出，並與介面處等懸鍵進行結合，形成較為穩定的結構，從而避免載子的穿透，提高裝置的性能。

Description

晶圓的形成方法
本發明係關於半導體製造領域，尤其是關於一種晶圓的形成方法。
單晶矽是製造半導體電子元件的初始材料，通常以柴氏拉晶法(Czochralski method，CZ)製備而成。
隨著微電子裝置的尺寸微小化，對矽基板品質的挑戰日漸增加。而矽基板的品質則取決於其內部所形成之微缺陷(microdefects)之尺寸及分佈情況。在使用柴氏拉晶法或懸浮區法(float zone)形成矽基板的過程中，大多數的微缺陷會聚集於矽空位(silicon-vacancies)或填在間隙中。
在半導體製造領域中，以氫氣形成鈍化層已是眾所周知的常規手段。氫鈍化過程能夠消除缺陷對半導體裝置的影響，舉例而言，該種缺陷係被描述為復合中心(recombination center)或者半導體裝置中心的活性成分。該等中心是由懸鍵造成，該懸鍵能夠去除電荷載體、或引入不必要的電荷載體，係取決於偏壓。而懸鍵主要發生在表面或裝置的介面，亦可發生在空缺、微孔隙等處，亦與雜質相關。
另外，熱載子所致之裝置性能下降也是製造半導體所遭遇的問題，此問題在小尺寸裝置及高壓裝置中尤其重要。當使用高壓裝置時， 通道內的載子具有較大能量能夠穿透進入絕緣層，從而使裝置的性能變差。
由於氫氣形成的鈍化層不夠穩定，與懸鍵進行鍵合後極易被破壞，使懸鍵再次暴露，從而影響裝置的性能。
本發明的目的在於提供一種晶圓的形成方法，能夠降低晶圓表面的粗糙度，並且能夠減少後續裝置介面層的懸鍵，提高裝置的性能。
為了實現上述目的，本發明提出一種晶圓的形成方法，包括步驟：提供矽基板；對所述矽基板進行快速熱退火處理，形成鈍化層，所述快速熱退火使用的氣體包括氘氣。
進一步的，在所述的晶圓的形成方法中，所述快速熱退火的溫度範圍為1200℃-1380℃。
進一步的，在所述的晶圓的形成方法中，所述快速熱退火使用的氣體為氘氣和氫氣的混合氣體。
進一步的，在所述的晶圓的形成方法中，所述氘氣佔的比例範圍為1%-100%。
進一步的，在所述的晶圓的形成方法中，所述快速熱退火使用的氣體為氘氣和氧氣的混合氣體。
進一步的，在所述的晶圓的形成方法中，所述氘氣佔的比例範圍為1%-100%。
進一步的，在所述的晶圓的形成方法中，所述快速熱退火使用的氣體為氘氣。
進一步的，在所述的晶圓的形成方法中，所述矽基板的形成方法包括：形成矽鑄塊；對所述矽鑄塊依次進行切薄、表面磨削、拋光、邊緣處理及清洗處理，形成矽基板。
進一步的，在在所述的晶圓的形成方法中，所述矽基板為單晶矽。
進一步的，在所述的晶圓的形成方法中，所述矽基板採用柴氏拉晶法形成。
與現有技術相比，本發明的有益效果主要落實於：在形成矽基板後，對矽基板在氘氣下進行快速熱退火處理，形成鈍化層，該鈍化層能夠使矽基板表面的粗糙度降低；且在後續形成閘氧化層或介面時，氘能夠擴散出，並與介面處等懸鍵進行結合，形成較為穩定的結構，從而避免載子穿透並提高裝置的性能。
S100‧‧‧提供矽基板
S200‧‧‧對所述矽基板進行快速熱退火處理，形成鈍化層，所述快速熱退火使用的氣體包括氘氣
第1圖為本發明一實施例中晶圓的形成方法的流程圖。
下面將結合示意圖對本發明的磊晶層的形成方法進行更詳細的描述，其中表示了本發明的較佳實施例，應理解具本領域通常知識者可以對此處描述之本發明進行修改，而仍然實現本發明的有利效果。因此， 下列描述應該被理解為對於本領域技術人員的廣泛認知，而並非作為對本發明的限制。
為了清楚，不描述實際實施例的全部特徵。在下列描述中，不詳細描述眾所周知的功能和結構，因為它們會使本發明由於不必要的細節而混亂。應當認為在任何實際實施例的開發中，必須做出大量實施細節以實現開發者的特定目標，例如按照有關系統或有關商業的限制，由一個實施例改變為另一個實施例。另外，應當認為這種開發工作可能是複雜和耗費時間的，但是對於具本領域通常知識者來說僅僅是常規工作。
在下列段落中參照圖式以舉例方式更具體地描述本發明。根據下面的說明和申請專利範圍，本發明的優點和特徵將更清楚。需說明的是，圖式均採用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。
請參考第1圖，在本實施例中，提出了一種晶圓的形成方法，包括步驟：S100：提供矽基板；S200：對所述矽基板進行快速熱退火處理，形成鈍化層，所述快速熱退火使用的氣體包括氘氣。
具體的，所述矽基板的形成方法包括：形成矽鑄塊(ingot)；打磨所述矽鑄塊至所需的尺寸，例如晶圓大小的尺寸；接著，對所述矽鑄塊依次進行切薄(slicing)、表面磨削(surface grinding)、拋光(polishing)、邊緣處理(edge profiling)及清洗處理(cleaning)等工藝，從而形成矽基板。在本實施例中，所述矽基板為單晶矽，採用柴氏拉 晶法(CZ)形成。
在步驟S200中，對所述矽基板進行快速熱退火處理，形成鈍化層。鈍化層的形成能夠減少矽基板表面的粗糙度，提高矽基板的性能。
其中，所述快速熱退火的溫度範圍為1200℃-1380℃，例如1300℃。
所述快速熱退火使用的氣體為氘氣和氫氣的混合氣體，其中，氘氣佔的比例範圍為1%-100%，具體比例可依製程需求決定。
此外，除了使用氘氣和氫氣的混合氣體，還可以使用氘氣和氧氣的混合氣體，其中，氘氣佔的比例範圍為1%-100%，具體比例可依製程需求決定。
除了使用混合氣體，還可以採用純的氘氣進行快速熱退火處理。
使用氘氣進行快速熱退火處理時，氘原子能夠暫時貯存在矽基板中的間隙中，由於氘原子體積小，在後續形成閘氧化層時，可以與閘氧化層等的懸鍵進行結合，形成穩定的化學鍵，消除多餘的懸鍵，從而可以提高閘氧化層的性能。此外，氘原子不僅僅與閘氧化層的懸鍵進行結合，還能夠與半導體裝置之其他層的懸鍵進行結合，而且形成的化學鍵較其他元素(例如氫原子)形成的化學鍵更為穩定。
綜上，在本發明實施例提供的晶圓的形成方法中，在形成矽基板後，對矽基板在氘氣下進行快速熱退火處理，形成鈍化層，鈍化層能夠使矽基板表面的粗糙度降低，在後續閘氧化層的形成或介面的形成時，氘能夠擴散出，並與介面處等懸鍵進行結合，形成較為穩定的結構，從而 避免載子的穿透，提高裝置的性能。
上述特定實施例之內容係為了詳細說明本發明，然而，該等實施例係僅用於說明，並非意欲限制本發明。熟習本領域之技藝者可理解，在不悖離後附申請專利範圍所界定之範疇下針對本發明所進行之各種變化或修改係落入本發明之一部分。
S100‧‧‧提供矽基板
S200‧‧‧對所述矽基板進行快速熱退火處理，形成鈍化層，所述快速熱 退火使用的氣體包括氘氣

Claims (10)

  1. 一種晶圓的形成方法，其特徵在於，包括步驟：提供矽基板；對所述矽基板進行快速熱退火處理，形成鈍化層，所述快速熱退火使用的氣體包括氘氣。
  2. 如申請專利範圍第1項的晶圓的形成方法，其特徵在於，所述快速熱退火的溫度範圍為1200℃-1380℃。
  3. 如申請專利範圍第1項的晶圓的形成方法，其特徵在於，所述快速熱退火使用的氣體為氘氣和氫氣的混合氣體。
  4. 如申請專利範圍第3項的晶圓的形成方法，其特徵在於，所述氘氣佔的比例範圍為1%-100%。
  5. 如申請專利範圍第1項的晶圓的形成方法，其特徵在於，所述快速熱退火使用的氣體為氘氣和氧氣的混合氣體。
  6. 如申請專利範圍第5項的晶圓的形成方法，其特徵在於，所述氘氣佔的比例範圍為1%-100%。
  7. 如申請專利範圍第1項的晶圓的形成方法，其特徵在於，所述快速熱退火使用的氣體為氘氣。
  8. 如申請專利範圍第1項的晶圓的形成方法，其特徵在於，所述矽基板的形成方法包括：形成矽鑄塊； 對所述矽鑄塊依次進行切薄、表面磨削、拋光、邊緣處理及清洗處理，形成矽基板。
  9. 如申請專利範圍第1項的晶圓的形成方法，其特徵在於，所述矽基板為單晶矽。
  10. 如申請專利範圍第8項的晶圓的形成方法，其特徵在於，所述矽基板採用柴氏拉晶法形成。
TW105107081A 2015-10-13 2016-03-08 晶圓的形成方法 TWI593023B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510659200.2A CN106571296A (zh) 2015-10-13 2015-10-13 晶圆的形成方法

Publications (2)

Publication Number Publication Date
TW201714220A true TW201714220A (zh) 2017-04-16
TWI593023B TWI593023B (zh) 2017-07-21

Family

ID=58405934

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105107081A TWI593023B (zh) 2015-10-13 2016-03-08 晶圓的形成方法

Country Status (6)

Country Link
US (1) US20170103900A1 (zh)
JP (1) JP6174761B2 (zh)
KR (1) KR101888250B1 (zh)
CN (1) CN106571296A (zh)
DE (1) DE102016115524A1 (zh)
TW (1) TWI593023B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107845635A (zh) * 2017-10-31 2018-03-27 长江存储科技有限责任公司 一种存储结构及其形成方法
CN109841513A (zh) * 2017-11-24 2019-06-04 上海新昇半导体科技有限公司 一种晶片及其制造方法、电子装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223628A (ja) * 1997-02-04 1998-08-21 Fujitsu Ltd 半導体装置の製造方法
US5982020A (en) * 1997-04-28 1999-11-09 Lucent Technologies Inc. Deuterated bipolar transistor and method of manufacture thereof
US6255197B1 (en) * 1998-06-10 2001-07-03 Jim Mitzel Hydrogen annealing method and apparatus
US6797644B2 (en) * 2000-08-01 2004-09-28 Texas Instruments Incorporated Method to reduce charge interface traps and channel hot carrier degradation
JP2002076336A (ja) * 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体装置およびｓｏｉ基板
US20030017690A1 (en) * 2001-07-18 2003-01-23 Motorola, Inc. Apparatus and method for attaching integrated circuit structures and devices utilizing the formation of a compliant substrate to a circuit board
JP2003209253A (ja) * 2002-01-11 2003-07-25 Seiko Epson Corp 基板装置及びその製造方法並びに電気光学装置及び電子機器
KR100482372B1 (ko) * 2002-12-03 2005-04-14 삼성전자주식회사 반도체 소자의 게이트 산화막 형성방법
JP4125952B2 (ja) * 2002-12-27 2008-07-30 株式会社東芝 半導体装置の製造方法
JP2005045203A (ja) * 2003-07-10 2005-02-17 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
JP4999265B2 (ja) * 2004-08-27 2012-08-15 大陽日酸株式会社 ゲート絶縁膜の製造方法
US20070187386A1 (en) * 2006-02-10 2007-08-16 Poongsan Microtec Corporation Methods and apparatuses for high pressure gas annealing
JP2008047752A (ja) * 2006-08-18 2008-02-28 Ihi Corp 半導体装置の製造方法及び装置
US20080050879A1 (en) * 2006-08-23 2008-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming metal-containing gate structures
JP2010141272A (ja) * 2008-12-15 2010-06-24 Sumco Corp エピタキシャルウェーハとその製造方法
CN101872746A (zh) * 2009-04-24 2010-10-27 上海华虹Nec电子有限公司 采用nd3退火来提高sonos闪存器件可靠性的方法
CN102486999A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 栅极氧化层的形成方法
CN102487047A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法
CN103515213B (zh) * 2012-06-25 2017-04-12 中芯国际集成电路制造(上海)有限公司 形成FinFET栅介质层的方法和形成FinFET的方法
JP6242724B2 (ja) * 2014-03-20 2017-12-06 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN106571296A (zh) 2017-04-19
US20170103900A1 (en) 2017-04-13
KR20170043445A (ko) 2017-04-21
DE102016115524A1 (de) 2017-04-13
JP2017076777A (ja) 2017-04-20
JP6174761B2 (ja) 2017-08-02
KR101888250B1 (ko) 2018-08-13
TWI593023B (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
TWI394204B (zh) 鍵合晶圓的製造方法
US20240022229A1 (en) Composite substrate
JP5730393B2 (ja) 複合基板およびその製造方法
CN1744298A (zh) 一种绝缘体上硅的制作方法
JP2012059849A (ja) シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
KR102173455B1 (ko) 접합 soi웨이퍼의 제조방법
US9824891B1 (en) Method of manufacturing the thin film
TW201545233A (zh) 製造具有絕緣層之積體電路的方法
TW201732094A (zh) 單晶矽之成長方法及其製備之單晶矽錠（二）
JP2019004173A (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
TWI593023B (zh) 晶圓的形成方法
JPH03295235A (ja) エピタキシャルウェーハの製造方法
JP2007266125A (ja) シリコンエピタキシャルウェーハ及びその製造方法
TWI587446B (zh) Ｓｏｉ基底及其製備方法
US11393772B2 (en) Bonding method for semiconductor substrate, and bonded semiconductor substrate
CN103943494A (zh) 选择性外延生长工艺的前处理方法及半导体器件制造方法
TWI619149B (zh) 磊晶層的形成方法
JP2012028713A (ja) ゲートスタック形成方法
JP4344517B2 (ja) 半導体基板及びその製造方法
KR20060099694A (ko) 게터링사이트층을 구비하는 반도체 기판 및 그 형성 방법
JP2013051348A (ja) エピタキシャルウェーハ及びその製造方法
JP2009272443A (ja) シリコンウェーハおよびその製造方法
JPWO2019224953A1 (ja) ＳｉＣエピタキシャル基板の製造方法
TWI605524B (zh) 半導體結構及其形成方法
RU2654984C1 (ru) Способ изготовления легированных областей