RU2654984C1 - Способ изготовления легированных областей - Google Patents

Способ изготовления легированных областей Download PDF

Info

Publication number
RU2654984C1
RU2654984C1 RU2017123846A RU2017123846A RU2654984C1 RU 2654984 C1 RU2654984 C1 RU 2654984C1 RU 2017123846 A RU2017123846 A RU 2017123846A RU 2017123846 A RU2017123846 A RU 2017123846A RU 2654984 C1 RU2654984 C1 RU 2654984C1
Authority
RU
Russia
Prior art keywords
temperature
doped regions
manufacturing
annealing
technology
Prior art date
Application number
RU2017123846A
Other languages
English (en)
Inventor
Асламбек Идрисович Хасанов
Руслан Азаевич Кутуев
Арслан Гасанович Мустафаев
Гасан Абакарович Мустафаев
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" filed Critical Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет"
Priority to RU2017123846A priority Critical patent/RU2654984C1/ru
Application granted granted Critical
Publication of RU2654984C1 publication Critical patent/RU2654984C1/ru

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления легированных областей с пониженной дефектностью. В способе изготовления легированных областей в исходные пластины фосфида индия для формирования легированной n-области проводят внедрение ионов кремния с энергией 400 кэВ, дозой 1*1014 см-2 при температуре 200°C, с последующим отжигом при температуре 750°C в потоке водорода в течение 5-15 минут. Технический результат способа - снижение плотности дефектов, обеспечение технологичности, улучшение параметров, повышение надежности и увеличение процента выхода годных приборов.

Description

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления легированных областей с пониженной дефектностью.
Известен способ изготовления легированных областей [Патент 5310711 США, МКИ H01L 21/22], в котором полупроводниковая пластина, свободная от оксидных покрытий, помещается сверху инертного газа, нагревается до температуры 1100°C и выдерживается в смеси легирующих газов в течение 10-30 минут. Из-за различия размеров атомов применяемых материалов при изготовлении приборов повышается дефектность структуры и ухудшаются электрические параметры изделий.
Известен способ изготовления легированных областей [Патент 5087576 США, МКИ H01L 21/265] методом имплантации ионов примеси при повышенной температуре подложки карбида кремния, позволяющий снизить степень имплантационного повреждения. Предварительно очищенная подложка карбида кремния имплантируется ионами алюминия, галлия и азота при температуре 350-750°C. Образующийся сильнолегированный и поврежденный приповерхностный слой удаляется предварительным окислением при 1000-1500°C с последующим травлением. Затем подложку подвергается отжигу при 1200°C для активации легирующей примеси.
Недостатками этого способа являются:
- высокая плотность дефектов;
- повышенные токи утечки;
- низкая технологичность.
Задача, решаемая изобретением, - снижение плотности дефектов, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличение процента выхода годных.
Задача решается внедрением ионов кремния в пластины фосфида индия с энергией 400 кэВ, дозой 1*1014 см-2 при температуре 200°C, с последующим отжигом при температуре 750°C в потоке водорода в течение 5-15 минут.
Технология способа состоит в следующем: в исходные пластины фосфида индия для формирования легированной n-области проводили внедрение ионов кремния с энергией 400 кэВ, дозой 1*1014 см-2 при температуре 200°C. Затем осаждали фосфорно-силикатное стекло в реакторе в смеси азота с 0,2% фосфина (400 мл/мин) и азота с 15% моносилана (125 мл/мин), разбавленной азотом (4000 мл/мин), и смесь кислорода и азота (140 и 4000 мл/мин) со скоростью 1 нм/сек и проводили отжиг при температуре 750°C в потоке водорода в течение 5-15 минут. В последующем формировали полупроводниковые приборы по стандартной технологии.
По предлагаемому способу были изготовлены и исследованы полупроводниковые приборы. Результат обработки представлен в таблице.
Figure 00000001
Figure 00000002
Экспериментальные исследования показали, что выход годных структур на партии пластин, сформированных в оптимальном режиме, увеличился на 14,8%.
Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.
Технический результат - снижение плотности дефектов, обеспечение технологичности, улучшение параметров, повышение надежности и увеличение процента выхода годных приборов.
Предлагаемый способ изготовления легированных областей полупроводникового прибора путем внедрения ионов кремния в пластины фосфида индия с энергией 400 кэВ, дозой 1*1014 см-2 при температуре 200°C, с последующим отжигом при температуре 750°C в потоке водорода в течение 5-15 минут позволяет повысить процент выхода годных приборов и их надежность.

Claims (1)

  1. Способ изготовления легированных областей полупроводникового прибора, включающий подложку, процессы ионной имплантации, создание активных областей прибора, отжиг, отличающийся тем, что n-слой на пластине фосфида индия формируют путем внедрения ионов кремния с энергией 400 кэВ, дозой 1*1014 см-2 при температуре 200°С, с последующим отжигом при температуре 750°С в потоке водорода в течение 5-15 минут.
RU2017123846A 2017-07-05 2017-07-05 Способ изготовления легированных областей RU2654984C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2017123846A RU2654984C1 (ru) 2017-07-05 2017-07-05 Способ изготовления легированных областей

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2017123846A RU2654984C1 (ru) 2017-07-05 2017-07-05 Способ изготовления легированных областей

Publications (1)

Publication Number Publication Date
RU2654984C1 true RU2654984C1 (ru) 2018-05-23

Family

ID=62202477

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017123846A RU2654984C1 (ru) 2017-07-05 2017-07-05 Способ изготовления легированных областей

Country Status (1)

Country Link
RU (1) RU2654984C1 (ru)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4738934A (en) * 1986-05-16 1988-04-19 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making indium phosphide devices
JPS63305561A (ja) * 1987-06-05 1988-12-13 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPH02142187A (ja) * 1988-11-22 1990-05-31 Toshiba Corp 絶縁ゲート型電界効果トランジスタ
RU93053599A (ru) * 1993-11-29 1996-06-10 Т.М. Галина Способ получения слоев полупроводникового соединения на основе фосфида индия
US20040079965A1 (en) * 2002-10-24 2004-04-29 Akiyoshi Tamura Heterojunction field effect transistor and manufacturing method thereof
RU133741U1 (ru) * 2012-04-16 2013-10-27 Владимир Дмитриевич Степаненко Полупроводниковый инжекционный генератор на основе гетероструктуры a3b5 для проведения волновой терапии
RU134365U1 (ru) * 2012-04-16 2013-11-10 Владимир Дмитриевич Степаненко Полупроводниковый инжекционный генератор на основе гетероструктуры a3b5

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4738934A (en) * 1986-05-16 1988-04-19 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making indium phosphide devices
JPS63305561A (ja) * 1987-06-05 1988-12-13 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPH02142187A (ja) * 1988-11-22 1990-05-31 Toshiba Corp 絶縁ゲート型電界効果トランジスタ
RU93053599A (ru) * 1993-11-29 1996-06-10 Т.М. Галина Способ получения слоев полупроводникового соединения на основе фосфида индия
US20040079965A1 (en) * 2002-10-24 2004-04-29 Akiyoshi Tamura Heterojunction field effect transistor and manufacturing method thereof
RU133741U1 (ru) * 2012-04-16 2013-10-27 Владимир Дмитриевич Степаненко Полупроводниковый инжекционный генератор на основе гетероструктуры a3b5 для проведения волновой терапии
RU134365U1 (ru) * 2012-04-16 2013-11-10 Владимир Дмитриевич Степаненко Полупроводниковый инжекционный генератор на основе гетероструктуры a3b5

Similar Documents

Publication Publication Date Title
US10453682B2 (en) Epitaxial wafer manufacturing method and epitaxial wafer
CN111508819A (zh) 硅晶片及其制造方法
EP3493245A1 (en) Ga2o3-based single crystal having a region with higher donor concentration than a surrounding region
US20140179116A1 (en) Improvement of reverse recovery using oxygen-vacancy defects
RU2654984C1 (ru) Способ изготовления легированных областей
RU2671294C1 (ru) Способ изготовления полупроводникового прибора
KR102259817B1 (ko) 반도체 에피택셜 웨이퍼 및 그 제조방법과, 고체 촬상 소자의 제조방법
RU2688851C1 (ru) Способ изготовления полупроводникового прибора
RU2659328C1 (ru) Способ изготовления полупроводникового прибора
RU2522930C2 (ru) Способ изготовления тонкопленочного транзистора
WO2019082536A1 (ja) 基板の熱処理方法
RU2445722C2 (ru) Способ изготовления полупроводниковой структуры
JP5200412B2 (ja) Soi基板の製造方法
RU2734094C1 (ru) Способ изготовления полупроводникового прибора
CN114188362A (zh) 一种特殊结构的soi及其制备方法
RU2733924C1 (ru) Способ изготовления сверхмелких переходов
JP6135666B2 (ja) 半導体装置の製造方法
RU2428764C1 (ru) Способ изготовления полупроводникового прибора
RU2734060C1 (ru) Способ изготовления полупроводникового прибора
RU2723982C1 (ru) Способ изготовления полупроводникового прибора
RU2804604C1 (ru) Способ изготовления полупроводникового прибора
RU2610056C1 (ru) Способ изготовления полупроводникового прибора
RU2755774C1 (ru) Способ изготовления полупроводникового прибора
RU2796455C1 (ru) Способ изготовления полупроводниковой структуры
RU2819702C1 (ru) Способ изготовления тонкопленочного транзистора

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20190706