JPWO2019224953A1 - ＳｉＣエピタキシャル基板の製造方法 - Google Patents

ＳｉＣエピタキシャル基板の製造方法 Download PDF

Info

Publication number
JPWO2019224953A1
JPWO2019224953A1 JP2020520940A JP2020520940A JPWO2019224953A1 JP WO2019224953 A1 JPWO2019224953 A1 JP WO2019224953A1 JP 2020520940 A JP2020520940 A JP 2020520940A JP 2020520940 A JP2020520940 A JP 2020520940A JP WO2019224953 A1 JPWO2019224953 A1 JP WO2019224953A1
Authority
JP
Japan
Prior art keywords
sic
growth rate
growth
layer
rate change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020520940A
Other languages
English (en)
Other versions
JP6927429B2 (ja
Inventor
奨 畠中
奨 畠中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2019224953A1 publication Critical patent/JPWO2019224953A1/ja
Application granted granted Critical
Publication of JP6927429B2 publication Critical patent/JP6927429B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

ＳｉＣバルク基板（１）上に２．０μｍ／ｈ以下の初期成長速度から成長速度を速くしながらＳｉＣ成長速度変化層（２）を形成する。ＳｉＣ成長速度変化層（２）の成長速度変化率を７２０μｍ／ｈ２以下とする。ＳｉＣ成長速度変化層（２）の成長開始時の炭素に対する窒素のモル流量比を２．４以下とする。

Description

本発明は、ＳｉＣエピタキシャル基板の製造方法に関する。
ＳｉＣはＳｉと比較して絶縁破壊電界強度が約１０倍高く、バンドギャップが３倍である等の優れた物性を持つ。このため、近年、ＳｉＣは主に電力制御用パワーデバイス材料として注目されている。ＳｉＣを用いたパワーデバイスは、電力損失の大幅な低減、小型化などが可能であり、電源電力変換時の省エネルギー化を実現できる。このため、電気自動車の高性能化、太陽電池システム等の高機能化等、低炭素社会実現の上でＳｉＣパワーデバイスはキーデバイスとなる。ＳｉＣパワーデバイスの活性層は、高精度のドーピング密度及び膜厚制御が求められるため、４Ｈ−ＳｉＣバルク単結晶上にＣＶＤ（Chemical Vapor Deposition：熱化学気相堆積法）等によりエピタキシャル成長される。
ＳｉＣパワーデバイスの歩留低下要因の一つとして、エピタキシャル成長時に発生する三角欠陥がある。近年、三角欠陥密度の低減による歩留向上が必要となっている。このために、低成長速度でエピタキシャル成長した後に成長速度を速くしながら成長速度変化層をエピタキシャル成長する方法が開示されている（例えば、特許文献１参照）。
日本特開２０１３−２３９６０６号公報
先行技術では、膜厚３０ｎｍ未満の成長速度変化層を２５００μｍ／ｈ２以上の成長速度変化率でエピタキシャル成長していた。従って、成長時間１０秒以下で原料供給量を急激に増加させるため、表面平坦性に影響を与える各原料ガス供給量比の制御性が悪く、表面が平坦なＳｉＣエピタキシャル基板を安定して製造することが困難であった。
本発明は、上述のような課題を解決するためになされたもので、その目的は三角欠陥密度が低く良好な表面平坦性を持つＳｉＣエピタキシャル基板を安定して製造することができる方法を得るものである。
本発明に係るＳｉＣエピタキシャル基板の製造方法は、ＳｉＣバルク基板上に２．０μｍ／ｈ以下の初期成長速度から成長速度を速くしながらＳｉＣ成長速度変化層を形成する工程を備え、前記ＳｉＣ成長速度変化層の成長速度変化率を７２０μｍ／ｈ２以下とし、前記ＳｉＣ成長速度変化層の成長開始時の炭素に対する窒素のモル流量比を２．４以下とすることを特徴とする。
本発明では、ＳｉＣ成長速度変化層の初期成長速度を２．０μｍ／ｈ以下とし、ＳｉＣ成長速度変化層の成長速度変化率を７２０μｍ／ｈ２以下とし、ＳｉＣ成長速度変化層の成長開始時の炭素に対する窒素のモル流量比を２．４以下とする。これにより、三角欠陥密度が低く良好な表面平坦性を持つＳｉＣエピタキシャル基板を安定して製造することができる。
実施の形態１に係るＳｉＣエピタキシャル基板を示す断面図である。 実施の形態１に係るＳｉＣエピタキシャル成長過程における成長速度の時間変化を模式的に示すグラフである。 比較例１に係るＳｉＣエピタキシャル成長過程における成長速度の時間変化を模式的に示すグラフである。 比較例２に係るＳｉＣエピタキシャル成長過程における成長速度の時間変化を模式的に示すグラフである。 比較例３に係るＳｉＣエピタキシャル成長過程における成長速度の時間変化を模式的に示すグラフである。 実施の形態２に係るＳｉＣエピタキシャル基板を示す断面図である。 実施の形態２に係るＳｉＣエピタキシャル成長過程における成長速度の時間変化を模式的に示すグラフである。
実施の形態に係るＳｉＣエピタキシャル基板の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係るＳｉＣエピタキシャル基板を示す断面図である。ＳｉＣバルク基板１上にＳｉＣ成長速度変化層２、ＳｉＣバッファ層３及びＳｉＣドリフト層４が順に積層されている。
続いて、本実施の形態に係るＳｉＣエピタキシャル基板の製造方法を説明する。図２は、実施の形態１に係るＳｉＣエピタキシャル成長過程における成長速度の時間変化を模式的に示すグラフである。結晶成長方法としてＣＶＤを用いる。ここでは、シリコン原料として、ＳｉＨ４（モノシラン）、炭素原料として、Ｃ３Ｈ８（プロパン）を用いる。ただし、シリコン原料としてＳｉＨ２Ｃｌ２（ジクロロシラン）又はＳｉＨＣｌ３（トリクロロシラン）、炭素原料としてＣＨ４（メタン）又はＣ２Ｈ４（エチレン）を用いてもよい。これらの原料ガス以外に、ＨＣｌ（塩化水素）等の還元性ガス又はＮ２（窒素）等のドーパントガスを供給してもよい。
まず、ＳｉＣバルク基板１として、主面となる（０００１）面（Ｃ面）に対して＜１１−２０＞方向へ４度のオフ角を有する４Ｈ−ＳｉＣバルク単結晶基板を準備する。ここで、オフ角は４度に限ったものではなく、２度〜１０度の範囲内であればよい。具体的には、ＳｉＣバルク基板１に対し、機械研磨、及び酸性又はアルカリ性を呈する薬液を用いた化学機械研磨により平坦化処理を行う。さらに、アセトンを用いて超音波洗浄を施し有機物を除去する。次に、ＳｉＣバルク基板１に対していわゆるＲＣＡ洗浄を行う。即ち、ＳｉＣバルク基板１を、７５℃±５℃に加熱したアンモニア水と過酸化水素水の混合液（１：９）に１０分間浸した後に、７５℃±５℃に加熱した塩酸と過酸化水素水の混合液（１：９）に浸す。さらに、ＳｉＣバルク基板１を、体積比率で５％程度のフッ酸を含む水溶液に浸し、更に純水により置換処理を施すことにより、ＳｉＣバルク基板１に対する表面洗浄を行う。
次に、ＳｉＣバルク基板１をＣＶＤ装置に導入する。ＣＶＤ装置内を約１０ｋＰａ程度まで真空引きする。その後、ＳｉＣバルク基板１を１４００℃〜１７００℃程度まで加熱し、還元性ガス雰囲気中でのアニール工程を実施する。次に、ＣＶＤ装置内にＳｉＨ４ガスを２５ｓｃｃｍ、Ｃ３Ｈ８ガスを９．０ｓｃｃｍ、Ｎ２ガスを３０ｓｃｃｍの流量で供給し、ＳｉＣバルク基板１上に初期成長速度２．０μｍ／ｈ、Ｎ／Ｃモル流量比２．２でＳｉＣ成長速度変化層２のエピタキシャル成長を開始する。開始直後より、１分間でＳｉＨ４ガスを２００ｓｃｃｍ、Ｃ３Ｈ８ガスを７２ｓｃｃｍ、Ｎ２ガスを１０００ｓｃｃｍまで線形に増加させる。これにより、初期成長速度から成長速度を速くしながら膜厚０．１３μｍのＳｉＣ成長速度変化層２をエピタキシャル成長させる。この時の成長速度変化率は（１４［μｍ／ｈ］−２［μｍ／ｈ］）／（１／６０［ｈ］）＝７２０μｍ／ｈ２となる。ただし、成長速度変化率が７２０μｍ／ｈ２以下であれば、成長速度の変化は線形、指数関数的、対数的など、任意の変化方法でよい。また、Ｎ／Ｃモル流量比はＳｉＣ成長速度変化層２の成長中に任意に変化させてもよい。その後、成長速度１４μｍ／ｈで膜厚２μｍのＳｉＣバッファ層３、膜厚１０μｍのＳｉＣドリフト層４を順に成長する。この際にＳｉＣバッファ層３及びＳｉＣドリフト層４のキャリア濃度がそれぞれ２×１０１８ｃｍ−３、８×１０１５ｃｍ−３となるようにＮ２ガスを供給する。その後、原料ガス供給を停止し、室温まで降温する。
初期成長速度を２．０μｍ／ｈ以下と低成長速度とすることで、成長初期のＳｉ又はＣの原料過多に起因した二次元核形成の抑制と同時にステップフロー成長が促進される。また、成長初期のＮ／Ｃモル流量比を２．４以下とすることで、ドーパントであるＮ過多に起因した二次元核形成の抑制と同時にステップフロー成長が促進される。また、成長速度変化率を７２０μｍ／ｈ２以下とすることで、再現性良くＳｉＨ４ガス、Ｃ３Ｈ８ガス、Ｎ２ガス流量を制御することができる。これにより、表面平坦性に影響を与えるＣ／Ｓｉ比等の原料供給量比を成長速度変化中でも所望の値に制御することができる。
続いて、本実施の形態の効果を比較例１〜３と比較して説明する。図３は、比較例１に係るＳｉＣエピタキシャル成長過程における成長速度の時間変化を模式的に示すグラフである。比較例１では、ＳｉＣ成長速度変化層２の初期成長速度が３．５μｍ／ｈ、速度変化率が２５００μｍ／ｈ２、Ｎ／Ｃモル流量比が７．８である。
図４は、比較例２に係るＳｉＣエピタキシャル成長過程における成長速度の時間変化を模式的に示すグラフである。比較例２では、ＳｉＣ成長速度変化層２の初期成長速度が２．０μｍ／ｈ、速度変化率が２５００μｍ／ｈ２、Ｎ／Ｃモル流量比が７．８である。比較例２は比較例１に比べて初期成長速度が低く、三角欠陥密度が低く良好な表面平坦性を持つ。
図５は、比較例３に係るＳｉＣエピタキシャル成長過程における成長速度の時間変化を模式的に示すグラフである。比較例３では、ＳｉＣ成長速度変化層２の初期成長速度が２．０μｍ／ｈ、速度変化率が７２０μｍ／ｈ２、Ｎ／Ｃモル流量比が７．８である。比較例３は比較例２に比べて速度変化率が低く、更に三角欠陥密度が低く良好な表面平坦性を持つ。
実施の形態１では、ＳｉＣ成長速度変化層２の初期成長速度が２．０μｍ／ｈ、速度変化率が７２０μｍ／ｈ２、Ｎ／Ｃモル流量比が２．４である。実施の形態１は比較例３に比べて成長開始時のＮ／Ｃモル流量比が小さく、更に三角欠陥密度が低く良好な表面平坦性を持つ。
表１に示すように、実施の形態１は比較例１と比較して三角欠陥密度が０．７９→０．１３個／ｃｍ２に改善し、表面平坦性（ＲＭＳ：Root mean square）が１．４→０．７５ｎｍに改善する。よって、本実施の形態により、三角欠陥密度が低く良好な表面平坦性を持つＳｉＣエピタキシャル基板を安定して製造することができることが分かる。


Figure 2019224953
実施の形態２．
図６は、実施の形態２に係るＳｉＣエピタキシャル基板を示す断面図である。実施の形態１のＳｉＣ成長速度変化層２の代わりに、第１及び第２のＳｉＣ成長速度変化層２ａ，２ｂが設けられている。
続いて、本実施の形態に係るＳｉＣエピタキシャル基板の製造方法を説明する。図７は、実施の形態２に係るＳｉＣエピタキシャル成長過程における成長速度の時間変化を模式的に示すグラフである。
まず、実施の形態１と同様にＳｉＣバルク基板１を準備し、表面洗浄等を行ってＳｉＣバルク基板１をＣＶＤ装置に導入する。約１０ｋＰａ程度まで真空引きを行う。その後、１４００℃〜１７００℃程度まで加熱し、還元性ガス雰囲気中でのアニール工程を実施する。次に、ＳｉＨ４ガスを２５ｓｃｃｍ、Ｃ３Ｈ８ガスを９．０ｓｃｃｍ、Ｎ２ガスを３０ｓｃｃｍの流量で供給し、ＳｉＣバルク基板１上に初期成長速度２．０μｍ／ｈ、Ｎ／Ｃモル流量比２．２で第１のＳｉＣ成長速度変化層２ａのエピタキシャル成長を開始する。
開始直後より、７分間でＳｉＨ４ガスを４３ｓｃｃｍ、Ｃ３Ｈ８ガスを１５．５ｓｃｃｍ、Ｎ２ガスを２１５ｓｃｃｍまで線形に増加させる。これにより、初期成長速度から成長速度を速くしながら膜厚０．２９μｍの第１のＳｉＣ成長速度変化層２ａをエピタキシャル成長させる。この時の成長速度変化率は（３［μｍ／ｈ］−２［μｍ／ｈ］）／（７／６０［ｈ］）＝８．６μｍ／ｈ２となる。その後、１分間でＳｉＨ４ガスを２００ｓｃｃｍ、Ｃ３Ｈ８ガスを７２ｓｃｃｍ、Ｎ２ガスを１０００ｓｃｃｍまで線形に増加させながら、膜厚０．１４μｍの第２のＳｉＣ成長速度変化層２ｂをエピタキシャル成長させる。この時の成長速度変化率は（１４［μｍ／ｈ］−３［μｍ／ｈ］）／（１／６０［ｈ］）＝６６０μｍ／ｈ２となる。ここでは、成長速度変化層を２層としているが、成長速度変化率が７２０μｍ／ｈ２以下であれば、層数に制限はない。但し、成長速度変化層が２層の場合、第１のＳｉＣ成長速度変化層２ａの成長速度変化率を第２のＳｉＣ成長速度変化層２ｂの成長速度変化率より小さくし、両者を７２０μｍ／ｈ２以下とする。これら成長速度変化層の成長速度の変化は線形、指数関数的、対数的など、任意の変化方法でよい。また、Ｎ／Ｃモル流量比は成長速度変化層の成長中に任意に変化させてもよい。その後の工程は実施の形態１と同様である。
続いて、本実施の形態の効果を実施の形態１と比較して説明する。実施の形態１では、成長速度変化層２の初期成長速度が２．０μｍ／ｈ、速度変化率が７２０μｍ／ｈ２、Ｎ／Ｃモル流量比が２．４である。実施の形態２では、第１のＳｉＣ成長速度変化層２ａの初期成長速度が２．０μｍ／ｈ、速度変化率が８．６μｍ／ｈ２、Ｎ／Ｃモル流量比が２．４、第２のＳｉＣ成長速度変化層２ｂの速度変化率が６６０μｍ／ｈ２である。表２に示すように、実施の形態２ではＲＭＳが０．７５→０．５０ｎｍと実施の形態１より更なる改善を図ることができる。
Figure 2019224953
１ ＳｉＣバルク基板、２ ＳｉＣ成長速度変化層、２ａ 第１のＳｉＣ成長速度変化層、２ｂ 第２のＳｉＣ成長速度変化層、３ ＳｉＣバッファ層、４ ＳｉＣドリフト層

Claims (4)

  1. ＳｉＣバルク基板上に２．０μｍ／ｈ以下の初期成長速度から成長速度を速くしながらＳｉＣ成長速度変化層を形成する工程を備え、
    前記ＳｉＣ成長速度変化層の成長速度変化率を７２０μｍ／ｈ２以下とし、
    前記ＳｉＣ成長速度変化層の成長開始時の炭素に対する窒素のモル流量比を２．４以下とすることを特徴とするＳｉＣエピタキシャル基板の製造方法。
  2. ＳｉＣバルク基板上に２．０μｍ／ｈ以下の初期成長速度から成長速度を速くしながら第１のＳｉＣ成長速度変化層と第２のＳｉＣ成長速度変化層を順に形成する工程と、
    前記第２のＳｉＣ成長速度変化層の上にＳｉＣバッファ層とＳｉＣドリフト層を順に形成する工程とを備え、
    前記第２のＳｉＣ成長速度変化層の成長速度変化率を前記第１のＳｉＣ成長速度変化層の成長速度変化率よりも大きくすることを特徴とするＳｉＣエピタキシャル基板の製造方法。
  3. 前記第１及び第２のＳｉＣ成長速度変化層の成長速度変化率を７２０μｍ／ｈ２以下とすることを特徴とする請求項２に記載のＳｉＣエピタキシャル基板の製造方法。
  4. 前記第１のＳｉＣ成長速度変化層の成長開始時の炭素に対する窒素のモル流量比を２．４以下とすることを特徴とする請求項２又は３に記載のＳｉＣエピタキシャル基板の製造方法。
JP2020520940A 2018-05-23 2018-05-23 ＳｉＣエピタキシャル基板の製造方法 Active JP6927429B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/019878 WO2019224953A1 (ja) 2018-05-23 2018-05-23 ＳｉＣエピタキシャル基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2019224953A1 true JPWO2019224953A1 (ja) 2021-03-11
JP6927429B2 JP6927429B2 (ja) 2021-08-25

Family

ID=68616819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020520940A Active JP6927429B2 (ja) 2018-05-23 2018-05-23 ＳｉＣエピタキシャル基板の製造方法

Country Status (4)

Country Link
US (1) US11107677B2 (ja)
JP (1) JP6927429B2 (ja)
CN (1) CN112136203B (ja)
WO (1) WO2019224953A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023069926A (ja) * 2021-11-08 2023-05-18 株式会社ニューフレアテクノロジー 気相成長方法及び気相成長装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012171811A (ja) * 2011-02-17 2012-09-10 Bridgestone Corp 炭化珪素単結晶エピタキシャルウエハの製造方法
JP2014093525A (ja) * 2012-10-31 2014-05-19 Lg Innotek Co Ltd エピタキシャルウエハ
WO2015005064A1 (ja) * 2013-07-09 2015-01-15 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2016044115A (ja) * 2014-08-27 2016-04-04 三菱電機株式会社 炭化珪素エピタキシャルウエハ、炭化珪素半導体装置および炭化珪素エピタキシャルウエハの製造方法
JP2018006384A (ja) * 2016-06-27 2018-01-11 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63156095A (ja) * 1986-12-19 1988-06-29 Sanyo Electric Co Ltd ＳｉＣ単結晶の液相エピタキシヤル成長方法
JP4954593B2 (ja) 2006-04-18 2012-06-20 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法、及び得られたエピタキシャル炭化珪素単結晶基板を用いてなるデバイス
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5152435B2 (ja) * 2010-11-17 2013-02-27 新日鐵住金株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP5865777B2 (ja) * 2012-05-16 2016-02-17 三菱電機株式会社 炭化珪素エピタキシャルウェハの製造方法
US11309389B2 (en) * 2012-11-30 2022-04-19 Lx Semicon Co., Ltd. Epitaxial wafer and switch element and light-emitting element using same
DE112013006661B4 (de) * 2013-02-13 2023-01-19 Mitsubishi Electric Corporation Verfahren zum Herstellen eines SIC-Epitaxialwafers
CN103820768A (zh) * 2014-03-11 2014-05-28 中国科学院半导体研究所 4H-SiC衬底上同质快速外延生长4H-SiC外延层的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012171811A (ja) * 2011-02-17 2012-09-10 Bridgestone Corp 炭化珪素単結晶エピタキシャルウエハの製造方法
JP2014093525A (ja) * 2012-10-31 2014-05-19 Lg Innotek Co Ltd エピタキシャルウエハ
WO2015005064A1 (ja) * 2013-07-09 2015-01-15 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2016044115A (ja) * 2014-08-27 2016-04-04 三菱電機株式会社 炭化珪素エピタキシャルウエハ、炭化珪素半導体装置および炭化珪素エピタキシャルウエハの製造方法
JP2018006384A (ja) * 2016-06-27 2018-01-11 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法

Also Published As

Publication number Publication date
US11107677B2 (en) 2021-08-31
CN112136203B (zh) 2024-04-09
US20210125824A1 (en) 2021-04-29
JP6927429B2 (ja) 2021-08-25
WO2019224953A1 (ja) 2019-11-28
CN112136203A (zh) 2020-12-25

Similar Documents

Publication Publication Date Title
KR101478331B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법
CN111029246B (zh) 一种降低SiC外延层中三角形缺陷的方法
JP6123408B2 (ja) 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
JP2015185653A (ja) 炭化珪素半導体装置の製造方法
WO2014122854A1 (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP2023089079A (ja) Ｓｏｉウェーハ
JP5997258B2 (ja) オフ角を備えているシリコン単結晶とｉｉｉ族窒化物単結晶の積層基板と、その製造方法
JP2010034330A (ja) エピタキシャルウェーハおよびその製造方法
JP6927429B2 (ja) ＳｉＣエピタキシャル基板の製造方法
CN117672815A (zh) 一种SiC外延片及其制备方法
JP2008028277A (ja) 半導体基板の製造方法
JP2014027028A (ja) ＳｉＣエピタキシャル基板製造装置、ＳｉＣエピタキシャル基板の製造方法、ＳｉＣエピタキシャル基板
WO2022158148A1 (ja) エピタキシャルウェーハの製造方法
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用
Yan et al. Effect of hydrogen flow on growth of 3C-SiC heteroepitaxial layers on Si (111) substrates
CN110323126B (zh) 一种Si/SiC/石墨烯材料的制备方法
JP2013035731A (ja) 単結晶炭化シリコン膜の製造方法及び単結晶炭化シリコン膜付き基板の製造方法
JP2006036613A (ja) ケイ素基板上に立方晶炭化ケイ素結晶膜を形成する方法
JP2020200223A (ja) Ｉｉｉ族元素窒化物結晶の製造方法および製造装置
KR102399813B1 (ko) 탄화규소 에피 웨이퍼 및 그 제조방법
CN117448955B (zh) 一种碳化硅外延结构的制备方法
US9269572B2 (en) Method for manufacturing silicon carbide semiconductor substrate
JP2010225733A (ja) 半導体基板の製造方法
JP7259906B2 (ja) ヘテロエピタキシャルウェーハの製造方法
WO2024029217A1 (ja) ３Ｃ－ＳｉＣ積層基板の製造方法、３Ｃ－ＳｉＣ積層基板及び３Ｃ－ＳｉＣ自立基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210719

R150 Certificate of patent or registration of utility model

Ref document number: 6927429

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150