DE102011084525B4 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102011084525B4
DE102011084525B4 DE102011084525.9A DE102011084525A DE102011084525B4 DE 102011084525 B4 DE102011084525 B4 DE 102011084525B4 DE 102011084525 A DE102011084525 A DE 102011084525A DE 102011084525 B4 DE102011084525 B4 DE 102011084525B4
Authority
DE
Germany
Prior art keywords
semiconductor wafer
manufacturing
resin member
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011084525.9A
Other languages
English (en)
Other versions
DE102011084525A1 (de
Inventor
Kazunari Nakata
Yoshiaki Terasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102011084525A1 publication Critical patent/DE102011084525A1/de
Application granted granted Critical
Publication of DE102011084525B4 publication Critical patent/DE102011084525B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Verfahren zur Herstellung einer Halbleitervorrichtung mit den Schritten: (a) Aufbringen eines Harzelements (3) auf eine erste Hauptoberfläche eines Halbleiterwafers (1) mit einer unebenen Struktur (2) auf der ersten Hauptoberfläche desselben; und (b) Ebnen einer Oberfläche des Harzelements (3) durch Erhitzen des Harzelements, wobei das Harzelement auch auf einer Seitenoberfläche des Halbleiterwafers (1) ausgebildet wird, wobei das Verfahren ferner die Schritte umfasst: (c) Ausführen eines Verdünnungsprozesses für den Halbleiterwafer (1) auf einer zweiten Hauptoberfläche desselben nach dem Schritt (b); (d) Entfernen des Harzelements (3) vom Halbleiterwafer nach dem Schritt (c); (e) Ausbilden einer Diffusionsschicht (5) auf der zweiten Hauptoberfläche des Halbleiterwafers zwischen dem Schritt (c) und dem Schritt (d); (f) Ausbilden eines Metallfilms als Elektrode (6) auf der zweiten Hauptoberfläche des Halbleiterwafers zwischen dem Schritt (e) und dem Schritt (d), und (f1) Durchführen einer Wärmebehandlung zum Sicherstellen der elektrischen Verbindung zwischen dem Halbleiterwafer und der Elektrode zwischen dem Schritt (f) und dem Schritt (d).

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung und insbesondere auf eine Technik zum Verdünnen eines Halbleiterwafers.
  • Auf dem Gebiet von Speichern, Mikroprozessoren oder dergleichen wurde eine dichte Packung unter Verwendung einer dreidimensionalen Packung oder dergleichen in Halbleitervorrichtungen entwickelt. Im Zuge der Entwicklung der dichten Packung ist es erforderlich, die Dicke eines Halbleiterwafers zu verringern, wobei heute die Dicke eines Halbleiterwafers zum Zeitpunkt der Vollendung eines Prozesses zur Herstellung einer Halbleitervorrichtung auf etwa 25 μm verringert ist.
  • In Wechselrichterschaltungen wie z. B Industriemotoren, Kraftfahrzeugmotoren und dergleichen, Leistungsversorgungsvorrichtungen für Massenspeicherserver, unterbrechungsfreien Leistungsversorgungen und dergleichen werden ferner manchmal Leistungshalbleitervorrichtungen zum Handhaben einer relativ großen Leistung hauptsächlich im Bereich von mehreren hundert Kilowatt bis zu mehreren Megawatt verwendet. Solche Leistungshalbleitervorrichtungen umfassen jeweils einen Halbleiterschalter wie z. B einen MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor), IGBT (Bipolartransistor mit isoliertem Gate) oder dergleichen. Als IGBTs wurden jene mit planarem Gate umfangreich verwendet, in letzter Zeit werden jedoch vertikale IGBTs unter Verwendung von Grabengates für hohe Integration verwendet.
  • Bei solchen Leistungshalbleitervorrichtungen wird ein Verdünnungsprozess zum Verdünnen von Halbleiterwafern durchgeführt, um die Erregungsleistung zu verbessern, wie z. B die Durchlasszustandseigenschaften. In den letzten Jahren wurden Vorrichtungen durch einen Prozess für ultradünne Wafer, der Wafer, die mit Wafermaterialien hergestellt werden, die durch das FZ-Verfahren (Zonenschmelzverfahren) erhalten werden, bis auf etwa 60 μm verdünnt, für eine Verbesserung hinsichtlich der Kosten und Eigenschaften hergestellt.
  • In dem Prozess zum Verdünnen von Halbleiterwafern werden im Allgemeinen mechanisches Schleifen (Polieren) wie z. B Rückseitenschleifen oder -polieren und chemisches Schleifen (Polieren) wie z. B Nassätzen, Trockenätzen oder dergleichen zum Entfernen einer Bearbeitungsverzerrung, die durch das mechanische Schleifen verursacht wird, durchgeführt und dann werden verschiedene Bearbeitungen durchgeführt. Um den Bruch des Halbleiterwafers aufgrund einer daran ausgebildeten unebenen Struktur oder dergleichen im Schleifprozess zu verhindern, wird ein Oberflächenschutzband als Verstärkungselement und ein Stufenkompensationselement auf einer Oberfläche des Halbleiterwafers, auf der die unebene Struktur ausgebildet ist, befestigt.
  • In einem Fall von dünnen Vorrichtungen, die in den letzten Jahren verwendet wurden, ist jedoch, da das Verhältnis der Unebenheit zur Gesamtdicke der Vorrichtung zunimmt, die Kompensation der Unebenheit durch das Oberflächenschutzband unzureichend und der Halbleiterwafer wird manchmal im Schleifprozess zerbrochen.
  • Um das obige Problem zu lösen, schlägt JP 2005-317 570 A ein Verfahren vor, in dem der Halbleiterwafer erhitzt wird, nachdem das Oberflächenschutzband an einer Oberfläche desselben befestigt ist, wodurch das Oberflächenschutzband verformt wird, um die Höhenunterschiede, die auf der Oberfläche des Halbleiterwafers gebildet sind, zu mildern, und dies verhindert den Bruch des Halbleiterwafers im Prozess zur Herstellung eines Halbleiterelements. Ferner schlägt JP 2006-196 710 A ein Verfahren vor, in dem ein Oberflächenschutzband mit einer Klebeschicht mit einer Dicke, die größer ist als die Höhe der Unebenheit, verwendet wird, um dadurch große Höhenunterschiede, die auf der Oberfläche des Halbleiterwafers ausgebildet sind, zu mildern.
  • Die Verfahren, in denen das Oberflächenschutzband an der Oberfläche des Halbleiterwafers befestigt wird, können jedoch eine unzureichende Wirkung zum Unterdrücken der Wirkung der Unebenheit erzeugen und folglich verbleiben einige Fälle, in denen der Wafer zerbrochen wird. Es entsteht ein weiteres Problem, dass eine große Anzahl von Fremdkörpern auf der Oberfläche des Halbleiterwafers verbleiben, nachdem eine Reihe von Prozessschritten, die am Halbleiterwafer ausgeführt werden, vollendet ist.
  • US 2008/0 200 037 A1 beschreibt ein Verfahren zum Verdünnen eines Halbleiterwafers, dessen aktive Oberfläche mit einem Polymeren Material gedeckt ist. Der Wafer wird zunächst in einer Gießform angeordnet und das polymere Material wird in die Gießform eingegossen und gehärtet. Anschließend wird die Gießform entfernt, bevor die Rückseite des Wafers geschliffen wird.
  • US 2010/0 264 566 A1 offenbart die Verwendung einer Harzschicht als temporäre Schutzschicht für einen Rückseitenschleifschritt. Die Harzschicht wird dadurch ausgebildet, dass eine flüssige Harzschicht auf einem Wafer aufgetragen wird und durch die UV-Strahlen gehärtet wird.
  • US 2002/0 019 084 A1 beschreibt ein Verfahren für das Herstellen einer Halbleitervorrichtung, wobei eine Schutzschicht auf der oberen Oberfläche eines Wafers abgesetzt werden kann, bevor die Rückoberfläche des Wafers geschliffen wird.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Vereinheitlichen der Dicke eines Halbleiterwafers, der verdünnt wird, und zum Verringern der Anzahl von Fremdkörpern, die auf einer Oberfläche des Halbleiterwafers verbleiben, zu schaffen.
  • Erfindungsgemäß wird diese Aufgabe durch ein Verfahren nach den Ansprüchen 1 und 7 gelöst.
  • Durch das Verfahren der vorliegenden Erfindung ist es möglich, die Dicke des Halbleiterwafers, der verdünnt wird, zu vereinheitlichen. Dies verhindert, dass der Halbleiterwafer zerbrochen wird. Es ist auch möglich, die Anzahl von Fremdkörpern, die auf einer Oberfläche des Halbleiterwafers verbleiben, zu verringern.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Diese und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung der vorliegenden Erfindung in Verbindung mit den begleitenden Zeichnungen besser ersichtlich.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
  • 1 einen Ablaufplan, der ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform zeigt;
  • 2 einen Querschnitt, der den Zustand eines Halbleiterwafers in Schritt S1 zeigt;
  • 3 einen Querschnitt, der den Zustand des Halbleiterwafers in Schritt S2 zeigt;
  • 4 einen Querschnitt, der den Zustand des Halbleiterwafers in Schritt S3 zeigt;
  • 5 einen schematischen Querschnitt, der den Zustand des Halbleiterwafers in Schritt S3 zeigt;
  • 6 einen Querschnitt, der den Zustand des Halbleiterwafers in Schritt S4 zeigt;
  • 7 einen schematischen Querschnitt, der den Zustand des Halbleiterwafers in Schritt S5 zeigt;
  • 8 einen Graphen, der eine Beziehung zwischen der Dicke eines Harzelements auf einer Seitenoberfläche des Halbleiterwafers und der Bruchrate zeigt;
  • 9 einen Graphen, der ein Ergebnis der Messung der Dicke des Halbleiterwafers zeigt, nachdem er einem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform unterzogen wurde;
  • 10 einen Graphen, der ein Ergebnis der Messung der Dicke des Halbleiterwafers, nachdem er einem Herstellungsverfahren unterzogen wurde, als Vergleich zeigt;
  • 11 eine Ansicht, die einen Effekt des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform zeigt;
  • 12 einen Ablaufplan, der ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform zeigt;
  • 13 einen Querschnitt, der das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform zeigt;
  • 14 eine Ansicht, die einen Effekt des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform zeigt;
  • 15 einen Ablaufplan, der ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform zeigt;
  • 16 einen Querschnitt, der das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform zeigt; und
  • 17 eine Ansicht, die einen Effekt des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform zeigt.
  • <Erste bevorzugte Ausführungsform>
  • 1 ist ein Ablaufplan, der ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. Die Erörterung wird nun in einer Kurzfassung des Herstellungsverfahrens durchgeführt. Ein Harzelement wird auf einer ersten Hauptoberfläche (nachstehend als ”vordere Oberfläche” bezeichnet) eines Halbleiterwafers ausgebildet, auf dem eine unebene Struktur wie z. B eine Transistorstruktur oder dergleichen ausgebildet ist, und dann wird das Harzelement erhitzt. Danach wird eine Verdünnung einer zweiten Hauptoberfläche (nachstehend als ”hintere Oberfläche” bezeichnet) des Halbleiterwafers durchgeführt und dann wird das Harzelement entfernt.
  • 2 bis 4 sind Querschnitte, die die jeweiligen Zustände des Halbleiterwafers in den Schritten S1 bis S3 von 1 zeigen. Mit Bezug auf den Ablaufplan von 1, die Querschnitte von 2 bis 4 und dergleichen, wird als nächstes nachstehend eine Erörterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform durchgeführt.
  • Zuerst wird in Schritt S1 eine unebene Struktur 2 wie z. B eine Transistorstruktur, Elektroden und dergleichen auf einer vorderen Oberfläche eines Halbleiterwafers 1 ausgebildet, wie in 2 gezeigt, um dadurch einen Waferprozess für die vordere Oberfläche zu vollenden.
  • In Schritt S2 wird ein Harzelement 3 (ein thermoplastisches Harz wie z. B ein Polyimidharz oder dergleichen) direkt auf die vordere Oberfläche des Halbleiterwafers 1 aufgebracht, auf der die unebene Struktur 2 ausgebildet ist, wie in 3 gezeigt. Das Harzelement 3 wird ausreichend dick aufgebracht, so dass die Dicke des Harzelements 3 größer sein kann als der Höhenunterschied der unebenen Struktur 2.
  • In Schritt S3 wird das Harzelement 3 von der hinteren Oberfläche des Halbleiterwafers 1 unter Verwendung eines Heizmittels wie z. B einer Heizplatte oder dergleichen erhitzt. Die Wärmebehandlung wird am Harzelement 3 beispielsweise bei einer Temperatur von 200°C für drei Minuten durchgeführt. Eine Oberfläche des Harzelements 3 wird dadurch geebnet, wie in 4 gezeigt.
  • 5 ist ein schematischer Querschnitt, der einen Endabschnitt des Halbleiterwafers 1 zu dem Zeitpunkt zeigt, zu dem das Erhitzen des Harzelements 3 vollendet ist. In der ersten bevorzugten Ausführungsform, wie in 5 gezeigt, ist das Harzelement 3 auch auf einer Seitenoberfläche des Halbleiterwafers 1 zu dem Zeitpunkt, zu dem das Erhitzen vollendet ist, ausgebildet. Das Harzelement 3 kann auf der Seitenoberfläche des Halbleiterwafers 1 ausgebildet werden, wenn das Harzelement 3 in Schritt S2 aufgebracht wird, oder wenn das Harzelement 3 in Schritt S3 erhitzt wird. Dadurch ist es möglich, den Endabschnitt des Halbleiterwafers 1 zu schützen und irgendeinen Riss vom Endabschnitt und irgendeinen Splitter im Endabschnitt zu verhindern.
  • In Schritt S4 wird ein Oberflächenschutzband 4, das aus einer Folienbasis, die beispielsweise aus Polyethylenterephthalat (PET) ausgebildet ist, und einem Acrylpastenmaterial besteht, auf der geebneten Oberfläche des Harzelements 3 befestigt, wie in 6 gezeigt. Durch Befestigen dieses Oberflächenschutzbandes 4 ist es möglich, das Harzelement 3 in einem Verdünnungsprozess, der später erörtert wird, zu schützen und irgendeine Beschädigung am Harzelement 3 bei der Bearbeitung zu verringern. Wenn ein solcher Effekt nicht erforderlich ist, ist es jedoch nicht notwendig, Schritt S4 auszuführen.
  • In Schritt S5 wird ein Verdünnungsprozess für den Halbleiterwafer 1 auf der hinteren Oberfläche desselben durchgeführt. In der ersten bevorzugten Ausführungsform wird als Verdünnungsprozess die hintere Oberfläche des Halbleiterwafers 1 mechanisch geschliffen. Wie erforderlich, kann eine gebrochene Schicht, die durch das mechanische Schleifen verursacht wird, durch Nassätzen unter Verwendung einer gemischten Säure, die Fluorwasserstoffsäure und Essigsäure enthält, chemisch geschliffen werden.
  • 7 ist ein schematischer Querschnitt, der den Zustand des Endabschnitts des Halbleiterwafers 1 nach Schritt S5, d. h. nach dem Verdünnungsprozess, zeigt. 8 ist ein Graph, der eine Beziehung zwischen der Dicke t des Harzelements 3 auf der Seitenoberfläche des in 7 gezeigten Halbleiterwafers 1 und der Bruchrate des Halbleiterwafers 1, der durch die Waferhandhabung in einer Prozessvorrichtung verursacht wird, zeigt.
  • In der ersten bevorzugten Ausführungsform ist die Dicke t des Harzelements 3, das auf der Seitenoberfläche des Halbleiterwafers 1 ausgebildet ist, nach der Ausführung des Verdünnungsprozesses 5 μm oder mehr. Dadurch ist es möglich, den Endabschnitt des Halbleiterwafers 1 ausreichend zu schützen, und dies verringert die Bruchrate des Halbleiterwafers 1 merklich, wie in 8 gezeigt.
  • In einem Fall, in dem Schritt S4 zum Befestigen des Oberflächenschutzbandes 4 ausgeführt wird, wird nach Schritt S5 das Oberflächenschutzband 4 vom Harzelement 3 in Schritts S6 entfernt und dann wird der als nächstes erörterte Schritt S7 ausgeführt. In einem Fall, in dem Schritt S4 zum Befestigen des Oberflächenschutzbandes 4 nicht ausgeführt wird, wird im Anschluss an Schritt S5 Schritt S7 ausgeführt.
  • In Schritt S7 wird das Harzelement 3 vom Halbleiterwafer 1 entfernt. Für die Entfernung kann das Harzelement 3 durch ein organisches Lösungsmittel, das von oben auf den Halbleiterwafer 1 getropft wird, aufgelöst werden oder kann einem Veraschungsprozess unterzogen werden, in dem das Harzelement 3 unter Verwendung eines sauerstoffhaltigen Plasmas verkohlt wird.
  • In der ersten bevorzugten Ausführungsform kann das Harzelement 3 ferner unter Verwendung einer gemischten Lösung, die Schwefelsäure und oxygeniertes Wasser enthält, entfernt werden. In diesem Fall kann das Harzelement 3 zuverlässig vom Halbleiterwafer 1 entfernt werden. Ferner kann das Harzelement 3 unter Verwendung sowohl der gemischten Lösung als auch des sauerstoffhaltigen Plasmas entfernt werden. Auch in diesem Fall kann das Harzelement 3 zuverlässig vom Halbleiterwafer 1 entfernt werden.
  • Obwohl es verschiedene Verfahren zum Entfernen des Harzelements 3 gibt, wie vorstehend erörtert, wird das Harzelement 3 hier unter Verwendung des organischen Lösungsmittels entfernt.
  • Als nächstes wird eine Probe tatsächlich durch das Herstellungsverfahren gemäß der ersten bevorzugten Ausführungsform hergestellt und der Effekt wird geprüft. Insbesondere wird in Schritt S1 die unebene Struktur 2 mit einem Höhenunterschied von 10 μm auf der vorderen Oberfläche des Halbleiterwafers 1 ausgebildet, der aus Silizium besteht. Dann wird in Schritt S2 das Harzelement 3 so aufgebracht, dass es eine Dicke von 20 μm aufweist, und in Schritt S3 wird eine Wärmebehandlung am Harzelement 3 bei einer Temperatur von 200°C für drei Minuten durchgeführt. In Schritt S4 wird das Oberflächenschutzband 4 mit einer Dicke von 120 μm daran befestigt. In Schritt S5 wird der Halbleiterwafer 1 unter Verwendung einer Einstechschleifvorrichtung auf 85 μm geschliffen und dann unter Verwendung einer gemischten Säure, die aus Fluorwasserstoffsäure, Salpetersäure, Schwefelsäure und Phosphorsäure besteht, auf 65 μm geätzt.
  • 9 ist ein Graph, der ein Ergebnis der Messung der Dicke des Halbleiterwafers 1, nachdem er dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform unterzogen wurde, zeigt. Insbesondere wird, nachdem das Verdünnen des Halbleiterwafers 1 unter den obigen Bedingungen durchgeführt wurde, die Siliziumdicke des Halbleiterwafers 1 mit einer sich ändernden Messposition entlang der Richtung des Durchmessers des Wafers unter Verwendung einer kontaktlosen Dickenmessvorrichtung (Optical MicroGauge®, hergestellt von Hamamatsu Photonics K. K.) unter Verwendung von Infrarotlichtstrahlen gemessen und das Ergebnis der Messung ist in 9 gezeigt. 10 ist ein Graph, der ein Ergebnis der ähnlichen Messung der Siliziumdicke des Halbleiterwafers 1 zeigt, die nach einem Prozessschritt zum Verdünnen des Halbleiterwafers 1, auf den kein Harzelement 3 aufgebracht ist und an dem nur das Oberflächenschutzband 4 mit einer Dicke von 120 μm befestigt ist, durchgeführt wurde (dieses Verfahren wird nachstehend als ”Herstellungsverfahren als Vergleich” in der ersten bevorzugten Ausführungsform bezeichnet).
  • Wie aus 10 zu sehen ist, variiert im Herstellungsverfahren als Vergleich die Dicke des verdünnten Halbleiterwafers 1. Folglich wird der Halbleiterwafer 1 lokal zu dünn und der Wafer bricht dadurch wahrscheinlich.
  • Hier kann als verbesserbares Verfahren zum Vereinheitlichen der Dicke im Herstellungsverfahren als Vergleich überlegt werden, dass das Oberflächenschutzband 4 aus einem relativ flexiblen Material ausgebildet wird und der Höhenunterschied in der unebenen Struktur 2 durch das Oberflächenschutzband 4 gemildert wird. In diesem Fall ist jedoch die Steifigkeit des Oberflächenschutzbandes 4 unzureichend, um auf die Verbiegung des Wafers zu reagieren, die verursacht wird, wenn der Halbleiterwafer 1 verdünnt wird, und dies macht die Beförderung des Wafers oder dergleichen in der Prozessvorrichtung schwierig.
  • Als weiteres verbesserbares Verfahren kann ferner überlegt werden, dass die Paste des Oberflächenschutzbandes 4 aus einem Material ausgebildet wird, das relativ leicht fließfähig ist, und der Höhenunterschied in der unebenen Struktur 2 durch das Pastenmaterial gemildert wird. In diesem Fall reagiert jedoch, wenn das Nassätzen unter Verwendung der vorstehend erörterten gemischten Säure im Verdünnungsprozess durchgeführt wird, das Pastenmaterial, das an einem Endabschnitt des Oberflächenschutzbandes 4 freiliegt, mit der gemischten Säure und nach der Entfernung des Oberflächenschutzbandes 4 wird das Pastenmaterial, das mit der gemischten Säure reagiert, zu einem Fremdkörper. Da das Pastenmaterial am Endabschnitt des Oberflächenschutzbandes 4 verschwindet, treten ferner der Riss und Splitter im Halbleiterwafer 1 wahrscheinlich auf. Wenn solche verschiedenen Prozesse, wie später in den nachstehend erwähnten bevorzugten Ausführungsform erörtert, nach dem Verdünnungsprozess durchgeführt werden, besteht ferner eine starke Möglichkeit, dass Defekte und Fremdkörper auf der Oberfläche des Halbleiterwafers 1 erscheinen und Risse im Chip im folgenden Montageprozess auftreten.
  • Andererseits kann das Harzelement 3 im Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform den Höhenunterschied in der unebenen Struktur 2 ausreichend mildern und das Harzelement 3 weist eine ausreichende Steifigkeit im Verdünnungsprozess auf. Folglich ist es möglich, die Dicke des verdünnten Halbleiterwafers 1, wie in 9 gezeigt, zu vereinheitlichen. Dies kann verhindern, dass der Wafer zerbrochen wird.
  • 11 ist eine Ansicht, die die Anzahl von Fremdkörpern zeigt, die auf der vorderen Oberfläche des Halbleiterwafers 1 verbleiben, nachdem er dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform oder dem Herstellungsverfahren als Vergleich unterzogen wurde. Wie aus 11 zu sehen ist, ist es möglich, die Anzahl von Fremdkörpern, die auf der vorderen Oberfläche des Halbleiterwafers 1 im Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform verbleiben, im Vergleich zu jener im Herstellungsverfahren als Vergleich zu verringern.
  • Der Grund dafür wird betrachtet. Als Hauptursache für die Fremdkörper kann überlegt werden, dass das Pastenmaterial des Oberflächenschutzbandes 4 mit der gemischten Säure reagiert, die für das vorstehend erörterte Nassätzen verwendet wird, so dass es zu Rückständen (Fremdkörpern) wird, wie vorstehend erörtert. In der ersten bevorzugten Ausführungsform wurde andererseits das Oberflächenschutzband 4 entfernt, wenn das Harzelement 3 entfernt wird, und kein Rückstand bleibt übrig. Selbst wenn einige Fremdkörper auf dem Harzelement 3 verbleiben, werden die Fremdkörper von der Oberfläche des Halbleiterwafers 1 entfernt, wenn das Harzelement 3 entfernt wird. Folglich ist es im Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform möglich, die Anzahl von Fremdkörpern, die auf der vorderen Oberfläche des Halbleiterwafers 1 verbleiben, zu verringern.
  • Im Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform ist es somit möglich, die Dicke des verdünnten Halbleiterwafers 1 zu vereinheitlichen. Dies verhindert, dass der Halbleiterwafer 1 zerbrochen wird. Ferner ist es möglich, die Anzahl von Fremdkörpern, die auf der vorderen Oberfläche des Halbleiterwafers 1 verbleiben, zu verringern.
  • <Zweite bevorzugte Ausführungsform>
  • 12 ist ein Ablaufplan, der ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. In dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform werden die ähnlichen (gleichen) Schritte und Bestandteile wie jene im Herstellungsverfahren der ersten bevorzugten Ausführungsform durch dieselben Bezugszeichen dargestellt und nachstehend wird eine Erörterung durchgeführt, die sich auf die Schritte und Bestandteile konzentriert, die von jenen in der ersten bevorzugten Ausführungsform erheblich verschieden sind.
  • Wie in 12 gezeigt, sind im Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform die Schritte S11 und S12 zwischen dem Prozessschritt zum Verdünnen (Schritt S5) und dem Prozessschritt zum Entfernen des Harzelements 3 (Schritt S7) im Herstellungsablauf (1) der ersten bevorzugten Ausführungsform hinzugefügt. Insbesondere wird Schritt S11 zwischen dem Prozessschritt zum Verdünnen (Schritt S5) und dem Prozessschritt zum Entfernen des Oberflächenschutzbandes 4 (Schritt S6) ausgeführt und Schritt S12 wird zwischen dem Prozessschritt zum Entfernen des Oberflächenschutzbandes 4 (Schritt S6) und dem Prozessschritt zum Entfernen des Harzelements 3 (Schritt S7) ausgeführt.
  • In der zweiten bevorzugten Ausführungsform sind auch die Schritte S4 und S6 zum Befestigen und Entfernen des Oberflächenschutzbandes 4 nicht immer erforderlich, und wenn die Schritte S4 und S6 nicht ausgeführt werden, werden nach Schritt S5 die Schritte S11, S12 und S7 nacheinander ausgeführt.
  • Als nächstes wird eine ausführliche Erörterung der Schritte S11 und S12 durchgeführt.
  • In Schritt S11 wird eine Diffusionsschicht 5 auf der hinteren Oberfläche des Halbleiterwafers 1 ausgebildet, wie in 13 gezeigt. In der zweiten bevorzugten Ausführungsform wird in Schritt S11 die hintere Oberfläche des Halbleiterwafers 1 mit Ionen implantiert und dann einer Behandlung zum Aktivieren der Ionen unter Verwendung eines elektrischen Ofens oder eines Lasers unterzogen, wodurch die Diffusionsschicht 5 darauf ausgebildet wird.
  • In Schritt S12 wird eine Elektrode 6 auf der hinteren Oberfläche des Halbleiterwafers 1 ausgebildet, wie in 13 gezeigt. In der zweiten bevorzugten Ausführungsform wird in Schritt S12 ein Metallfilm, der aus Aluminium, Titan, Nickel, Gold oder dergleichen besteht, auf der hinteren Oberfläche des Halbleiterwafers 1 durch Filmausbildung wie z. B Verdampfung, Sputtern oder dergleichen ausgebildet und dann wird der Metallfilm strukturiert, um dadurch die Elektrode 6 auszubilden. Danach wird, um die elektrische Verbindung zwischen dem Halbleiterwafer 1 (beispielsweise Siliziumwafer), auf dem die Diffusionsschicht 5 ausgebildet ist, und dem Metallfilm (beispielsweise Aluminium) sicherzustellen, eine Wärmebehandlung beispielsweise bei einer Temperatur von 300 bis 450°C durchgeführt, um dadurch Silizium und Aluminium in beiden Bereichen zu diffundieren. Der Grund dafür, dass der Prozessschritt zum Entfernen des Oberflächenschutzbandes 4 (Schritt S6) vor Schritt S12 ausgeführt wird, besteht darin, dass verhindert wird, dass das Oberflächenschutzband 4, das im Allgemeinen keine Beständigkeit gegen die Wärmebehandlung aufweist, während der vorstehend erörterten Hochtemperatur-Wärmebehandlung geschmolzen wird.
  • Nach Schritt S12 wird wie in der ersten bevorzugten Ausführungsform das Harzelement 3 vom Halbleiterwafer 1 in Schritt S7 entfernt. Zur Entfernung kann das Harzelement 3 durch ein organisches Lösungsmittel aufgelöst werden, das von oben auf den Halbleiterwafer 1 getropft wird, oder kann dem vorstehend erörterten Veraschungsprozess unterzogen werden. In der zweiten bevorzugten Ausführungsform kann ferner das Harzelement 3 unter Verwendung einer gemischten Lösung, die Schwefelsäure und oxygeniertes Wasser enthält, entfernt werden. Das Harzelement 3 kann sowohl unter Verwendung der gemischten Lösung als auch durch die Durchführung des Veraschungsprozesses entfernt werden.
  • 14 ist eine Ansicht, die die Anzahl von Defekten und Fremdkörpern auf der vorderen Oberfläche des Halbleiterwafers 1 zeigt, nachdem er dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform oder einem Herstellungsverfahren, in dem die Elektrode 6 ohne Ausbilden des Harzelements 3 auf der hinteren Oberfläche des Wafers ausgebildet wird (dieses Verfahren wird nachstehend als ”Herstellungsverfahren als Vergleich” in der zweiten bevorzugten Ausführungsform bezeichnet), unterzogen wurde. Wie aus 14 zu sehen ist, ist es möglich, die Anzahl von Defekten und Fremdkörpern auf der vorderen Oberfläche des Halbleiterwafers 1 im Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform im Vergleich zu jener im Herstellungsverfahren als Vergleich zu verringern.
  • Der Grund dafür wird betrachtet. Es kann als Hauptursache für die Defekte und Fremdkörper überlegt werden, dass die Seite der vorderen Oberfläche des Halbleiterwafers 1 während der Ausbildung der Elektrode 6 an einem Tisch adsorbiert, nachdem das Oberflächenschutzband 4 entfernt ist. In der zweiten bevorzugten Ausführungsform wird andererseits die vordere Oberfläche des Halbleiterwafers 1 durch das Harzelement 3 geschützt und kommt nicht mit dem Tisch in direkten Kontakt. Folglich ist es im Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform möglich, die Anzahl von Defekten und Fremdkörpern, die auf der vorderen Oberfläche des Halbleiterwafers 1 verbleiben, zu verringern.
  • Als verbesserbares Verfahren zum Verhindern des Obigen im Herstellungsverfahren als Vergleich kann ferner überlegt werden, dass die Ionenimplantation zum Ausbilden der Diffusionsschicht 5 und die Filmausbildung zum Ausbilden der Elektrode 6 mit dem befestigten Oberflächenschutzband 4 durchgeführt werden. Da jedoch in diesem Fall eine Wärmebelastung in einem Vakuum in diesen Prozessen auferlegt wird, misslingt die Ionenimplantation aufgrund von Entgasung aus dem Pastenmaterial des Oberflächenschutzbandes 4 und die Filmqualität der Elektrode 6 variiert nachteiligerweise bei der Filmausbildung. Im Herstellungsverfahren als Vergleich ist es daher schwierig, denselben Effekt wie jenen im Herstellungsverfahren der zweiten bevorzugten Ausführungsform zu erzeugen.
  • <Dritte bevorzugte Ausführungsform>
  • 15 ist ein Ablaufplan, der ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. Im Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform werden die ähnlichen (gleichen) Schritte und Bestandteile wie jene im Herstellungsverfahren der zweiten bevorzugten Ausführungsform durch dieselben Bezugszeichen dargestellt und nachstehend wird eine Erörterung durchgeführt, die sich auf die Schritte und Bestandteile konzentriert, die von jenen in der ersten bevorzugten Ausführungsform erheblich verschieden sind.
  • Wie in 15 gezeigt, sind im Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform die Schritte S21 und S22 zwischen dem Prozessschritt zum Ausbilden der Elektrode (Schritt S12) und dem Prozessschritt zum Entfernen des Harzelements 3 (Schritt S7) im Herstellungsablauf (12) der zweiten bevorzugten Ausführungsform hinzugefügt. In der dritten bevorzugten Ausführungsform sind auch die Schritte S4 und S6 zum Befestigen und Entfernen des Oberflächenschutzbandes 4 nicht immer erforderlich.
  • Als nächstes wird eine ausführliche Erörterung der Schritte S21 und S22 durchgeführt.
  • In Schritt S21 wird die hintere Oberfläche des Halbleiterwafers 1 auf einem Zertrennband 8 angebracht, das so vorgesehen wird, dass es ein Loch eines Zertrennrahmens 7 blockiert, wie in 16 gezeigt. Das Zertrennband 8 weist eine Oberfläche auf, die mit einem Pastenmaterial versehen ist, und der Halbleiterwafer 1 wird an dem Zertrennband 8 mit dem Pastenmaterial befestigt.
  • In Schritt S22 wird der Halbleiterwafer 1, der an dem Zertrennband 8 angebracht ist, unter Verwendung einer Zertrennvorrichtung mit beispielsweise einer Klinge, einem Laser oder dergleichen in individuelle Chips geschnitten.
  • Nach Schritt S22 wird das Harzelement 3 vom Halbleiterwafer 1 in Schritt S7 entfernt. Für die Entfernung kann das Harzelement 3 durch ein organisches Lösungsmittel aufgelöst werden, das von oben auf den Halbleiterwafer 1 (über dem Zertrennrahmen 7) getropft wird, oder kann dem vorstehend erörterten Veraschungsprozess unterzogen werden.
  • 17 ist eine Ansicht, die die Anzahl von Fremdkörpern (Schneidsplittern beim Zertrennen oder dergleichen) zeigt, die auf der vorderen Oberfläche des Halbleiterwafers 1 verbleiben, der so verdünnt ist, dass er eine Dicke von 65 μm aufweist, und in individuelle Chips geschnitten wird, nachdem er dem Herstellungsverfahren der dritten bevorzugten Ausführungsform oder einem Herstellungsverfahren, in dem das Zertrennen ohne Ausbildung des Harzelements 3 durchgeführt wird (dieses Verfahren wird nachstehend als ”Herstellungsverfahren als Vergleich” in der dritten bevorzugten Ausführungsform bezeichnet), unterzogen wurde. Wie aus 17 zu sehen ist, ist es möglich, die Anzahl von Fremdkörpern, die auf der vorderen Oberfläche des Halbleiterwafers 1 im Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform verbleiben, im Vergleich zu jener im Herstellungsverfahren als Vergleich zu verringern.

Claims (7)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung mit den Schritten: (a) Aufbringen eines Harzelements (3) auf eine erste Hauptoberfläche eines Halbleiterwafers (1) mit einer unebenen Struktur (2) auf der ersten Hauptoberfläche desselben; und (b) Ebnen einer Oberfläche des Harzelements (3) durch Erhitzen des Harzelements, wobei das Harzelement auch auf einer Seitenoberfläche des Halbleiterwafers (1) ausgebildet wird, wobei das Verfahren ferner die Schritte umfasst: (c) Ausführen eines Verdünnungsprozesses für den Halbleiterwafer (1) auf einer zweiten Hauptoberfläche desselben nach dem Schritt (b); (d) Entfernen des Harzelements (3) vom Halbleiterwafer nach dem Schritt (c); (e) Ausbilden einer Diffusionsschicht (5) auf der zweiten Hauptoberfläche des Halbleiterwafers zwischen dem Schritt (c) und dem Schritt (d); (f) Ausbilden eines Metallfilms als Elektrode (6) auf der zweiten Hauptoberfläche des Halbleiterwafers zwischen dem Schritt (e) und dem Schritt (d), und (f1) Durchführen einer Wärmebehandlung zum Sicherstellen der elektrischen Verbindung zwischen dem Halbleiterwafer und der Elektrode zwischen dem Schritt (f) und dem Schritt (d).
  2. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass es ferner die Schritte umfasst: (g) Anbringen der zweiten Hauptoberfläche des Halbleiterwafers an einem Zertrennband (8) zwischen dem Schritt (f1) und dem Schritt (d); und (h) Ausführen des Zertrennens an dem Halbleiterwafer, um den Halbleiterwafer in individuelle Chips zu zertrennen, zwischen dem Schritt (g) und dem Schritt (d).
  3. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass es ferner die Schritte umfasst: (i) Befestigen eines Oberflächenschutzbandes (4) an der Oberfläche des Harzelements, das zwischen dem Schritt (b) und dem Schritt (c) geebnet wird; und (j) Entfernen des Oberflächenschutzbandes vom Harzelement zwischen dem Schritt (f) und dem Schritt (f1).
  4. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Dicke des Harzelements, das auf der Seitenoberfläche des Halbleiterwafers ausgebildet wird, nach dem Schritt (c) 5 μm oder mehr ist.
  5. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Harzelement unter Verwendung einer gemischten Lösung, die Schwefelsäure und oxygeniertes Wasser enthält, in Schritt (d) entfernt wird.
  6. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Harzelement auch durch Ausführen einer Plasmabehandlung unter Verwendung von Sauerstoff in Schritt (d) entfernt wird.
  7. Verfahren zur Herstellung einer Halbleitervorrichtung mit den Schritten: (a) Aufbringen eines Harzelements (3) direkt auf eine erste Hauptoberfläche eines Halbleiterwafers (1) mit einer unebenen Struktur (2) auf der ersten Hauptoberfläche desselben; (b) Ebnen einer Oberfläche des Harzelements (3) durch Erhitzen des Harzelements; (c) Ausführen eines Verdünnungsprozesses für den Halbleiterwafer (1) auf einer zweiten Hauptoberfläche desselben nach dem Schritt (b); (d) Entfernen des Harzelements (3) vom Halbleiterwafer nach dem Schritt (c); (e) Ausbilden einer Diffusionsschicht (5) auf der zweiten Hauptoberfläche des Halbleiterwafers (1) zwischen dem Schritt (c) und dem Schritt (d); (f) Ausbilden eines Metallfilms als Elektrode (6) auf der zweiten Hauptoberfläche des Halbleiterwafers (1) zwischen dem Schritt (e) und dem Schritt (d); und (f1) Durchführen einer Wärmebehandlung zum Sicherstellen der elektrischen Verbindung zwischen dem Halbleiterwafer und der Elektrode zwischen dem Schritt (f) und dem Schritt (d).
DE102011084525.9A 2011-02-23 2011-10-14 Verfahren zur Herstellung einer Halbleitervorrichtung Active DE102011084525B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011036654A JP5599342B2 (ja) 2011-02-23 2011-02-23 半導体装置の製造方法
JP2011-036654 2011-02-23

Publications (2)

Publication Number Publication Date
DE102011084525A1 DE102011084525A1 (de) 2012-08-23
DE102011084525B4 true DE102011084525B4 (de) 2018-01-04

Family

ID=46605060

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011084525.9A Active DE102011084525B4 (de) 2011-02-23 2011-10-14 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US8574962B2 (de)
JP (1) JP5599342B2 (de)
KR (1) KR101309675B1 (de)
CN (1) CN102651314B (de)
DE (1) DE102011084525B4 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5959188B2 (ja) * 2011-12-05 2016-08-02 株式会社ディスコ ウエーハの加工方法
JPWO2014038310A1 (ja) * 2012-09-07 2016-08-08 富士電機株式会社 半導体素子の製造方法
JP5995640B2 (ja) * 2012-10-10 2016-09-21 三菱電機株式会社 半導体装置の製造方法
US8785234B2 (en) * 2012-10-31 2014-07-22 Infineon Technologies Ag Method for manufacturing a plurality of chips
JP6265594B2 (ja) 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
CN103151371A (zh) 2013-03-05 2013-06-12 矽力杰半导体技术(杭州)有限公司 一种晶圆结构以及应用其的功率器件
CN103199104B (zh) 2013-03-05 2016-04-27 矽力杰半导体技术(杭州)有限公司 一种晶圆结构以及应用其的功率器件
JP6054234B2 (ja) * 2013-04-22 2016-12-27 株式会社ディスコ ウエーハの加工方法
JP6396504B2 (ja) * 2014-06-06 2018-09-26 ザ プロクター アンド ギャンブル カンパニー ファセット容器
JP2015233034A (ja) * 2014-06-09 2015-12-24 三菱電機株式会社 半導体装置の製造方法
JP2016111139A (ja) * 2014-12-04 2016-06-20 株式会社ディスコ ウエーハの加工方法
USD865526S1 (en) 2015-12-04 2019-11-05 The Procter & Gamble Company Bottle
JP6510393B2 (ja) * 2015-12-15 2019-05-08 三菱電機株式会社 半導体装置の製造方法
JP6814613B2 (ja) * 2016-11-28 2021-01-20 株式会社ディスコ ウェーハの加工方法
USD931107S1 (en) 2017-09-08 2021-09-21 The Procter & Gamble Company Bottle
JP6762396B2 (ja) * 2019-04-04 2020-09-30 三菱電機株式会社 半導体装置の製造方法
WO2020235102A1 (ja) * 2019-05-23 2020-11-26 三菱電機株式会社 ダイシングテープの貼付方法
CN111900083B (zh) * 2020-07-01 2022-08-16 上海华虹宏力半导体制造有限公司 Igbt晶圆的减薄方法
JP1688406S (de) 2020-08-14 2021-06-28
TW202209548A (zh) 2020-08-27 2022-03-01 日商富士軟片股份有限公司 經加工的基材的製造方法、半導體元件的製造方法、及暫時黏合劑層形成用組成物

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020019084A1 (en) * 2000-02-15 2002-02-14 International Rectifier Corporation Process for forming power MOSFET device in float zone, non-epitaxial silicon
JP2006196710A (ja) * 2005-01-13 2006-07-27 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
US20080200037A1 (en) * 2007-02-16 2008-08-21 Yu-Pin Tsai Method of thinning a wafer
US20100264566A1 (en) * 2009-03-17 2010-10-21 Suss Microtec Inc Rapid fabrication of a microelectronic temporary support for inorganic substrates

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61283130A (ja) * 1985-06-07 1986-12-13 Nec Corp 半導体ウエ−ハの処理方法
JPH05114593A (ja) * 1991-10-23 1993-05-07 Fujitsu Ltd 半導体ウエハーの研削方法
JP4261260B2 (ja) * 2003-06-26 2009-04-30 日東電工株式会社 半導体ウエハの研削方法および半導体ウエハ研削用粘着シート
JP4665429B2 (ja) 2004-04-26 2011-04-06 富士電機システムズ株式会社 半導体素子の製造方法
JP2006261370A (ja) * 2005-03-17 2006-09-28 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置および半導体装置の製造方法
JP4840200B2 (ja) * 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP2009001732A (ja) * 2007-06-25 2009-01-08 Kaneka Corp ポリオレフィン系樹脂組成物
JP2009043931A (ja) * 2007-08-08 2009-02-26 Disco Abrasive Syst Ltd ウェーハの裏面研削方法
JP5317712B2 (ja) * 2008-01-22 2013-10-16 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP2010027686A (ja) * 2008-07-15 2010-02-04 Lintec Corp 表面保護用シートおよび半導体ウエハの研削方法
DE102008042168A1 (de) 2008-09-17 2010-03-18 Robert Bosch Gmbh Bremsscheibe
JP2011029483A (ja) 2009-07-28 2011-02-10 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011040561A (ja) * 2009-08-11 2011-02-24 Tokyo Electron Ltd 半導体装置の製造方法。
JP5320619B2 (ja) 2009-09-08 2013-10-23 三菱電機株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020019084A1 (en) * 2000-02-15 2002-02-14 International Rectifier Corporation Process for forming power MOSFET device in float zone, non-epitaxial silicon
JP2006196710A (ja) * 2005-01-13 2006-07-27 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
US20080200037A1 (en) * 2007-02-16 2008-08-21 Yu-Pin Tsai Method of thinning a wafer
US20100264566A1 (en) * 2009-03-17 2010-10-21 Suss Microtec Inc Rapid fabrication of a microelectronic temporary support for inorganic substrates

Also Published As

Publication number Publication date
KR20120096885A (ko) 2012-08-31
US8574962B2 (en) 2013-11-05
KR101309675B1 (ko) 2013-09-23
JP2012174956A (ja) 2012-09-10
CN102651314B (zh) 2015-07-15
JP5599342B2 (ja) 2014-10-01
DE102011084525A1 (de) 2012-08-23
CN102651314A (zh) 2012-08-29
US20120214278A1 (en) 2012-08-23

Similar Documents

Publication Publication Date Title
DE102011084525B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112013007505B4 (de) Halbleiterelement-Fertigungsverfahren
DE102015002542B4 (de) Waferteilungsverfahren
DE10256985B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelements
DE102011002546B4 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
DE102016222005B4 (de) Verfahren der Fertigung einer Halbleitervorrichtung
DE102013111016A1 (de) Vereinzelungsverfahren
DE102015115914B4 (de) Waferanordnung aufweisend einen Wafer und einen Wafer-Haltering
DE112014001822T5 (de) Verfahren zum Fertigen einer Halbleitervorrichtung
EP3970210A1 (de) Verfahren zur herstellung eines ein trägersubstrat aufweisenden displays, ein nach diesem verfahren hergestelltes trägersubstrat sowie ein für ein flexibles display bestimmtes deckglas
DE112018003116T5 (de) Halbleiterbauelementherstellungsverfahren und struktur mit befestigtem wafer
DE102012214817B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015102272A1 (de) Halbleitervorrichtung mit einem dielektrischen Material
DE102012223093A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2620998A1 (de) Verfahren zur herstellung von traegern fuer die verarbeitung von ic-chips
DE112017002888B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102006032488A1 (de) Vorrichtung und Verfahren zur Bearbeitung von Wafern
DE112013007641B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE112016000655T5 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102020126964A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014115549A1 (de) Waferanordnung, verfahren zum prüfen eines wafers und verfahren zum bearbeiten eines wafers
DE102014217271A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102019213504B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102007045285A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10029035C1 (de) Verfahren zur Bearbeitung eines Wafers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final