CN102651314B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN102651314B
CN102651314B CN201110307815.0A CN201110307815A CN102651314B CN 102651314 B CN102651314 B CN 102651314B CN 201110307815 A CN201110307815 A CN 201110307815A CN 102651314 B CN102651314 B CN 102651314B
Authority
CN
China
Prior art keywords
semiconductor wafer
resin component
component element
manufacture method
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110307815.0A
Other languages
English (en)
Other versions
CN102651314A (zh
Inventor
中田和成
寺崎芳明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN102651314A publication Critical patent/CN102651314A/zh
Application granted granted Critical
Publication of CN102651314B publication Critical patent/CN102651314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明涉及半导体装置的制造方法，其目的在于提供一种使被薄化加工了的半导体晶片的厚度均匀化，并且减少在其表面残存的异物数量的技术。半导体装置的制造方法具备：（a）在第1主面具有阶梯差结构（2）的半导体晶片（1）的表面上涂覆树脂构件（3）的工序；以及（b）加热树脂构件（3），使该树脂构件（3）的表面平坦化的工序，树脂构件（3）也在半导体晶片（1）侧面上形成。而且，该制造方法还具备：（c）在工序（b）之后，对半导体晶片（1）的背面实施半导体晶片（1）的薄化加工的工序；以及（d）在工序（c）之后，从半导体晶片（1）除去树脂构件（3）的工序。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法，特别涉及实施半导体晶片的薄化加工的技术。
背景技术
在半导体装置中，在存储器、微处理器等的领域中，正在开展利用3维安装等的封装件的高密度化。伴随于此，要求使半导体晶片的厚度变薄，在半导体装置的加工完成时的半导体晶片的厚度，现在变薄到25μｍ左右的厚度。
此外，在产业用电动机、汽车电动机等的逆变器电路、大容量服务器的电源装置、以及无停电电源装置等中，主要使用用于操作数百千瓦到数兆瓦的比较大的功率的功率半导体装置（Power Semiconductor Device）。在该功率半导体装置中，例如存在MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物场效应晶体管）、IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极晶体管）等的半导体开关。再有，作为IGBT，历来广泛地使用平面栅型的IGBT，但近年来为了高集成化，使用利用了沟槽栅的纵型的IGBT。
在这些功率半导体装置中，为了改善以导通特性等为代表的通电性能，进行使半导体晶片变薄的薄化加工。近年来，为了对成本方面/特性方面进行改善，基于通过FZ（Floating Zone，浮区）法而制作的晶片材料，通过薄型化到60μm左右的极薄晶片加工来制造器件。
在半导体晶片的薄化加工中，通常在应用了背磨（backgrinding）、抛光等机械式磨削（研磨）、和用于除去在机械磨削中产生的加工变形的湿法蚀刻、干法蚀刻等的化学式磨削（研磨）之后，进行各种各样的加工。历来，为了抑制起因于在半导体晶片形成的阶梯差结构等而在磨削时该半导体晶片破裂，在半导体晶片的形成有阶梯差结构的表面，粘贴有作为加强构件和阶梯差吸收构件的表面保护带（tape）。
可是，在近年来的薄型器件的情况下，表面阶梯差占器件总厚度的比率变大，利用表面保护带的阶梯差吸收是不充分的，在磨削加工时有时发生半导体晶片的破裂。
为了解决这样的问题，在专利文献1中，提出了通过在半导体晶片表面粘合表面保护带之后进行加热处理，从而使表面保护带变形来缓和在该表面存在的阶梯差，抑制半导体元件制作时的晶片破裂。此外，在专利文献2中，作为消除在表面保护带的表面存在的高阶梯差的方法，也提出了使用具备比阶梯差的高度厚的粘接层的表面保护带的方法。
现有技术文献
专利文献
专利文献1：日本特开2005-317570号公报；
专利文献2：日本特开2006-196710号公报。
发明要解决的问题
可是，在将表面保护带粘贴在半导体晶片表面的方法中，抑制阶梯差的影响的效果并不充分，结果存在晶片破损的情况。此外，也有在半导体晶片的一连串的工序结束的情况下，在晶片表面残存的异物数量多的问题。
发明内容
因此，本发明是鉴于上述那样的问题点而完成的，其目的在于提供一种使被薄化加工了的半导体晶片的厚度均匀化、并且减少在其表面残存的异物数量的技术。
用于解决课题的方案
本发明的半导体装置的制造方法具备：（a）在第1主面具有阶梯差结构的半导体晶片的所述第1主面上涂覆树脂构件的工序；以及（b）加热所述树脂构件，使该树脂构件的表面平坦化的工序，所述树脂构件也在所述半导体晶片侧面上形成。而且，该制造方法还具备：（c）在所述工序（b）之后，对所述半导体晶片的第2主面实施所述半导体晶片的薄化加工的工序；以及（d）在所述工序（c）之后，从所述半导体晶片除去所述树脂构件的工序。
发明的效果
根据本发明，能够使被薄化加工了的半导体晶片的厚度均匀化。因此，能够抑制半导体晶片破损。此外，能够减少在半导体晶片表面残存的异物的数量。
附图说明
图1是表示实施方式1的半导体装置的制造方法的流程图。
图2是表示步骤S1中的半导体晶片的状态的剖面图。
图3是表示步骤S2中的半导体晶片的状态的剖面图。
图4是表示步骤S3中的半导体晶片的状态的剖面图。
图5是表示步骤S3中的半导体晶片的状态的剖面示意图。
图6是表示步骤S4中的半导体晶片的状态的剖面图。
图7是表示步骤S5中的半导体晶片的状态的剖面示意图。
图8是表示半导体晶片侧面上的树脂构件的厚度和破裂率的关系的图。
图9是表示进行了实施方式1的半导体装置的制造方法后的半导体晶片的厚度测定的结果的图。
图10是表示进行了对比制造方法后的半导体晶片的厚度测定的结果的图。
图11是表示实施方式1的半导体装置的制造方法的效果的图。
图12是表示实施方式2的半导体装置的制造方法的流程图。
图13是表示实施方式2的半导体装置的制造方法的剖面图。
图14是表示实施方式2的半导体装置的制造方法的效果的图。
图15是表示实施方式3的半导体装置的制造方法的流程图。
图16是表示实施方式3的半导体装置的制造方法的剖面图。
图17是表示实施方式3的半导体装置的制造方法的效果的图。
具体实施方式
<实施方式1>
图1是表示本发明的实施方式1的半导体装置的制造方法的流程图。针对该制造方法的概略进行说明，在半导体晶片的形成有晶体管结构等的阶梯差结构的第1主面（以下称为“表面”）上，在形成树脂构件之后，对树脂构件进行加热。然后，在对半导体晶片的第2主面（以下称为“背面”）进行薄化加工之后，除去树脂构件。
图2~4是表示进行图1所示的步骤1~3的工序时的半导体晶片的状态的剖面图。接着，使用图1所示的流程图和图2~4所示的剖面图等，针对本实施方式的半导体装置的制造方法进行说明。
首先在步骤S1中，如图2所示，在半导体晶片1的表面形成晶体管结构、电极等的阶梯差结构2，完成表面晶片加工。
在步骤S2中，如图3所示，在半导体晶片1的形成有阶梯差结构2的表面上，直接涂覆树脂构件3（聚酰亚胺树脂等的热可塑性树脂）。再有，树脂构件3的厚度以比阶梯差构造2的阶梯差大的方式，充分厚地涂覆树脂构件3。
在步骤S3中，从半导体晶片1背面使用电热板等的加热单元，对树脂构件3进行加热。例如，对树脂构件3以200°C进行3分钟的热处理。由此，如图4所示，使树脂构件3的表面平坦化。
图5是表示向树脂构件3的加热结束时的半导体晶片1的端部的剖面示意图。如该图5所示，在本实施方式中，在加热结束时刻，在半导体晶片1侧面上也形成树脂构件3。在半导体晶片1侧面上形成树脂构件3是在步骤S2的树脂构件3的涂覆时刻也可，是在步骤S3的向树脂构件3的加热时刻也可。由此，能够保护半导体晶片1端部，能够抑制从该端部起的破裂以及该端部的缺损。
在步骤S4中，如图6所示，在树脂构件3的被平坦化了的面上，粘贴例如由聚对苯二甲酸乙酯（PET）构成的片基材和丙烯酸类的糊料构成的表面保护带4。当粘贴这样的保护带4时，能够在后述的薄化加工时保护树脂构件3，能够减少该加工时向树脂构件3的伤害。但是，如果不需要该效果的话，不进行本步骤S4也可。
在步骤S5中，对半导体晶片1的背面实施该半导体晶片1的薄化加工。在本实施方式中，作为该薄化加工，对半导体晶片1的背面进行机械式磨削。再有，根据需要，使用利用了包含氢氟酸和醋酸的混合酸的湿法蚀刻，对机械式磨削产生的破碎层进行化学式磨削也可。
图7是表示步骤S5后、也就是薄化加工实施后的半导体晶片1端部的状态的图。图8是表示图7所示的半导体晶片1侧面上的树脂构件3的厚度t、和加工装置中的晶片传送导致的半导体晶片1的破裂率的关系的图。
在本实施方式中，使在薄化加工实施后的在半导体晶片1侧面上形成的树脂构件3的厚度t是5μm以上。由此能够充分保护半导体晶片1端部，结果如图8所示，能够显著地降低半导体晶片1的破裂率。
在进行步骤S4的表面保护带4的粘贴工序的情况下，在步骤S5后，在步骤S6中，从树脂构件3剥离表面保护带4，进行下面说明的步骤S7的工序。在没有进行步骤S4的表面保护带4的粘贴工序的情况下，在步骤S5之后，进行步骤S7。
在步骤S7中，从半导体晶片1除去树脂构件3。再有，在树脂构件3的除去时，通过从半导体晶片1的上方滴下有机溶剂，对树脂构件3进行溶解除去也可，进行使用包含氧的等离子体对树脂构件3进行炭化来除去的所谓灰化（ashing）处理也可。
此外，在本实施方式中，使用包含硫酸和过氧化氢水（oxygenated water）的混合液来除去树脂构件3也可。在该情况下，能够可靠地从半导体晶片1除去树脂构件3。此外，利用该混合液进行除去，并且一起使用上述的包含氧的等离子体来除去树脂构件3也可。在该情况下，也能够可靠地从半导体晶片1除去树脂构件3。
如上所述，有各种各样的除去树脂构件3的方法，但在这里，使用有机溶剂来除去树脂构件3。
接着，实际通过本实施方式的制造方法来制作样品，确认了效果。具体地，作为步骤S1，在由硅构成的半导体晶片1表面形成具有10μm的阶梯差的阶梯差结构2。然后，作为步骤S2，以20μm的厚度涂覆树脂构件3，作为步骤S3，对树脂构件3以200°C进行3分钟加热的热处理。然后，作为步骤S4，粘贴厚度120μm的表面保护带4。作为步骤S5，使用横进给式磨削装置将半导体晶片1磨削到85μm之后，使用由氢氟酸/硝酸/硫酸/磷酸构成的混合酸，蚀刻到65μm。
图9是表示进行了实施方式1的半导体装置的制造方法后的半导体晶片1的厚度测定的结果的图。具体地，是表示在以上述条件对半导体晶片1进行了薄化加工后，使用利用红外光的非接触的厚度测定装置（Hamamastu Photonics制，Optical MicroGauge）沿着晶片的直径方向测定了该半导体晶片1的硅厚度时的结果的图。图10是表示不涂覆树脂构件3，在仅粘贴厚度120μm的表面保护带4并进行了薄化加工半导体晶片1的工序（以下，在本实施方式中称为“对比制造方法”）之后，同样地测定了该半导体晶片1的硅厚度时的结果的图。
从图10可知，在对比制造方法中，薄化后的半导体晶片的厚度不均匀。结果，因为半导体晶片1局部地变得过薄，所以晶片容易破损。
在这里，作为在对比制造方法中用于使厚度均匀化的改善方法，考虑以比较柔软的材质形成表面保护带4，通过表面保护带4来缓和阶梯差结构2的阶梯差。可是，在该情况下，相对于在半导体晶片1变薄时产生的晶片的弯曲，表面保护带4的刚性变得不充分，在加工装置中的晶片搬送等变得困难。
此外，作为其它的改善方法，考虑以比较容易流动的材质形成表面保护带4的糊料，通过该糊料来缓和阶梯差结构2的阶梯差。可是，在该情况下，当在上述的薄化加工中进行利用了上述混合酸的湿法蚀刻时，在表面保护带4端部露出的糊料与该混合酸反应，由此在表面保护带4剥离后，该反应了的糊料变为异物。此外，因为由此表面保护带4端部的糊料消失，所以容易产生半导体晶片1的破裂/缺损。进而，在进行在后述的实施方式中说明的那样的薄化加工以后的各种各样的工序的情况下，不仅是在半导体晶片1表面产生伤痕、异物，而且在之后的组装工序中产生芯片破裂的可能性高。
相对于此，如果是本实施方式的半导体装置的制造方法的话，能够通过树脂构件3充分地缓和阶梯差构造2的阶梯差，并且在薄化加工中树脂构件3具有充分的刚性，结果，如图9所示那样能够使被薄化了的半导体晶片1的厚度均匀。因此，能够抑制晶片破损。
图11是表示进行了本实施方式的半导体装置的制造方法、或进行了对比制造方法后在半导体晶片1的表面残存的异物的计数数量的图。从该图可知，根据本实施方式的半导体装置的制造方法，与对比制造方法相比，能够减少在半导体晶片1表面残存的异物的数量。
针对其理由进行考察，异物产生的主要原因如上述那样，认为是因为表面保护带4的糊料与上述的湿法蚀刻的混合酸进行反应而成为残渣（异物）。相对于此，在本实施方式中，在树脂构件3除去时表面保护带4已经被剥离，原本就不产生该残渣。此外，假设即使有某种异物残存在树脂构件3上，该异物在树脂构件3除去时也被剥除。结果，根据本实施方式的半导体装置的制造方法，认为能够减少在半导体晶片1表面残存的异物的数量。
如上所述，根据本实施方式的半导体装置的制造方法，能够使薄化加工了的半导体晶片1的厚度均匀化。因此，能够抑制半导体晶片1破损。此外，能够减少在半导体晶片1表面残存的异物的数量。
<实施方式2>
图12是表示本发明的实施方式2的半导体装置的制造方法的流程图。再有，在本实施方式的半导体装置的制造方法中，针对与实施方式1的制造方法的构成要素和工序相类似的部分赋予相同的符号，在以下以与实施方式1差异较大的部分为中心来进行说明。
如图12所示，本实施方式的制造方法是在实施方式1的制造流程（图1）中，在薄化加工的实施工序（步骤S5）、树脂构件3的除去工序（步骤S7）之间，追加了步骤S11、S12的工序。更具体地，步骤S11在薄化加工的实施工序（步骤S5）和表面保护带4的剥离工序（步骤S6）之间进行，步骤S12在该剥离工序（步骤S6）和树脂构件3的除去工序（步骤S7）之间进行。
再有，在本实施方式中，与表面保护带4相关的步骤S4、S6不是必须的，在不进行该步骤S4、S6的情况下，在步骤S5后，接着依次进行步骤S11、S12、S7。
以下，针对步骤S11、S12分别详细地进行说明。
在步骤S11中，如图13所示，在半导体晶片1背面形成扩散层5。在本实施方式中，在该步骤S11中，在半导体晶片1背面进行离子注入后，通过进行用于使该离子活化的利用电炉、激光的处理，从而形成扩散层5。
在步骤S12中，如图13所示，在半导体晶片1背面上形成电极6。在本实施方式中，在该步骤S12中，例如使用蒸镀、溅射等的成膜处理，在半导体晶片1背面上形成铝、钛、镍、金等的金属膜，对该金属膜进行图案化而形成电极6。之后，为了使形成有扩散层5的半导体晶片1（例如硅晶片）与该金属膜（例如铝）的电连接可靠，例如施加300~450°C的热处理，使硅和铝相互扩散。再有，在本步骤S12之前进行表面保护带4的剥离工序（步骤S6）的理由在于，通常表面保护带4不具有对于热处理的耐性，为了回避在上述那样的高温的热处理时熔融。
在步骤S12之后，与实施方式1同样地，在步骤S7中，从半导体晶片1除去树脂构件3。再有，在树脂构件3的除去时，通过从半导体晶片1的上方滴下有机溶剂，对树脂构件3进行溶解除去也可，进行上述的灰化处理来除去树脂构件3也可。此外，在本实施方式中，使用包含硫酸和过氧化氢水的混合液来除去树脂构件3也可，与该利用混合液的除去一起，一并使用上述的灰化处理来除去树脂构件3也可。
图14是表示进行了本实施方式的半导体装置的制造方法、或进行了不设置树脂构件3而在晶片背面形成电极6的制造方法（以下，在本实施方式中称为“对比制造方法”）后在半导体晶片1的表面残存的伤痕/异物的计数数量的图。从该图可知，根据本实施方式的半导体装置的制造方法，与对比制造方法相比，能够减少在半导体晶片1表面残存的伤痕/异物的数量。
针对其理由进行考察，伤痕/异物产生的主要原因，认为是由于在表面保护带4剥离后，在电极6形成时使半导体晶片1的表面侧吸附在工作台的原因。相对于此，在本实施方式中，半导体晶片1表面被树脂构件3保护，半导体晶片1表面不与工作台直接接触。结果，根据本实施方式的半导体装置的制造方法，认为能够减少在半导体晶片1表面残存的伤痕/异物的数量。
再有，在对比制造方法中，作为用于防止其的改善方法，考虑在粘贴了表面保护带4的状态下，进行形成扩散层5的离子注入处理、形成电极6的成膜处理。可是，由于这些处理均是在真空中施加了热负荷的加工，所以在离子注入处理中，由于来自表面保护带4的糊料的释气而产生离子注入不良，此外在成膜处理中，产生电极6的膜质不均等的问题。因此，在对比制造方法中，认为难以获得本实施方式的制造方法那样的效果。
<实施方式3>
图15是表示本发明的实施方式3的半导体装置的制造方法的流程图。再有，在本实施方式的半导体装置的制造方法中，针对与实施方式2的制造方法的构成要素和工序相类似的部分赋予相同的符号，在以下以与实施方式1差异较大的部分为中心来进行说明。
如图15所示，本实施方式的制造方法是在实施方式2的制造流程（图12）中，在电极形成工序（步骤S12）和树脂构件3的除去工序（步骤S7）之间，追加了步骤S21、S22的工序。再有，在本实施方式中，与表面保护带4相关的步骤S4、S6也不是必须的。
以下，针对步骤S21、S22分别详细地进行说明。
在步骤S21中，如图16所示，在以堵塞切割框（dicing frame）7的孔的方式设置的切割带8，装设半导体晶片1背面。再有，切割带8具有设置有糊料的面，通过该糊料，半导体晶片1和切割带8被固接。
在步骤S22中，将在切割带8装设的半导体晶片1例如使用具有刀片、激光等的切割装置进行切断，形成将该半导体晶片1单片化了的芯片。
在步骤S22之后，在步骤S7中，从半导体晶片1除去树脂构件3。再有，在树脂构件3的除去时，通过从半导体晶片1的上方（切割框7上）滴下有机溶剂，对树脂构件3进行溶解除去也可，进行上述的灰化处理来除去树脂构件3也可。
图17是表示在进行了本实施方式的半导体装置的制造方法、或进行了不设置树脂构件3而进行切割的制造方法（以下，在本实施方式中称为“对比制造方法”）后薄化到65μm厚度，在单片变化为各芯片后的半导体晶片1表面残存的异物（切割的切屑等）的计数数量的图。从该图可知，根据本实施方式的半导体装置的制造方法，与对比制造方法相比，能够减少在半导体晶片1表面残存的异物的数量。
附图标记说明
1 半导体晶片；2 阶梯差结构；3 树脂构件；4 表面保护带；5 扩散层；6 电极；8 切割带。

Claims (8)

1.一种半导体装置的制造方法，其中，具备：
工序a，在第1主面具有阶梯差结构的半导体晶片的所述第1主面上涂覆由热可塑性树脂构成的树脂构件；以及
工序b，与所述半导体晶片相比将所述树脂构件配置在上侧，并对所述树脂构件在上表面露出的状态下进行加热，使该树脂构件的表面平坦化，
所述树脂构件也在所述半导体晶片侧面上形成，
所述半导体装置的制造方法还具备：
工序c，在所述工序b之后，对所述半导体晶片的第2主面实施所述半导体晶片的薄化加工；以及
工序d，在所述工序c之后，从所述半导体晶片除去所述树脂构件。
2.根据权利要求1所述的半导体装置的制造方法，其中，还具备：
工序e，在所述工序c和所述工序d之间，在所述半导体晶片的所述第2主面形成扩散层；
工序f，在所述工序e和所述工序d之间，在所述半导体晶片的所述第2主面上形成电极。
3.根据权利要求2所述的半导体装置的制造方法，其中，还具备：
工序g，在所述工序f和所述工序d之间，将所述半导体晶片的所述第2主面装设到切割带；
工序h，在所述工序g和所述工序d之间，通过对所述半导体晶片进行切割而使其单片化为芯片。
4.根据权利要求1至权利要求3的任一项所述的半导体装置的制造方法，其中，还具备：
工序i，在所述工序b和所述工序c之间，在所述树脂构件的被平坦化了的表面上粘贴表面保护带；以及
工序j，在所述工序c和所述工序d之间，将所述表面保护带从所述树脂构件进行剥离。
5.根据权利要求1至权利要求3的任一项所述的半导体装置的制造方法，其中，
在所述工序c后的所述半导体晶片侧面上形成的所述树脂构件的厚度是5μm以上。
6.根据权利要求1或权利要求2所述的半导体装置的制造方法，其中，
在所述工序d中，使用包含硫酸和过氧化氢水的混合液来除去所述树脂构件。
7.根据权利要求6所述的半导体装置的制造方法，其中，
在所述工序d中，一并使用包含氧的等离子体处理来除去所述树脂构件。
8.一种半导体装置的制造方法，其中，具备：
工序a，在第1主面具有阶梯差结构的半导体晶片的所述第1主面上直接涂覆由热可塑性树脂构成的树脂构件；
工序b，与所述半导体晶片相比将所述树脂构件配置在上侧，并对所述树脂构件在上表面露出的状态下进行加热，使该树脂构件的表面平坦化；
工序c，在所述工序b之后，对所述半导体晶片的第2主面实施所述半导体晶片的薄化加工；以及
工序d，在所述工序c之后，从所述半导体晶片除去所述树脂构件。
CN201110307815.0A 2011-02-23 2011-10-12 半导体装置的制造方法 Active CN102651314B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011036654A JP5599342B2 (ja) 2011-02-23 2011-02-23 半導体装置の製造方法
JP2011-036654 2011-02-23

Publications (2)

Publication Number Publication Date
CN102651314A CN102651314A (zh) 2012-08-29
CN102651314B true CN102651314B (zh) 2015-07-15

Family

ID=46605060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110307815.0A Active CN102651314B (zh) 2011-02-23 2011-10-12 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US8574962B2 (zh)
JP (1) JP5599342B2 (zh)
KR (1) KR101309675B1 (zh)
CN (1) CN102651314B (zh)
DE (1) DE102011084525B4 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5959188B2 (ja) * 2011-12-05 2016-08-02 株式会社ディスコ ウエーハの加工方法
JPWO2014038310A1 (ja) * 2012-09-07 2016-08-08 富士電機株式会社 半導体素子の製造方法
JP5995640B2 (ja) * 2012-10-10 2016-09-21 三菱電機株式会社 半導体装置の製造方法
US8785234B2 (en) * 2012-10-31 2014-07-22 Infineon Technologies Ag Method for manufacturing a plurality of chips
JP6265594B2 (ja) 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
CN103151371A (zh) 2013-03-05 2013-06-12 矽力杰半导体技术(杭州)有限公司 一种晶圆结构以及应用其的功率器件
CN103199104B (zh) 2013-03-05 2016-04-27 矽力杰半导体技术(杭州)有限公司 一种晶圆结构以及应用其的功率器件
JP6054234B2 (ja) * 2013-04-22 2016-12-27 株式会社ディスコ ウエーハの加工方法
JP6396504B2 (ja) * 2014-06-06 2018-09-26 ザ プロクター アンド ギャンブル カンパニー ファセット容器
JP2015233034A (ja) * 2014-06-09 2015-12-24 三菱電機株式会社 半導体装置の製造方法
JP2016111139A (ja) * 2014-12-04 2016-06-20 株式会社ディスコ ウエーハの加工方法
USD865526S1 (en) 2015-12-04 2019-11-05 The Procter & Gamble Company Bottle
JP6510393B2 (ja) * 2015-12-15 2019-05-08 三菱電機株式会社 半導体装置の製造方法
JP6814613B2 (ja) * 2016-11-28 2021-01-20 株式会社ディスコ ウェーハの加工方法
USD931107S1 (en) 2017-09-08 2021-09-21 The Procter & Gamble Company Bottle
JP6762396B2 (ja) * 2019-04-04 2020-09-30 三菱電機株式会社 半導体装置の製造方法
WO2020235102A1 (ja) * 2019-05-23 2020-11-26 三菱電機株式会社 ダイシングテープの貼付方法
CN111900083B (zh) * 2020-07-01 2022-08-16 上海华虹宏力半导体制造有限公司 Igbt晶圆的减薄方法
JP1688406S (zh) 2020-08-14 2021-06-28
TW202209548A (zh) 2020-08-27 2022-03-01 日商富士軟片股份有限公司 經加工的基材的製造方法、半導體元件的製造方法、及暫時黏合劑層形成用組成物

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61283130A (ja) * 1985-06-07 1986-12-13 Nec Corp 半導体ウエ−ハの処理方法
JPH05114593A (ja) * 1991-10-23 1993-05-07 Fujitsu Ltd 半導体ウエハーの研削方法
US6426248B2 (en) 2000-02-15 2002-07-30 International Rectifier Corporation Process for forming power MOSFET device in float zone, non-epitaxial silicon
JP4261260B2 (ja) * 2003-06-26 2009-04-30 日東電工株式会社 半導体ウエハの研削方法および半導体ウエハ研削用粘着シート
JP4665429B2 (ja) 2004-04-26 2011-04-06 富士電機システムズ株式会社 半導体素子の製造方法
JP2006196710A (ja) * 2005-01-13 2006-07-27 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
JP2006261370A (ja) * 2005-03-17 2006-09-28 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置および半導体装置の製造方法
TWI324802B (en) 2007-02-16 2010-05-11 Advanced Semiconductor Eng Method of thinning wafer
JP4840200B2 (ja) * 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP2009001732A (ja) * 2007-06-25 2009-01-08 Kaneka Corp ポリオレフィン系樹脂組成物
JP2009043931A (ja) * 2007-08-08 2009-02-26 Disco Abrasive Syst Ltd ウェーハの裏面研削方法
JP5317712B2 (ja) * 2008-01-22 2013-10-16 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP2010027686A (ja) * 2008-07-15 2010-02-04 Lintec Corp 表面保護用シートおよび半導体ウエハの研削方法
DE102008042168A1 (de) 2008-09-17 2010-03-18 Robert Bosch Gmbh Bremsscheibe
US20100264566A1 (en) 2009-03-17 2010-10-21 Suss Microtec Inc Rapid fabrication of a microelectronic temporary support for inorganic substrates
JP2011029483A (ja) 2009-07-28 2011-02-10 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011040561A (ja) * 2009-08-11 2011-02-24 Tokyo Electron Ltd 半導体装置の製造方法。
JP5320619B2 (ja) 2009-09-08 2013-10-23 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
DE102011084525B4 (de) 2018-01-04
KR20120096885A (ko) 2012-08-31
US8574962B2 (en) 2013-11-05
KR101309675B1 (ko) 2013-09-23
JP2012174956A (ja) 2012-09-10
JP5599342B2 (ja) 2014-10-01
DE102011084525A1 (de) 2012-08-23
CN102651314A (zh) 2012-08-29
US20120214278A1 (en) 2012-08-23

Similar Documents

Publication Publication Date Title
CN102651314B (zh) 半导体装置的制造方法
US20210104487A1 (en) Processed stacked dies
US9870938B2 (en) Semiconductor element producing method by flattening protective tape
US9653412B1 (en) Method of manufacturing semiconductor device
CN107180788A (zh) 元件芯片的制造方法
US8993413B2 (en) Method of manufacturing semiconductor device
US20170076982A1 (en) Device manufacturing method
JP2007335659A (ja) 半導体装置の製造方法
JP2009212439A (ja) 半導体装置の製造方法および半導体製造装置
CN113649709A (zh) 晶圆切割方法
JP2011009341A (ja) 半導体装置の製造方法
CN107251201A (zh) 半导体装置的制造方法
US9859144B2 (en) Method of manufacturing element chip
JP7370215B2 (ja) 半導体装置の製造方法
CN105765701A (zh) 半导体装置的制造方法
CN107180752A (zh) 元件芯片及其制造方法
EP4138116B1 (en) Method for manufacturing semiconductor element
JP6268767B2 (ja) 半導体装置の製造方法
JP5995640B2 (ja) 半導体装置の製造方法
CN115522166A (zh) 一种晶圆蒸镀异常的处理方法
US6380090B1 (en) Protecting method applied to the semiconductor manufacturing process
US20130330931A1 (en) Method of making a semiconductor device
US6828177B2 (en) Gate pad protection structure for power semiconductor device and manufacturing method therefor
CN117642841A (zh) 用于制造碳化硅半导体构件的方法
CN114121767A (zh) 晶圆键合结构及晶圆键合方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant