CN107180752A - 元件芯片及其制造方法 - Google Patents

元件芯片及其制造方法 Download PDF

Info

Publication number
CN107180752A
CN107180752A CN201710088442.XA CN201710088442A CN107180752A CN 107180752 A CN107180752 A CN 107180752A CN 201710088442 A CN201710088442 A CN 201710088442A CN 107180752 A CN107180752 A CN 107180752A
Authority
CN
China
Prior art keywords
diaphragm
layer
substrate
damage field
cut zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710088442.XA
Other languages
English (en)
Other versions
CN107180752B (zh
Inventor
水野文二
广岛满
置田尚吾
松原功幸
针贝笃史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN107180752A publication Critical patent/CN107180752A/zh
Application granted granted Critical
Publication of CN107180752B publication Critical patent/CN107180752B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Laser Beam Processing (AREA)

Abstract

一种元件芯片及其制造方法，用保护膜被覆解理起点来提高元件芯片的抗弯强度。该制造方法包括：准备基板的工序；激光划片工序，对基板的分割区域照射激光而形成第1及第2损伤区域；各向异性蚀刻工序，将基板暴露于第1等离子体来除去第1损伤区域，并使第2损伤区域的一部分露出。还包括：保护膜沉积工序，使保护膜沉积在元件区域、分割区域和露出的第2损伤区域的一部分；保护膜蚀刻工序，将基板暴露于第2等离子体来除去沉积在分割区域的保护膜的一部分及沉积在元件区域的保护膜，并使覆盖第2损伤区域的一部分的保护膜残留。还包括等离子体切割工序，在用支承构件支承了第2主面的状态下将基板暴露于第3等离子体来将基板分割为元件芯片。

Description

元件芯片及其制造方法
技术领域
本发明涉及元件芯片及其制造方法，尤其涉及抗弯强度优异的元件芯片的制造方法。
背景技术
如图5A～C所示，元件芯片通过切割包括作为半导体层的第1层31和包含绝缘膜的第2层32的基板30来制造。基板30具备对基板30进行区划的分割区域R11和由分割区域R11划定的多个元件区域R12(图5A)。通过除去基板30的分割区域R11，从而基板30被切割，形成多个元件芯片130。专利文献1教导了利用激光L划刻了分割区域则1之后(图5B)，利用等离子体P进行蚀刻(图5C)，从而切割基板30。
在先技术文献
专利文献
专利文献1：JP特表2013-535114号公报
在激光划片工序(图5B)中，通常由于热效应而会在基板30形成损伤区域DR。损伤区域DR由于热传播而形成得比照射激光的分割区域R11宽。因此，之后，即使通过等离子体蚀刻除去分割区域R11，在元件区域R12，即，在被切割的元件芯片130的端面也会残留损伤区域DR(图5C)。在损伤区域DR中，在结晶紊乱或多结晶的情况下，会发生晶粒的粗大化。因此，尤其是残留在第1层31的损伤区域DR，易成为第1层31解理的起点，会成为元件芯片130损伤的原因。也就是说，在该方法中，元件芯片130的抗弯强度容易降低。
发明内容
本公开所涉及的发明的一方面涉及一种元件芯片的制造方法，包括以下工序。即，元件芯片的制造方法包括：准备基板的工序、激光划片工序、激光划片工序之后进行的各向异性蚀刻工序、各向异性蚀刻工序之后进行的保护膜沉积工序、保护膜沉积工序之后进行的保护膜蚀刻工序、保护膜蚀刻工序之后进行的等离子体切割工序。
在准备基板的工序中，准备具备第1主面以及第2主面，并且具备作为半导体层的第1层和包含形成在第1层的第1主面侧的绝缘膜的第2层，并且具备多个元件区域和划定元件区域的分割区域的基板。
在激光划片工序中，对分割区域从第1主面侧照射激光，从而在分割区域形成具备露出第1层的露出部的开口，并且在露出部形成第1损伤区域，在第1损伤区域的附近且第1层的被第2层覆盖的部分形成第2损伤区域。
在各向异性蚀刻工序中，通过使基板暴露于第1等离子体来各向异性地蚀刻第1损伤区域，从而除去第1损伤区域，并且使第2损伤区域的一部分露出。
保护膜沉积工序，使保护膜沉积在元件区域、分割区域和露出的第2损伤区域的一部分。
保护膜蚀刻工序，使基板暴露于第2等离子体来各向异性地蚀刻保护膜，从而除去沉积在分割区域的保护膜的一部分以及沉积在元件区域的保护膜，并且使覆盖第2损伤区域的一部分的保护膜残留。
等离子体切割工序，在用支承构件支承了第2主面的状态下，将基板暴露于第3等离子体来各向异性地蚀刻分割区域，从而将基板分割为具备元件区域的多个元件芯片。
本公开所涉及的发明的另一方面涉及一种元件芯片。该元件芯片具备第1层和第2层，第1层是半导体层且具备层叠面和与层叠面相反的一侧的面，第2层包含层叠在层叠面上的绝缘膜。而且，元件芯片具备：阶梯，其形成在第1层的层叠面侧的周缘部；和保护膜，其覆盖第2层的端面、阶梯的台阶面和从台阶面上升的上升面。而且，元件芯片的第1层具备在阶梯的所述上升面由保护膜被覆的损伤区域。
发明效果
根据本公开所涉及的发明，因为用保护膜被覆会成为解理的起点的损伤区域，所以元件芯片的抗弯强度提高。
附图说明
图1A是表示本公开的实施方式所涉及的制造方法的一个工序的剖视图。
图1B是表示本公开的实施方式所涉及的制造方法的一个工序的剖视图。
图1C是表示本公开的实施方式所涉及的制造方法的一个工序的剖视图。
图1D是表示本公开的实施方式所涉及的制造方法的一个工序的剖视图。
图1E是表示本公开的实施方式所涉及的制造方法的一个工序的剖视图。
图1F是表示本公开的实施方式所涉及的制造方法的一个工序的剖视图。
图2A是表示本公开的实施方式所涉及的元件芯片的剖视图。
图2B是表示本公开的其他实施方式所涉及的元件芯片的剖视图。
图3A是表示本公开的实施方式所涉及的运输载体的俯视图。
图3B是相同运输载体的图3A的3B-3B剖视图。
图4是用剖面表示本公开的实施方式所涉及的等离子体处理装置的概略构造的概念图。
图5A是表示现有元件芯片的制造方法的一个工序的剖视图。
图5B是表示现有元件芯片的制造方法的一个工序的剖视图。
图5C是表示现有元件芯片的制造方法的一个工序的剖视图。
符号说明
10：基板
10A：开口
10X：第1主面
10Y：第2主面
11：第1层
111：第1分割区域
111a：露出部
112：第1元件区域
112B：阶梯
112Ba：台阶面
112Bb：上升面
112X：层叠面
112Y：与层叠面相反的一侧的面
12：第2层
121：第2分割区域
122：第2元件区域
13：保护膜
110：元件芯片
20：运输载体
21：框架
21a：凹口
21b：切角
22：支承构件
22a：粘合面
22b：非粘合面
200：等离子体处理装置
203：真空腔
203a：气体导入口
203b：排气口
208：电介质构件
209：天线
210A：第1高频电源
210B：第2高频电源
211：载置台
212：工艺气体源
213：灰化气体源
214：减压机构
215：电极层
216：金属层
217：基台
218：外周部
219：ESC电极
220：高频电极部
221：升降杆
222：支承部
223A、223B：升降机构
224：盖
224W：窗部
225：冷媒循环装置
226：直流电源
227：冷媒流路
228：控制装置
229：外周环
30：基板
31：第1层
32：第2层
130：元件芯片
具体实施方式
在本实施方式中，通过由激光形成的损伤区域不从被切割的元件芯片露出的方法，也就是说，使元件芯片内存在损伤区域的方法，来切割基板。其包括：准备基板的工序、激光划片工序、激光划片工序之后进行的各向异性蚀刻工序、各向异性蚀刻工序之后进行的保护膜沉积工序、保护膜沉积工序之后进行的保护膜蚀刻工序、保护膜蚀刻工序之后进行的等离子体切割工序。
在准备基板的工序中，准备具备第1主面以及第2主面、具备作为半导体层的第1层和包含形成在第1层的第1主面侧的绝缘膜的第2层，并且具备多个元件区域和划定元件区域的分割区域的基板。
激光划片工序，对分割区域从第1主面侧照射激光，从而在分割区域形成具备露出第1层的露出部的开口，并且在露出部形成第1损伤区域，在第1损伤区域的附近且第1层的被第2层覆盖的部分形成第2损伤区域。
各向异性蚀刻工序，在激光划片工序之后，使基板暴露于第1等离子体来各向异性地蚀刻第1损伤区域，从而除去第1损伤区域，并且使第2损伤区域的一部分露出。
保护膜沉积工序，在各向异性蚀刻工序之后，使保护膜沉积在元件区域、分割区域和露出的第2损伤区域的一部分。
保护膜蚀刻工序，在保护膜沉积工序之后，使基板暴露于第2等离子体来各向异性地蚀刻保护膜，从而除去沉积在分割区域的保护膜的一部分以及沉积在元件区域的保护膜，并且使覆盖第2损伤区域的一部分的保护膜残留。
等离子体切割工序，在保护膜蚀刻工序之后，在用支承构件支承了第2主面的状态下，将基板暴露于第3等离子体来各向异性地蚀刻分割区域，从而将基板分割为具备元件区域的多个元件芯片。通过这些方法，来制造元件芯片。
参照图1A～图1F来说明本实施方式所涉及的制造方法。图1A～图1F是表示本实施方式所涉及的制造方法的各工序的剖视图。
(1)准备工序
首先，准备成为切割对象的基板10(图1A)。基板10具备第1主面10X以及第2主面10Y，并且具备作为半导体层的第1层11和包含形成在第1层11的第1主面10X侧的绝缘膜的第2层12。此外，基板10被区划为分割区域R1和由分割区域R1划定的多个元件区域R2。因此，第1层11具备与分割区域R1对应的第1分割区域111和与元件区域R2对应的多个第1元件区域112。第2层12具备与分割区域R1对应的第2分割区域121和与元件区域R2对应的多个第2元件区域122。在基板10的元件区域R2(第1元件区域112以及第2元件区域122)中，可以形成半导体电路、电子部件元件、MEMS等的电路层(均未图示)。
第1层11是例如由硅(Si)、砷化镓(GaAs)、氮化镓(GaN)、碳化硅(SiC)等构成的半导体层。第2层12至少包含绝缘膜。绝缘膜例如包括二氧化硅(SiO2)、氮化硅(Si3N4)、钽酸锂(LiTaO3)、铌酸锂(LiNbO3)等。第2层12除了包含绝缘膜之外，还可以包含多层布线层(例如，low-k(低介电常数)材料和铜(Cu)布线层的层叠体)、金属材料、树脂保护层(例如，聚酰亚胺)、抗蚀剂等。
(2)激光划片工序
在激光划片工序中，从第1主面10X侧向第2分割区域121照射激光L，从而除去第2分割区域121的一部分，形成露出了一部分第1分割区域111的开口10A(图1B)。换言之，在激光划片工序中，使第1分割区域111的一部分露出而形成露出部111a。激光L的中心波长没有特别限定，例如是350～600nm。
由于激光L的照射，在开口10A的周围形成受到激光L的热效应的损伤区域DR。因此，在露出部111a的下方形成第1损伤区域DR1，并且在第1损伤区域DR1的附近且被第2层12覆盖的第1层11也形成第2损伤区域DR2。第2损伤区域DR2例如形成为夹着或者包围第1损伤区域DR1。此外，在第2元件区域122的端面还形成第3损伤区域DR3。在图1B～图1F中，用虚线表示损伤区域DR与其以外的区域的边界面S。损伤区域DR1、DR2、DR3的厚度根据激光L的照射条件、照射激光L的部分的材质而变化，例如是0.1～10μm左右。
在图1B中，在激光划片工序中，在第1分割区域111的表面形成了露出部111a，但不限定于此。例如，在激光划片工序中，也可以将第1分割区域111划片到第2主面10Y附近。第1分割区域111被激光划片的量越多，元件芯片110内存在的损伤区域DR变得越大，越容易发挥损伤区域DR的效果(参照后述)。
根据操作性的观点，优选在用支承构件22(参照图1F)支承了第2主面10Y的状态下进行激光划片工序以后的工序。支承构件22的材质没有特别限定。其中，若考虑在用支承构件22支承了基板10的状态下进行切割，则基于容易拾取所得到的元件芯片110的观点，优选支承构件22是具有柔韧性的树脂膜。在该情况下，根据操作性的观点，如图3所示，支承构件22固定于框架21。以下，将框架21和固定于框架21的支承构件22一起称为运输载体20。图3A是表示运输载体20的俯视图，图3B是图3A所涉及的运输载体20的3B-3B剖视图。
树脂膜的材质没有特别限定，例如可以列举，聚乙烯以及聚丙烯等聚烯烃、聚对苯二甲酸乙二醇酯等聚酯等的热可塑性树脂。在树脂膜中，可以混合用于附加伸缩性的橡胶成分(例如，乙烯-丙烯橡胶(EPM)、乙烯-丙烯-二烯橡胶(EPDM)等)、增塑剂、软化剂、抗氧化剂、导电性材料等的各种添加剂。此外，上述热可塑性树脂也可以具有丙烯酸基等表现光聚合反应的官能基。
支承构件22具备例如具有粘合剂的面(粘合面22a)和没有粘合剂的面(非粘合面22b)。粘合面22a的外周缘粘接在框架21的一个面上，覆盖框架21的开口。在粘合面22a的从框架21的开口露出的部分粘接并支承基板10。等离子体处理时，支承构件22载置在等离子体处理载置台(以下仅称为载置台)上，使得载置台和非粘合面22b相接。
优选粘合面22a由通过紫外线(UV)的照射而粘合力减小的粘合成分构成。据此，在等离子体切割后拾取元件芯片110时，通过进行UV照射，从而元件芯片110容易从粘合面22a剥离，从而变得易于拾取。例如，支承构件22通过在树脂膜的单面涂敷5～20μm厚度的UV固化型丙烯酸粘合剂而得到。
框架21是具有与基板10的整体相同或其以上的面积的开口的框体，具有规定宽度以及基本恒定的较薄的厚度。框架21具有能够在保持了支承构件22以及基板10的状态下运输的程度的刚性。框架21的开口的形状没有特别限定，例如，可以是圆形、矩形、六边形等多边形。在框架21上可以设置用于定位的凹口21a、切角21b。作为框架21的材质，例如可以列举铝、不锈钢等金属、树脂等。
(3)各向异性蚀刻工序
在激光划片工序之后，将基板10暴露于第1等离子体P1，实施各向异性蚀刻(图1C)。据此，除去从开口10A露出的第1损伤区域DR1。此时，在激光划片工序所形成的第2损伤区域DR2的一部分从第1元件区域112的端面露出。
参照图4来具体说明等离子体蚀刻、后述的等离子体CVD以及等离子体切割中所使用的等离子体处理装置200，但是等离子体处理装置不限定于此。图4概略地示出本实施方式中使用的等离子体处理装置200的构造的剖面。
等离子体处理装置200具备载置台211。运输载体20搭载在载置台211上，使得支承构件22的保持了基板10的面朝向上方。在载置台211的上方，配置了覆盖框架21以及支承构件22的至少一部分并且具有用于使基板10的至少一部分露出的窗部224W的盖224。
载置台211以及盖224配置在反应室(真空腔203)内。真空腔203呈上部开口了的大概圆筒状，上部开口由作为盖体的电介质构件208封闭。作为构成真空腔203的材料，可以例示铝、不锈钢(SUS)、对表面进行了防蚀铝处理的铝等。作为构成电介质构件208的材料，可以例示氧化钇(Y2O3)、氮化铝(AlN)、氧化铝(Al2O3)、石英(SiO2)等电介质材料。在电介质构件208的上方，配置了作为上部电极的天线209。天线209与第1高频电源210A电连接。载置台211配置在真空腔203内的底部侧。
在真空腔203连接了气体导入口203a。在气体导入口203a分别通过配管连接了作为工艺气体的供给源的工艺气体源212以及灰化气体源213。此外，在真空腔203设置了排气口203b，在排气口203b连接了包含用于排放真空腔203内的气体从而减压的真空泵的减压机构214。
载置台211具备分别呈大致圆形的电极层215、金属层216、支承电极层215以及金属层216的基台217和包围电极层215、金属层216以及基台217的外周部218。外周部218由具有导电性以及耐蚀刻性的金属构成，从等离子体保护电极层215、金属层216以及基台217。在外周部218的上表面配置了圆环状的外周环229。外周环229具有从等离子体保护外周部218的上表面的作用。电极层215以及外周环229例如由上述电介质材料构成。
在电极层215的内部配置了构成静电吸附机构的电极部(以下称为ESC电极219)和电连接于第2高频电源210B的高频电极部220。在ESC电极219电连接了直流电源226。静电吸附机构由ESC电极219以及直流电源226构成。
金属层216例如由在表面形成了防蚀铝被覆的铝等构成。在金属层216内形成了冷媒流路227。冷媒流路227对载置台211进行冷却。通过冷却载置台211，从而冷却搭载在载置台211上的支承构件22，并且还冷却其一部分与载置台211接触的盖224。据此，抑制基板10、支承构件22由于在等离子体处理中被加热而被损伤。冷媒流路227内的冷媒通过冷媒循环装置225而循环。
在载置台211的外周附近配置了贯通载置台211的多个支承部222。支承部222由升降机构223A进行升降驱动。若运输载体20被运输到真空腔203内，则交接给上升到规定位置的支承部222。支承部222支承运输载体20的框架21。通过支承部22的上端面下降到与载置台211相同的水平以下，从而运输载体20搭载到载置台211的规定位置。
在盖224的端部联结了多个升降杆221，使盖224能够升降。升降杆221通过升降机构223B进行升降驱动。基于升降机构223B的盖224的升降动作，能够与升降机构223A独立地进行。
控制装置228控制构成包括第1高频电源210A、第2高频电源210B、工艺气体源212、灰化气体源213、减压机构214、冷媒循环装置225、升降机构223A、升降机构223B以及静电吸附机构的等离子体处理装置200的要素的动作。
各向异性蚀刻工序的条件没有特别限定。其中，根据第1分割区域111被蚀刻，并且蚀刻易于各向异性地进展的观点，例如，优选使用六氟化硫(SF6)等包含氟的工艺气体，并且对高频电极部220施加高频电力，从而施加偏置电压，同时进行蚀刻。
各向异性蚀刻，例如可以以如下条件进行，即：作为原料气体以80sccm供给SF6、以70sccm供给氧气(O2)、以700sccm供给氩气(Ar)，并且将真空腔203内的压力调整为15Pa，并且将第1高频电源210A对天线209的投入功率设为1500～2500W，将第2高频电源210B对高频电极部220的投入功率设为50～200W。另外，sccm是流量的单位，1sccm是指一分钟流过1cm3的标准状态(0℃、一个大气压)的气体的量。
(4)保护膜沉积工序
在各向异性蚀刻工序之后，使保护膜13沉积在第2元件区域122、第1分割区域111、第2元件区域122的端面和第1元件区域112的端面(图1D)。保护膜13的沉积，例如，可以通过使基板10暴露于第4等离子体P4来进行。该方法被称为等离子体CVD，在能够以比较低的温度且较快的速度形成薄膜的方面优异。通过保护膜13，从第1元件区域112的端面露出的第2损伤区域DR2也被被覆。
所沉积的保护膜13只要具有绝缘性即可，其组成没有特别限定。保护膜13可以包含氧化硅、氮化硅、氮氧化硅等无机材料，也可以包含聚合物等有机材料，还可以包含无机材料与有机材料的复合材料。其中，若考虑保护膜13的一部分成为构成切割后的元件芯片110(参照图2A以及图2B)的要素的观点，则优选疏水性高、吸湿性低的材料。作为这样的材料，例如可以列举氟化碳。
使包含氟化碳的保护膜13沉积时，可以使用以包含CF4、C4F8等氟化碳的工艺气体为原料的等离子体。所沉积的保护膜13的厚度没有特别限定，例如是0.5～10μm。保护膜13例如通过如下条件来沉积，即：作为原料气体以150sccm供给C4F8、以50sccm供给氦气(He)，并且将真空腔203内的压力调整为15～25Pa，并且将第1高频电源210A对天线209的投入功率设为1500～2500W，将第2高频电源210B对高频电极部220的投入功率设为50～150W。若以该条件处理300秒，则可以形成厚度3μm的保护膜13。在本实施方式中，使用C4F8与He的混合气体作为原料气体。通过使用He，从而在等离子体中促进C4F8的离解，其结果，能够形成致密且粘着性高的保护膜13。
另外，作为保护膜13的沉积方法，除了上述等离子体CVD法之外，还可以使用热CVD法、溅射法等。
(5)保护膜蚀刻工序
在保护膜沉积工序之后，通过使基板10暴露于第2等离子体P2，从而各向异性地蚀刻保护膜13(图1E)。通过各向异性蚀刻，除去第1分割区域111中所沉积的保护膜13的一部分以及第2元件区域122的表面(第1主面10X)所沉积的保护膜13。另一方面，形成在第1元件区域112的端面的第2损伤区域DR2以及形成在第2元件区域122的端面的第3损伤区域DR3保持被保护膜13被覆。
根据蚀刻易于各向异性地进展的观点，优选对高频电极部220施加高频电力，从而施加偏置电压，同时进行蚀刻。保护膜蚀刻例如通过如下条件来进行，即：作为原料气体以150～300sccm供给Ar、以0～150sccm供给O2，并且将真空腔203内的压力调整为0.2～1.5Pa，并且将第1高频电源210A对天线209的投入功率设为1500～2500W，将第2高频电源210B对高频电极部220的投入功率设为150～300W。在该条件下，能够以0.5μm/分钟左右的速度蚀刻保护膜13。
(6)等离子体切割工序
接下来，将基板10暴露于第3等离子体P3(图1F)。根据第1分割区域111被各向异性地蚀刻的条件来产生第3等离子体P3。例如，使用六氟化硫(SF6)等包含氟的工艺气体，并且对高频电极部220施加高频电力，从而施加偏置电压。据此，在与基材10的厚度平行的方向上各向异性地进行蚀刻。上述蚀刻条件，能够根据第1层11的材质来适当地进行选择。在第1层11为Si的情况下，第1分割区域111的蚀刻能够使用所谓的波希法(Bosch process)。在波希法中，依次重复沉积膜沉积步骤、沉积膜蚀刻步骤和Si蚀刻步骤，从而对第1分割区域111在深度方向上进行挖入。
沉积膜沉积步骤例如可以以如下条件进行，即：作为原料气体以150～250sccm供给C4F8，并且将真空腔203内的压力调整为15～25Pa，并且将第1高频电源210A对天线209的投入功率设为1500～2500W，将第2高频电源210B对高频电极部220的投入功率设为0W，处理5～15秒。
沉积膜蚀刻步骤例如可以以如下条件进行，即：作为原料气体以200～400sccm供给SF6，并且将真空腔203内的压力调整为5～15Pa，并且将第1高频电源210A对天线209的投入功率设为1500～2500W，将第2高频电源210B对高频电极部220的投入功率设为100～300W，处理2～10秒。
Si蚀刻步骤例如可以以如下条件进行，即：作为原料气体以200～400sccm供给SF6，并且将真空腔203内的压力调整为5～15Pa，并且将第1高频电源210A对天线209的投入功率设为1500～2500W，将第2高频电源210B对高频电极部220的投入功率设为50～200W，处理10～20秒。
通过以上述那样的条件重复沉积膜沉积步骤、沉积膜蚀刻步骤以及Si蚀刻步骤，从而能够对第1分割区域111以10μm/分钟的速度在深度方向上垂直地进行蚀刻。
此时，第2元件区域122以及保护膜13作为掩模发挥功能。因此，在等离子体切割工序中，由保护膜蚀刻工序露出的第1分割区域111被蚀刻。据此，基板10被切割为具备元件区域R2的多个元件芯片110。
在图2A中示出如此得到的元件芯片110的剖面。元件芯片110具备第1层(第1元件区域112)和第2层(第2元件区域122)，第1层是半导体层且具备层叠面112X和与层叠面相反的一侧的面112Y，第2层包含层叠在层叠面112X上的绝缘膜。第1元件区域112具备阶梯112B。因此，层叠面112X比面112Y小。而且，元件芯片110具备保护膜13，保护膜13包围层叠面112X以及第2元件区域122，并且覆盖阶梯112B的台阶面112Ba以及从台阶面112Ba上升的上升面112Bb。保护膜13形成为包围元件芯片110的外周。
保护膜13被覆形成在上升面112Bb的第2损伤区域DR2以及形成在第2元件区域122的端面的第3损伤区域DR3。即，元件芯片110具备第2损伤区域DR2以及第3损伤区域DR3，但这些损伤区域DR没有露出，被包含在元件芯片110内。因此，在使用元件芯片110时，即使在施加外力(弯曲、冲击等)的情况下，也可以抑制元件芯片110的破裂、碎裂等损伤。此外，因为第1元件区域112与第2元件区域122的交界(层叠面112X)的端部被保护膜13被覆，所以也可以抑制层叠面112X处的第1元件区域112与第2元件区域122的剥离。
在本实施方式中，基板10在被支承构件22支承的状态下进行切割。因此，切割后所得到的元件芯片110从支承构件22剥离的同时被拾取。在该情况下，也没有露出损伤区域DR，所以能够不使其损伤地拾取元件芯片110。而且，在等离子体切割后，在元件芯片110彼此密接而被保持在支承构件22的情况下，虽然保护膜13彼此会碰撞，但可以避免第1元件区域112中的碰撞。因此，第1元件区域112的损伤进一步被抑制。
此外，由于激光L的热效应而形成的损伤区域DR结晶性紊乱。因此，损伤区域DR的表面具备细微的凹凸。通过该凹凸的锚定效果，损伤区域DR与保护膜13较强地粘着。也就是说，保护膜13分别与第1元件区域112以及第2元件区域122较强地粘着。因此，能够抑制保护膜13的剥离，保护元件芯片110的内部。而且，损伤区域DR的半导体，反应性较高，易于吸收杂质。即，从外部进入的杂质(例如，水分、附着在第2元件区域122的表面的焊料成分等)，扩散到损伤区域内，被损伤区域捕获(吸收或者吸附)。据此，抑制杂质进一步向元件芯片110的内部的扩散。因此，抑制元件芯片110的性能劣化。
另外，在切割基板10的等离子体切割工序(各向异性蚀刻)之前，还可以进行各向同性的蚀刻，以蚀刻由保护膜13掩模的第1元件区域112的一部分。据此，第1元件区域112的端面相较于保护膜13的表面向内侧后退。通过在该状态下执行等离子体切割工序，从而如图2B所示，在所得到的元件芯片110的端面形成保护膜13形成的突出部P。因此，在等离子体切割后，在元件芯片110彼此密接而被保持在支承构件22的情况下，也可以避免相邻的第1元件区域112彼此的碰撞，第1元件区域112的损伤进一步被抑制。
(产业上的可利用性)
根据本公开的发明所涉及的方法，能够得到抗弯强度优异的元件芯片，所以作为由各种基板制造元件芯片的方法是有用的。

Claims (2)

1.一种元件芯片的制造方法，包括：
准备基板的工序，所述基板具备第1主面以及第2主面，并且具备作为半导体层的第1层和包含形成在所述第1层的所述第1主面侧的绝缘膜的第2层，所述基板具备多个元件区域和划定所述元件区域的分割区域；
激光划片工序，对所述分割区域从所述第1主面侧照射激光，从而在所述分割区域形成具备露出所述第1层的露出部的开口，并且在所述露出部形成第1损伤区域，在所述第1损伤区域的附近且所述第1层的被所述第2层覆盖的部分形成第2损伤区域；
各向异性蚀刻工序，在所述激光划片工序之后，通过使所述基板暴露于第1等离子体来各向异性地蚀刻所述第1损伤区域，从而除去所述第1损伤区域，并且使所述第2损伤区域的一部分露出；
保护膜沉积工序，在所述各向异性蚀刻工序之后，使保护膜沉积在所述元件区域、所述分割区域和露出的所述第2损伤区域的所述一部分；
保护膜蚀刻工序，在所述保护膜沉积工序之后，使所述基板暴露于第2等离子体来各向异性地蚀刻所述保护膜，从而除去沉积在所述分割区域的所述保护膜的一部分以及沉积在所述元件区域的所述保护膜，并且使覆盖所述第2损伤区域的所述一部分的所述保护膜残留；和
等离子体切割工序，在所述保护膜蚀刻工序之后，在用支承构件支承了所述第2主面的状态下，将所述基板暴露于第3等离子体来各向异性地蚀刻所述分割区域，从而将所述基板分割为具备所述元件区域的多个元件芯片。
2.一种元件芯片，具备第1层和第2层，所述第1层是半导体层且具备层叠面和与层叠面相反的一侧的面，所述第2层包含层叠在所述层叠面上的绝缘膜，
所述元件芯片还具备：
阶梯，其形成在所述第1层的所述层叠面侧的周缘部；和
保护膜，其覆盖所述第2层的端面、所述阶梯的台阶面和从所述台阶面上升的上升面，
所述第1层具备在所述阶梯的所述上升面由所述保护膜被覆的损伤区域。
CN201710088442.XA 2016-03-11 2017-02-17 元件芯片及其制造方法 Active CN107180752B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-048004 2016-03-11
JP2016048004A JP6524535B2 (ja) 2016-03-11 2016-03-11 素子チップおよびその製造方法

Publications (2)

Publication Number Publication Date
CN107180752A true CN107180752A (zh) 2017-09-19
CN107180752B CN107180752B (zh) 2023-06-02

Family

ID=59787030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710088442.XA Active CN107180752B (zh) 2016-03-11 2017-02-17 元件芯片及其制造方法

Country Status (3)

Country Link
US (1) US10177063B2 (zh)
JP (1) JP6524535B2 (zh)
CN (1) CN107180752B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6490459B2 (ja) * 2015-03-13 2019-03-27 古河電気工業株式会社 ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ
GB201917988D0 (en) * 2019-12-09 2020-01-22 Spts Technologies Ltd A semiconductor wafer dicing process

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203863A (ja) * 1995-01-20 1996-08-09 Sanyo Electric Co Ltd 半導体装置の製造方法
WO2004066382A1 (en) * 2003-01-23 2004-08-05 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device and cutting apparatus for cutting semiconductor wafer
US20050214984A1 (en) * 2004-03-25 2005-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007227529A (ja) * 2006-02-22 2007-09-06 Tokyo Electron Ltd 半導体装置の製造方法、プラズマ処理装置、及び記憶媒体
JP2007335424A (ja) * 2006-06-12 2007-12-27 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の実装体および半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
JP5591181B2 (ja) * 2011-05-19 2014-09-17 パナソニック株式会社 半導体チップの製造方法
US9029242B2 (en) * 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8859430B2 (en) * 2012-06-22 2014-10-14 Tokyo Electron Limited Sidewall protection of low-K material during etching and ashing
JP2015220240A (ja) * 2014-05-14 2015-12-07 株式会社ディスコ ウェーハの加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203863A (ja) * 1995-01-20 1996-08-09 Sanyo Electric Co Ltd 半導体装置の製造方法
WO2004066382A1 (en) * 2003-01-23 2004-08-05 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device and cutting apparatus for cutting semiconductor wafer
US20050214984A1 (en) * 2004-03-25 2005-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007227529A (ja) * 2006-02-22 2007-09-06 Tokyo Electron Ltd 半導体装置の製造方法、プラズマ処理装置、及び記憶媒体
JP2007335424A (ja) * 2006-06-12 2007-12-27 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の実装体および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2017163071A (ja) 2017-09-14
JP6524535B2 (ja) 2019-06-05
US10177063B2 (en) 2019-01-08
CN107180752B (zh) 2023-06-02
US20170263524A1 (en) 2017-09-14

Similar Documents

Publication Publication Date Title
CN107180789A (zh) 元件芯片及其制造方法
JP6994646B2 (ja) 素子チップの製造方法
CN102163559B (zh) 堆叠装置的制造方法及装置晶片处理方法
US8187949B2 (en) Semiconductor device and method of manufacturing the same
CN107180788A (zh) 元件芯片的制造方法
CN1828827A (zh) 电子元件的制造方法、电子元件以及电子仪器
CN107039344B (zh) 元件芯片的制造方法及电子部件安装构造体的制造方法
CN110892506B (zh) 具有高热导率的器件基板及其制造方法
US10236266B2 (en) Element chip manufacturing method
CN107452596A (zh) 元件芯片的制造方法
US20170076982A1 (en) Device manufacturing method
CN101609828A (zh) 半导体器件以及半导体器件的制造方法
CN107180787A (zh) 元件芯片及其制造方法
CN107180752A (zh) 元件芯片及其制造方法
CN107180754B (zh) 等离子体处理方法
CN107154369A (zh) 等离子体处理方法
CN107180745A (zh) 元件芯片的制造方法
CN107180746A (zh) 元件芯片及其制造方法
JP7170261B2 (ja) 素子チップの製造方法
CN106560916B (zh) 元件芯片的制造方法
JP4950465B2 (ja) 半導体装置とその製造方法
JP2020194917A (ja) 素子チップの製造方法
JP2020150167A (ja) 素子チップの製造方法
JP2019071501A (ja) 素子チップの製造方法
JP2006216587A (ja) 電子デバイスおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant