JP2020194917A

JP2020194917A - 素子チップの製造方法

Info

Publication number: JP2020194917A
Application number: JP2019100488A
Authority: JP
Inventors: 篤史針貝; Atsushi Harigai; 功幸松原; Isayuki Matsubara; 奥根　充弘; Mitsuhiro Okune; 充弘奥根; 吉将稲本; Yoshimasa Inamoto; 尚吾置田; Shogo Okita
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2019-05-29
Filing date: 2019-05-29
Publication date: 2020-12-03
Anticipated expiration: 2039-05-29
Also published as: JP7213477B2

Abstract

【課題】基板をプラズマエッチングにより個片化する方法において、製品の歩留まりを向上させる。【解決手段】第１の面および前記第１の面とは反対側の第２の面を備えるとともに、複数の素子領域および前記素子領域を画定する分割領域を備え、前記素子領域は、前記第１の面側に配線層を備え、前記分割領域は、前記素子領域を取り囲むとともに金属材料を含まない外縁領域と、前記外縁領域以外の金属材料を含む内側領域とを備える、基板を準備する準備工程と、前記基板の前記第１の面をプラズマに晒して、前記外縁領域における前記基板をエッチングし、溝を形成する溝形成工程と、前記素子領域における前記第２の面にマスクを形成するマスク形成工程と、前記第２の面をプラズマに晒して、前記外縁領域における前記基板を前記溝に到達するまでエッチングし、前記基板を素子チップに個片化する個片化工程と、を備える、素子チップの製造方法。【選択図】図１

Description

本発明は、素子チップの製造方法に関し、詳細には、基板をプラズマエッチングにより個片化する方法に関する。

分割領域で画定される複数の素子領域を備える基板を個片化する方法として、分割領域における基板の一方の面から他方の面に達するまで、プラズマエッチングする方法が知られている（特許文献１）。ハンドリング性の観点から、基板は、保持シートに保持された状態でプラズマエッチングされる。

特開２００２−９３７４９号公報

基板は、半導体層を備える。この半導体層を分割するように、分割領域と素子領域とが配置される。素子領域は、この半導体層と、例えば配線層とを備える。分割領域は、半導体層と、通常、絶縁膜およびＴＥＧ（Test Element Group）や金属配線等の金属材料を備える。

特許文献１では、分割領域における基板をプラズマエッチングする際、金属材料が残存するような条件でプラズマを発生させている。そのため、分割領域の一部は、素子チップとほぼ同じ厚みで残存する。図１５は、従来の方法により製造された素子チップが搬送される様子を模式的に示す断面図である。従来の方法では、金属材料３１３がマスクとなって、その下方にある半導体層３１１はエッチングされない。そのため、素子チップ３００の配線層３１２側の上面と、分割領域３１０２の残存部分３１０２ａの上面とはほぼ面一になる。この状態で保持シート３２２が撓むと、素子チップ３００と上記残存部分３１０２ａとが衝突し、素子チップ３００が破損する場合がある。近年、一枚の基板から素子チップ３００を多く得るために、分割領域の幅が狭くなっている。そのため、上記のような素子チップと上記残存部分との衝突がより生じ易い。

本発明の一局面は、第１の面および前記第１の面とは反対側の第２の面を備えるとともに、複数の素子領域および前記素子領域を画定する分割領域を備え、前記素子領域は、前記第１の面側に配線層を備え、前記分割領域は、前記素子領域を取り囲むとともに金属材料を含まない外縁領域と、前記外縁領域以外の金属材料を含む内側領域とを備える、基板を準備する準備工程と、前記基板の前記第１の面をプラズマに晒して、前記外縁領域における前記基板をエッチングし、溝を形成する溝形成工程と、前記素子領域における前記第２の面にマスクを形成するマスク形成工程と、前記第２の面をプラズマに晒して、前記外縁領域における前記基板を前記溝に到達するまでエッチングし、前記基板を素子チップに個片化する個片化工程と、を備える、素子チップの製造方法に関する。

本発明によれば、製品の歩留まりが向上する。

本発明の実施形態に係る製造方法を示すフローチャートである。本発明の実施形態に係る他の製造方法を示すフローチャートである。本発明の実施形態に係るさらに他の製造方法を示すフローチャートである。本発明の実施形態に係るさらに他の製造方法を示すフローチャートである。本発明の実施形態に係るさらに他の製造方法を示すフローチャートである。搬送キャリアに保持された基板を模式的に示す上面図である。図６Ａに示す搬送キャリアに保持された基板のＡ−Ａ線における断面図である。プラズマ処理装置の構造を概略的に示す断面図である。本発明の一実施形態で使用されるプラズマ処理装置のブロック図である。本発明の一実施形態に係る基板を模式的に示す上面図である。図９Ａに示す基板のＸ−Ｘ線における断面図である。本発明の実施形態に係る露出工程後の基板を模式的に示す断面図である。本発明の実施形態に係る溝形成工程後の基板を模式的に示す断面図である。本発明の実施形態に係るマスク形成工程後の基板を模式的に示す断面図である。本発明の実施形態に係る方法により製造された素子チップを模式的に示す断面図である。本発明の実施形態に係る方法により製造された素子チップが搬送される様子を模式的に示す断面図である。従来の方法により製造された素子チップが搬送される様子を模式的に示す断面図である。

本実施形態は、基板からプラズマエッチングにより素子チップを製造する方法であり、基板の両方の主面にプラズマを照射して、両方の主面から基板をエッチングする。これにより、金属材料が配置されている半導体層もエッチングされて、分割領域における残存部分が素子チップよりも低くなる。よって、素子チップと上記残存部分との衝突が抑制されて、歩留まりが向上する。

すなわち、本実施形態に係る素子チップの製造方法は、第１の面および第１の面とは反対側の第２の面を備えるとともに、複数の素子領域および素子領域を画定する分割領域を備え、素子領域は、第１の面側に配線層を備え、分割領域は、素子領域を取り囲むとともに金属材料を含まない外縁領域と、外縁領域以外の金属材料を含む内側領域とを備える基板を準備する準備工程と、基板の第１の面をプラズマに晒して、外縁領域における基板をエッチングし、溝を形成する溝形成工程と、素子領域における第２の面にマスクを形成するマスク形成工程と、第２の面をプラズマに晒して、外縁領域における基板を溝に到達するまでエッチングし、基板を素子チップに個片化する個片化工程と、を備える。

以下、本実施形態に係る製造方法について、適宜図面を参照しながら説明する。
図１は、本実施形態に係る製造方法を示すフローチャートである。
本実施形態では、基板を準備した後（準備工程Ｓ１）、第１の面をプラズマに晒して、外縁領域に溝を形成する（溝形成工程Ｓ２）。溝は、分割領域における基板の厚み方向の一部をエッチングすることにより形成される。素子領域は、第１の面側に配線層を備える。配線層はマスクとして機能するため、素子領域における基板はプラズマエッチングされ難い。次いで、素子領域における第２の面にマスクを形成し（マスク形成工程Ｓ３）、第２の面をプラズマに晒す（個片化工程Ｓ４）。これにより、基板が個片化されて、素子チップが得られる。

図２は、本実施形態に係る他の製造方法を示すフローチャートである。
本実施形態は、溝形成工程の前に露出工程（Ｓ２）が行われること以外、図１に示される製造方法と同じである。露出工程は、基板の外縁領域における第１の面が絶縁膜で被覆されている場合に行われる。露出工程では、溝形成工程の前に外縁領域の絶縁膜を除去し、外縁領域において基板を露出させる。これにより、外縁領域における基板を、プラズマによりエッチングすることが可能になる。絶縁膜の除去方法は特に限定されず、例えば、レーザスクライビング、メカニカルダイシング、プラズマエッチング等により行われる。

図３は、本実施形態に係るさらに他の製造方法を示すフローチャートである。
本実施形態は図２に示される製造方法と同じであるが、露出工程（Ｓ２）がプラズマエッチングにより行われる。これにより、基板へのダメージが抑制される。さらに、続いて行われる溝形成工程もプラズマを用いるため、工程も簡略化される。ただし、絶縁膜を除去するためのプラズマ（以下、第１のプラズマと称する場合がある。）を発生させる条件と、溝を形成するためのプラズマ（以下、第２のプラズマと称する場合がある。）を発生させる条件とは、異なり得る。プラズマにより、外縁領域および内側領域における絶縁膜は除去される。一方、金属材料はエッチングされずに、その下方の半導体層とともに残存する。

基板の半導体層が所望の素子チップの厚みに対して厚い場合、基板全体の厚み方向の一部を、第２の面側から研削してもよい。研削工程は、溝形成工程の前に行われてよい。研削工程は、マスク形成工程の前に行われてよい。

図４は、本実施形態に係るさらに他の製造方法を示すフローチャートである。本実施形態では、溝形成工程（Ｓ３）の前に研削工程（Ｓ２）が行われる。

図５は、本実施形態に係るさらに他の製造方法を示すフローチャートである。本実施形態では、溝形成工程（Ｓ２）の後、マスク形成工程（Ｓ４）の前に研削工程（Ｓ３）が行われる。

ハンドリング性の観点から、マスク形成工程、特に個片化工程以降の工程は、基板を搬送キャリアで保持した状態で行ってよい。搬送キャリアは、フレームとフレームに固定された保持シートとを備える。

（フレーム）
フレームは、基板の全体と同じかそれ以上の面積の開口を有した枠体であり、所定の幅および略一定の薄い厚みを有している。フレームは、保持シートおよび基板を保持した状態で搬送できる程度の剛性を有している。フレームの開口の形状は特に限定されないが、例えば、円形や、矩形、六角形など多角形であってもよい。フレームには、位置決めのためのノッチやコーナーカットが設けられていてもよい。フレームの材質としては、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等が挙げられる。

（保持シート）
保持シートの材質は特に限定されない。なかでも、基板が貼着され易い点で、保持シートは、粘着層と柔軟性のある非粘着層とを含むことが好ましい。

非粘着層の材質は特に限定されず、例えば、ポリエチレンおよびポリプロピレン等のポリオレフィン、ポリ塩化ビニル、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂が挙げられる。樹脂フィルムには、伸縮性を付加するためのゴム成分（例えば、エチレン−プロピレンゴム（ＥＰＭ）、エチレン−プロピレン−ジエンゴム（ＥＰＤＭ）等）、可塑剤、軟化剤、酸化防止剤、導電性材料等の各種添加剤が配合されていてもよい。また、上記熱可塑性樹脂は、アクリル基等の光重合反応を示す官能基を有していてもよい。非粘着層の厚みは特に限定されず、例えば、５０μｍ〜３００μｍであり、好ましくは５０μｍ〜１５０μｍである。

粘着層を備える面（粘着面）の外周縁は、フレームの一方の面に貼着しており、フレームの開口を覆っている。粘着面のフレームの開口から露出した部分に、基板の一方の主面（第２の面）が貼着されることにより、基板は保持シートに保持される。

粘着層は、紫外線（ＵＶ）の照射によって粘着力が減少する粘着成分からなることが好ましい。これにより、プラズマダイシング後に素子チップをピックアップする際、ＵＶ照射を行うことにより、素子チップが粘着層から容易に剥離されて、ピックアップし易くなる。例えば、粘着層は、非粘着層の片面に、ＵＶ硬化型アクリル粘着剤を５μｍ〜１００μｍ（好ましくは５μｍ〜１５μｍ）の厚みに塗布することにより得られる。

図６Ａは、搬送キャリアに保持された基板を模式的に示す上面図である。図６Ｂは、図６Ａに示す搬送キャリアに保持された基板のＡ−Ａ線における断面図である。図示例では、便宜上、同じ機能を備える部材に同じ符号を付している。

搬送キャリア２０は、フレーム２１とフレーム２１に固定された保持シート２２とを備える。フレーム２１には、位置決めのためのノッチ２１ａおよびコーナーカット２１ｂが設けられている。粘着面２２Ｘの外周縁は、フレーム２１の一方の面に貼着し、粘着面２２Ｘのフレーム２１の開口から露出した部分に、基板１０の一方の主面が貼着される。プラズマ処理の際、保持シート２２は、プラズマ処理装置内に設置されるステージと、粘着面２２Ｘとは反対の非粘着面２２Ｙとが接するように、ステージに載置される。

続いて、溝形成工程、個片化工程、および、必要に応じて露出工程で使用されるプラズマ処理装置を具体的に説明する。図７は、プラズマ処理装置の構造を概略的に示す断面図である。図７では、便宜上、搬送キャリアに保持された基板が処理されている。プラズマ処理装置の構造は、これに限定されるものではない。

（プラズマ処理装置）
プラズマ処理装置１００は、ステージ１１１を備えている。搬送キャリア２０は、保持シート２２の基板１０を保持している面が上方を向くように、ステージ１１１に搭載される。ステージ１１１は、搬送キャリア２０の全体を載置できる程度の大きさを備える。ステージ１１１の上方には、基板１０の少なくとも一部を露出させるための窓部１２４Ｗを有するカバー１２４が配置されている。カバー１２４には、フレーム２１がステージ１１１に載置されている状態のとき、フレーム２１を押圧するための押さえ部材１０７が配置されている。押さえ部材１０７は、フレーム２１と点接触できる部材（例えば、コイルバネや弾力性を有する樹脂）であることが好ましい。これにより、フレーム２１およびカバー１２４の熱が互いに影響し合うことを抑制しながら、フレーム２１の歪みを矯正することができる。

ステージ１１１およびカバー１２４は、真空チャンバ１０３内に配置されている。真空チャンバ１０３は、上部が開口した概ね円筒状であり、上部開口は蓋体である誘電体部材１０８により閉鎖されている。真空チャンバ１０３を構成する材料としては、アルミニウム、ステンレス鋼（ＳＵＳ）、表面をアルマイト加工したアルミニウム等が例示できる。誘電体部材１０８を構成する材料としては、酸化イットリウム（Ｙ₂Ｏ₃）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ₂Ｏ₃）、石英（ＳｉＯ₂）等の誘電体材料が例示できる。誘電体部材１０８の上方には、上部電極としての第１の電極１０９が配置されている。第１の電極１０９は、第１の高周波電源１１０Ａと電気的に接続されている。ステージ１１１は、真空チャンバ１０３内の底部側に配置される。

真空チャンバ１０３には、ガス導入口１０３ａが接続されている。ガス導入口１０３ａには、プラズマ発生用ガス（プロセスガス）の供給源であるプロセスガス源１１２およびアッシングガス源１１３が、それぞれ配管によって接続されている。また、真空チャンバ１０３には、排気口１０３ｂが設けられており、排気口１０３ｂには、真空チャンバ１０３内のガスを排気して減圧するための真空ポンプを含む減圧機構１１４が接続されている。真空チャンバ１０３内にプロセスガスが供給された状態で、第１の電極１０９に第１の高周波電源１１０Ａから高周波電力が供給されることにより、真空チャンバ１０３内にプラズマが発生する。

ステージ１１１は、それぞれ略円形の電極層１１５と、金属層１１６と、電極層１１５および金属層１１６を支持する基台１１７と、電極層１１５、金属層１１６および基台１１７を取り囲む外周部１１８とを備える。外周部１１８は導電性および耐エッチング性を有する金属により構成されており、電極層１１５、金属層１１６および基台１１７をプラズマから保護する。外周部１１８の上面には、円環状の外周リング１２９が配置されている。外周リング１２９は、外周部１１８の上面をプラズマから保護する役割をもつ。電極層１１５および外周リング１２９は、例えば、上記の誘電体材料により構成される。

電極層１１５の内部には、静電吸着（Electrostatic Chuck）用電極（以下、ＥＳＣ電極１１９と称す。）と、第２の高周波電源１１０Ｂに電気的に接続された第２の電極１２０とが配置されている。ＥＳＣ電極１１９には、直流電源１２６が電気的に接続されている。静電吸着機構は、ＥＳＣ電極１１９および直流電源１２６により構成されている。静電吸着機構によって、保持シート２２はステージ１１１に押し付けられて固定される。以下、保持シート２２をステージ１１１に固定する固定機構として、静電吸着機構を備える場合を例に挙げて説明するが、これに限定されない。保持シート２２のステージ１１１への固定は、図示しないクランプによって行われてもよい。

金属層１１６は、例えば、表面にアルマイト被覆を形成したアルミニウム等により構成される。金属層１１６内には、冷媒流路１２７が形成されている。冷媒流路１２７は、ステージ１１１を冷却する。ステージ１１１が冷却されることにより、ステージ１１１に搭載された保持シート２２が冷却されるとともに、ステージ１１１にその一部が接触しているカバー１２４も冷却される。これにより、基板１０や保持シート２２が、プラズマ処理中に加熱されることによって損傷されることが抑制される。冷媒流路１２７内の冷媒は、冷媒循環装置１２５により循環される。

ステージ１１１の外周付近には、ステージ１１１を貫通する複数の支持部１２２が配置されている。支持部１２２は、搬送キャリア２０のフレーム２１を支持する。支持部１２２は、第１の昇降機構１２３Ａにより昇降駆動される。搬送キャリア２０が真空チャンバ１０３内に搬送されると、所定の位置まで上昇した支持部１２２に受け渡される。支持部１２２の上端面がステージ１１１と同じレベル以下にまで降下することにより、搬送キャリア２０は、ステージ１１１の所定の位置に載置される。

カバー１２４の端部には、複数の昇降ロッド１２１が連結しており、カバー１２４を昇降可能にしている。昇降ロッド１２１は、第２の昇降機構１２３Ｂにより昇降駆動される。第２の昇降機構１２３Ｂによるカバー１２４の昇降の動作は、第１の昇降機構１２３Ａとは独立して行うことができる。

制御装置１２８は、第１の高周波電源１１０Ａ、第２の高周波電源１１０Ｂ、プロセスガス源１１２、アッシングガス源１１３、減圧機構１１４、冷媒循環装置１２５、第１の昇降機構１２３Ａ、第２の昇降機構１２３Ｂおよび静電吸着機構を含むプラズマ処理装置１００を構成する要素の動作を制御する。図８は、本実施形態で使用されるプラズマ処理装置のブロック図である。

基板１０のエッチングは、基板１０が保持された搬送キャリア２０を真空チャンバ内に搬入し、基板１０がステージ１１１に載置された状態で行われる。
基板１０の搬入の際、真空チャンバ１０３内では、昇降ロッド１２１の駆動により、カバー１２４が所定の位置まで上昇している。図示しないゲートバルブが開いて搬送キャリア２０が搬入される。複数の支持部１２２は、上昇した状態で待機している。搬送キャリア２０がステージ１１１上方の所定の位置に到達すると、支持部１２２に搬送キャリア２０が受け渡される。搬送キャリア２０は、保持シート２２の粘着面２２Ｘが上方を向くように、支持部１２２の上端面に受け渡される。

搬送キャリア２０が支持部１２２に受け渡されると、真空チャンバ１０３は密閉状態に置かれる。次に、支持部１２２が降下を開始する。支持部１２２の上端面が、ステージ１１１と同じレベル以下にまで降下することにより、搬送キャリア２０は、ステージ１１１に載置される。続いて、昇降ロッド１２１が駆動する。昇降ロッド１２１は、カバー１２４を所定の位置にまで降下させる。このとき、カバー１２４に配置された押さえ部材１０７がフレーム２１に点接触できるように、カバー１２４とステージ１１１との距離は調節されている。これにより、フレーム２１が押さえ部材１０７によって押圧されるとともに、フレーム２１がカバー１２４によって覆われ、基板１０は窓部１２４Ｗから露出する。

カバー１２４は、例えば、略円形の外形輪郭を有したドーナツ形であり、一定の幅および薄い厚みを備えている。窓部１２４Ｗの直径はフレーム２１の内径よりも小さく、その外径はフレーム２１の外径よりも大きい。したがって、搬送キャリア２０をステージの所定の位置に搭載し、カバー１２４を降下させると、カバー１２４は、フレーム２１を覆うことができる。窓部１２４Ｗからは、基板１０の少なくとも一部が露出する。

カバー１２４は、例えば、セラミックス（例えば、アルミナ、窒化アルミニウムなど）や石英などの誘電体や、アルミニウムあるいは表面がアルマイト処理されたアルミニウムなどの金属で構成される。押さえ部材１０７は、上記の誘電体や金属の他、樹脂材料で構成され得る。

搬送キャリア２０が支持部１２２に受け渡された後、直流電源１２６からＥＳＣ電極１１９に電圧を印加する。これにより、保持シート２２がステージ１１１に接触すると同時にステージ１１１に静電吸着される。なお、ＥＳＣ電極１１９への電圧の印加は、保持シート２２がステージ１１１に載置された後（接触した後）に、開始されてもよい。

エッチングが終了すると、真空チャンバ１０３内のガスが排出され、ゲートバルブが開く。複数の素子チップを保持する搬送キャリア２０は、ゲートバルブから進入した搬送機構によって、プラズマ処理装置１００から搬出される。搬送キャリア２０が搬出されると、ゲートバルブは速やかに閉じられる。搬送キャリア２０の搬出プロセスは、上記のような搬送キャリア２０をステージ１１１に搭載する手順とは逆の手順で行われてもよい。すなわち、カバー１２４を所定の位置にまで上昇させた後、ＥＳＣ電極１１９への印加電圧をゼロにして、搬送キャリア２０のステージ１１１への吸着を解除し、支持部１２２を上昇させる。支持部１２２が所定の位置まで上昇した後、搬送キャリア２０は搬出される。

以下、本実施形態に係る製造方法の一例を、適宜図面を参照しながら説明する。
［第１実施形態］
本実施形態の製造方法は、図３に示すフローに対応する。

（１）準備工程（Ｓ１）
まず、ダイシングの対象となる基板を準備する。
（基板）
基板は、複数の素子領域と素子領域を画定する分割領域とを備えるとともに、第１の面および第２の面を備える。素子領域は、半導体層と、半導体層の第１の面側に積層される配線層と、を備える。分割領域における基板をエッチングすることにより、半導体層および配線層を有する素子チップが得られる。

基板の大きさは特に限定されず、例えば、最大径５０ｍｍ以上、３００ｍｍ以下程度である。基板の形状も特に限定されず、例えば、円形、角型である。また、基板には、オリエンテーションフラット（オリフラ）、ノッチ等の切欠き（いずれも図示せず）が設けられていてもよい。

半導体層は、例えば、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）等を含む。素子チップにおける半導体層の厚みは特に限定されず、例えば、２０μｍ以上、１０００μｍ以下であり、１００μｍ以上、３００μｍ以下であってもよい。

配線層は、例えば、半導体回路、電子部品素子、ＭＥＭＳ等を構成しており、第１絶縁膜、金属材料、樹脂保護層（例えば、ポリイミド）、レジスト層、電極パッド、バンプ等を備えてもよい。第１絶縁膜は、配線用の金属材料との積層体（多層配線層あるいは再配線層）として含まれてもよい。

分割領域における基板は、半導体層とともに、例えば、第２絶縁膜、ＴＥＧといわれるテスト回路、銅（Ｃｕ）やアルミニウム（Ａｌ）等を含む金属材料を備える。分割領域は、素子領域を取り囲む外縁領域と、外縁領域以外の内側領域とを備える。第２絶縁膜は、主に外縁領域に配置されている。第２絶縁膜は、内側領域に配置されてもよい。金属材料は、内側領域に配置されている。第２絶縁膜は、例えば、二酸化ケイ素（ＳｉＯ_２）、窒化ケイ素（Ｓｉ_３Ｎ_４）、タンタル酸リチウム（ＬｉＴａＯ_３）、ニオブ酸リチウム（ＬｉＮｂＯ_３））等を含む。

分割領域の形状は、直線に限られず、所望の素子チップの形状に応じて設定されればよく、ジグザグであってもよいし、波線であってもよい。なお、素子チップの形状としては、例えば、矩形、六角形等が挙げられる。

分割領域の幅は特に限定されず、基板や素子チップの大きさ等に応じて、適宜設定すればよい。分割領域の幅は、例えば、１０μｍ以上、３００μｍ以下である。複数の分割領域の幅は、同じであってもよいし、異なっていてもよい。分割領域は、通常、複数本、基板に配置されている。隣接する分割領域同士のピッチも特に限定されず、基板や素子チップの大きさ等に応じて、適宜設定すればよい。

外縁領域の幅Ｗも特に限定されず、金属材料の位置、大きさ等により適宜設定される。外縁領域の幅Ｗは、例えば、０．２μｍ以上、２０μｍ以下であってよく、０．５μｍ以上、１０μｍ以下であってよい。プラズマエッチングによれば、このような狭い領域であっても精度良くエッチングすることができる。

外縁領域の幅は、基板に配置された金属材料のうち、２つの素子領域の間に介在し、分割領域の幅方向における長さが最大となる金属材料（第１金属材料）を基準にして決定される。第１金属材料が、第１素子領域と第２素子領域とに挟まれた分割領域（第１ストリート）に配置されている場合を想定する。第１金属材料と第１素子領域との最短距離Ｗ１を算出する。第１金属材料と第２素子領域との最短距離Ｗ２を算出する。最短距離Ｗ１および最短距離Ｗ２のうち、大きい方を外縁領域の幅Ｗとする。

外縁領域は、素子領域の外縁を、上記第１金属材料を基準にして決定された幅Ｗだけ離れた線Ｌで取り囲む。この素子領域を取り囲む線Ｌと、当該素子領域との間の領域が、外縁領域である。外縁領域には、金属材料は含まれない。分割領域のうち、外縁領域以外の領域が内側領域である。

図９Ａは、本実施形態に係る基板を模式的に示す上面図である。図９Ｂは、図９Ａに示す基板のＸ−Ｘ線における断面図である。図９Ａでは、便宜上、金属材料にハッチングを付している。

基板１０は、複数の素子領域１０１と素子領域１０１を画定する分割領域１０２とを備えるとともに、第１の面１０Ｘおよび第２の面１０Ｙを備える。素子領域１０１は、半導体層１１と、半導体層１１の第１の面１０Ｘ側に積層される配線層１２と、を備える。

分割領域１０２における基板１０は、半導体層１１とともに、第２絶縁膜１４および金属材料１３を備える。分割領域１０２は、素子領域１０１を取り囲む外縁領域１０２１と、外縁領域１０２１以外の内側領域１０２２とを備える。第２絶縁膜１４は、外縁領域１０２１および内側領域１０２２に配置されている。金属材料１３は、内側領域１０２２に配置されている。

第１素子領域１０１ａと第２素子領域１０１ｂとに挟まれた分割領域（第１ストリート）に、分割領域１０２の幅方向における長さが最大となる第１金属材料１３ａが配置されている。外縁領域１０２１は、素子領域１０１の外縁を、第１金属材料１３ａを基準にして決定された幅Ｗの分離れた線Ｌで取り囲んでいる。線Ｌは、図９Ａにおいて破線で示されている。外縁領域１０２１の幅Ｗは、第１金属材料１３ａと第１素子領域１０１ａとの最短距離Ｗ１と、第１金属材料１３ａと第２素子領域１０１ｂとの最短距離Ｗ２のうち、大きい方である。

（２）露出工程（Ｓ２）
基板の第１の面をプラズマ（第１のプラズマ）に晒して、外縁領域における第２絶縁膜をエッチングする。これにより、外縁領域において基板（半導体層）が露出する。

露出工程により、分割領域の外縁領域において半導体層が露出する。一方、内側領域では、金属材料はエッチングされず、これがマスクとなってその下方の半導体層は保護される。素子領域においても同様に、配線層がマスクとなって、その下方の半導体層を保護している。露出工程において、外縁領域における半導体層の一部がエッチングされてもよい。

第１のプラズマを発生させる条件は、第２絶縁膜の材料および量等に応じて適宜設定される。第１のプラズマは、第２絶縁膜をエッチングするが、半導体層をエッチングしない条件で発生されてよい。第１のプラズマは、例えば、ＣＦ_４、ＣＨＦ_３、Ｃ_４Ｆ_８、Ａｒ、Ｏ_２等を含むプロセスガスを用いて発生させてよい。

第１のプラズマのその他の発生条件として、例えば、プラズマ処理装置の真空チャンバ内の圧力を１Ｐａ以上、１０Ｐａ以下にする。さらに、第１の電極に２０００Ｗ以上、３０００Ｗ以下の高周波電力を投入するとともに、第２の電極に５００Ｗ以上、１５００Ｗ以下の高周波電力を投入して、基板が載置されるステージにバイアス電圧をかけてもよい。

図１０は、本実施形態に係る露出工程後の基板を模式的に示す断面図である。
分割領域１０２の外縁領域１０２１において、半導体層１１が露出している。一方、内側領域１０２２では、金属材料１３はエッチングされず残存している。素子領域１０１における配線層１２も残存している。金属材料１３が配置されていない分割領域１０２では、全域の配線層１２が除去されて半導体層１１が露出している。

（３）溝形成工程（Ｓ３）
基板の第１の面をプラズマ（第２のプラズマ）に晒して、外縁領域における基板の厚み方向の一部をエッチングし、溝を形成する。

溝形成工程により、分割領域の外縁領域において、半導体層の厚み方向の一部が除去されて、溝（第１溝）が形成される。一方、内側領域および素子領域では、露出工程と同様に、金属材料、配線層および半導体層はエッチングされない。金属材料を備えない内側領域では、外縁領域と同様に半導体層がエッチングされて、第２溝が形成される。

第２のプラズマの発生条件は、半導体層の材質等に応じて適宜設定される。
半導体層がＳｉを含む場合、半導体層は、例えば、ボッシュプロセスによりプラズマエッチングされる。ボッシュプロセスでは、半導体層が深さ方向に垂直にエッチングされる。ボッシュプロセスは、堆積ステップと、堆積膜エッチングステップと、Ｓｉエッチングステップとを順次繰り返すことにより、半導体層を深さ方向に掘り進む。

堆積ステップは、例えば、プロセスガスとしてＣ_４Ｆ_８を１５０ｓｃｃｍ以上、２５０ｓｃｃｍ以下で供給しながら、真空チャンバ内の圧力を１５Ｐａ以上、２５Ｐａ以下に調整し、第１の高周波電源から第１の電極への投入電力を１５００Ｗ以上、２５００Ｗ以下として、第２の高周波電源から第２の電極への投入電力を０Ｗ以上、５０Ｗ以下として、２秒以上、１５秒以下、処理する条件で行われる。

堆積膜エッチングステップは、例えば、プロセスガスとしてＳＦ_６を２００ｓｃｃｍ以上、４００ｓｃｃｍ以下で供給しながら、真空チャンバ内の圧力を５Ｐａ以上、１５Ｐａ以下に調整し、第１の高周波電源から第１の電極への投入電力を１５００Ｗ以上、２５００Ｗ以下として、第２の高周波電源から第２の電極への投入電力を３００Ｗ以上、１０００Ｗ以下として、２秒以上、１０秒以下、処理する条件で行われる。

Ｓｉエッチングステップは、例えば、プロセスガスとしてＳＦ_６を２００ｓｃｃｍ以上、４００ｓｃｃｍ以下で供給しながら、真空チャンバ内の圧力を５Ｐａ以上、１５Ｐａ以下に調整し、第１の高周波電源から第１の電極への投入電力を１５００Ｗ以上、２５００Ｗ以下として、第２の高周波電源から第２の電極への投入電力を５０Ｗ以上、５００Ｗ以下として、１０秒以上、２０秒以下、処理する条件で行われる。

上記のような条件で、堆積ステップ、堆積膜エッチングステップ、および、Ｓｉエッチングステップを繰り返すことにより、Ｓｉを含む半導体層は、５μｍ／分以上、２０μｍ／分以下の速度で深さ方向に垂直にエッチングされ得る。

第１溝の第１の面からの深さｄ１は、特に限定されない。第１溝の深さｄ１は、個片化工程の後に、分割領域に残存する部分の高さとほぼ同等である。そのため、深さｄ１は、搬送工程やピックアップ工程の際に素子チップが衝突しない程度に深くてよい。一方、工程時間を考慮すると、深さｄ１は過度に深くなくてよい。深さｄ１は、例えば、得られる素子チップの厚みの１０％以上、５０％以下であってよく、１５％以上、２５％以下であってよい。また、深さｄ１は、外縁領域の幅Ｗの５０％以上、１５００％以下であってよく、５００％以上、１０００％以下であってよい。

深さｄ１は、素子領域における第１の面から第１溝の底部までの任意の３点の距離の平均値である。得られる素子チップの厚みは、任意の３つの素子チップの最大の厚みの平均値である。

図１１は、本実施形態に係る溝形成工程後の基板を模式的に示す断面図である。
溝形成工程により、分割領域１０２の外縁領域１０２１において、深さｄ１の第１溝１０２３が形成されている。一方、内側領域１０２２および素子領域１０１では、金属材料１３、配線層１２および半導体層１１はエッチングされていない。金属材料１３を備えない分割領域１０２では、外縁領域１０２１と同様に半導体層１１がエッチングされて、第２溝１０２４が形成されている。深さｄ１は、素子領域１０１における第１の面１０Ｘから第１溝１０２３の底部１０２３ａまでの距離に基づいて算出される。

（４）マスク形成工程（Ｓ４）
素子領域における第２の面にマスクを形成する。このとき、例えば、基板をプラズマ処理装置から搬出し、基板を反転させて第２の面を上方に向けた状態で、マスクが形成される。マスク形成工程の前に、基板を搬送キャリアに保持させてもよい。

マスクは、素子領域における半導体層をプラズマから保護するために設けられる。
マスクの厚みは特に限定されないが、個片化工程におけるプラズマエッチングにより完全には除去されない程度であることが好ましい。マスクの厚みは、例えば、個片化工程においてマスクがエッチングされる量（厚み）を算出し、このエッチング量以上になるように設定される。

マスクは、例えば、ポリイミド等の熱硬化性樹脂、フェノール樹脂等のフォトレジスト、あるいは、アクリル樹脂等の水溶性レジスト等の、いわゆるレジスト材料を含む。

レジスト材料を、例えばシート状に成型した後、このシートを第２の面に貼り付けるか、あるいは、レジスト材料の原料液を、回転塗布やスプレー塗布等の方法を用いて、第２の面に塗布する。その後、分割領域に対応する部分のジスト材料を除去することにより、マスクが形成される。フォトレジストにより形成されたマスクは、フォトリソグラフィ法によって除去することができる。熱硬化性樹脂あるいは水溶性レジストにより形成されたマスクは、レーザスクライビングによりパターニングして、除去されてもよい。

図１２は、本実施形態に係るマスク形成工程後の基板を模式的に示す断面図である。素子領域１０１における第２の面１０Ｙにマスク４０が形成されている。

（５）個片化工程（Ｓ５）
基板の第２の面をプラズマ（第３のプラズマ）に晒して、外縁領域に対応する基板を溝に到達するまでエッチングし、基板を素子チップに個片化する。

個片化工程では、溝形成工程とは反対側の第２の面からプラズマが照射される。さらに、第２の面の分割領域に対応する部分にはマスクが形成されていない。よって、分割領域において、半導体層は厚み方向に除去される。このとき、第２の面から第１溝の底部に到達するまで、半導体層をエッチングする。これにより、分割領域における残存部分の第１の面からの高さは、素子チップよりも低くなる。さらにエッチングを行って、残存部分の高さをより低くしてもよい。

個片化工程において、第３のプラズマの発生条件は、半導体層の材質等に応じて設定される。本工程においても、半導体層は、例えば、ボッシュプロセスによりプラズマエッチングされる。ただし、第１溝を形成する程度の精度は求められないため、本工程では、より高速でエッチング可能である。

Ｓｉエッチングステップは、例えば、プロセスガスとしてＳＦ_６を２００ｓｃｃｍ以上、４００ｓｃｃｍ以下で供給しながら、真空チャンバ内の圧力を５Ｐａ以上、１５Ｐａ以下に調整し、第１の高周波電源から第１の電極への投入電力を１５００Ｗ以上、２５００Ｗ以下として、第２の高周波電源から第２の電極への投入電力を５０Ｗ以上、５００Ｗ以下として、１０秒以上、２０秒間以下、処理する条件で行われる。

上記のような条件で、堆積ステップ、堆積膜エッチングステップ、および、Ｓｉエッチングステップを繰り返すことにより、Ｓｉを含む半導体層は、１０μｍ／分以上、２０μｍ／分以下の速度で深さ方向に垂直にエッチングされ得る。

図１３は、本実施形態に係る方法により製造された素子チップを、模式的に示す断面図である。第２の面１０Ｙから第１溝１０２３の底部１０２３ａに到達するまで、分割領域１０２の半導体層１１がエッチングされている。そのため、分割領域１０２における残存部分１０２ａの第１の面１０Ｘからの高さは、素子チップ２００よりも低くなっている。

基板が個片化された後、プラズマ処理装置においてアッシングを行ってもよい。これにより、マスクが除去される。

アッシングは、例えば、アッシングガスとしてＣＦ_４とＯ_２との混合ガス（流量比ＣＦ_４：Ｏ_２＝１：１０）を１５０ｓｃｃｍ以上、３００ｓｃｃｍ以下で供給しながら、真空チャンバ内の圧力を５Ｐａ以上、１５Ｐａ以下に調整し、第１の高周波電源から第１の電極への印加電力を１５００Ｗ以上、５０００Ｗ以下として、第２の高周波電源から第２の電極への印加電力を０Ｗ以上、３００Ｗ以下とする条件により行われる。なお、アッシング工程における第２の電極への印加電力は、個片化工程における第２の電極への印加電力よりも小さくなるように設定することが望ましい。

なお、マスクが水溶性である場合、アッシングに替えて、水洗によりマスクを除去してもよい。

（７）ピックアップ工程
素子チップを、保持シートから取り外す。
素子チップを、例えば、保持シートの非粘着面側から、保持シートとともに突き上げピンで突き上げる。これにより、素子チップの少なくとも一部は、保持シートから浮き上がる。その後、ピックアップ装置により、素子チップは保持シートから取り外される。一方、分割領域における残存部分は、保持シートに保持させたままでよい。残存部分は、例えば保持シートとともに廃棄される。

金属材料を備える残存部分の高さは、素子チップよりも低い。残存部分の保持シートからの高さは、例えば、素子チップの厚みの１０％以上、５０％以下であり、１５％以上、２５％以下である。よって、搬送およびピックアップ工程において、保持シートが撓んだ場合にも、素子チップと上記残存部分との衝突が抑制されて、歩留まりが向上する。

図１４は、本実施形態に係る方法により製造された素子チップが搬送される様子を模式的に示す断面図である。金属材料１３を備える残存部分１０２ａの高さが素子チップ２００よりも低いため、搬送中に素子チップ２００と残存部分１０２ａとが衝突することが抑制される。

［第２実施形態］
本実施形態では、マスク形成工程の前に、基板全体の厚み方向の一部を第２の面側から研削する研削工程が行われる。このこと以外、本実施形態は、第１実施形態と同様に実行される。本実施形態の製造方法は、図５に示すフローに対応する。

研削工程において、基板は第２の面側から研削されて、所望の厚みに薄化される。研削装置の種類は特に限定されず、例えば、ダイヤモンドホイールを備えるバックグラインダー等が挙げられる。

本発明の製造方法は、基板からプラズマエッチングにより素子チップを製造する方法として有用である。

１０：基板
１０Ｘ：第１の面
１０Ｙ：第２の面
１０１：素子領域
１０１ａ：第１素子領域
１０１ｂ：第２素子領域
１０２：分割領域
１０２ａ：残存部分
１０２１：外縁領域
１０２２：内側領域
１０２３：第１溝
１０２３ａ：第１溝の底部
１０２４：第２溝
１１：半導体層
１２：配線層
１３：金属材料
１３ａ：第１金属材料
１４：第２絶縁膜
２０：搬送キャリア
２１：フレーム
２１ａ：ノッチ
２１ｂ：コーナーカット
２２：保持シート
２２Ｘ：粘着面
２２Ｙ：非粘着面
４０：マスク
１００：プラズマ処理装置
１０３：真空チャンバ
１０３ａ：ガス導入口
１０３ｂ：排気口
１０８：誘電体部材
１０９：第１の電極
１１０Ａ：第１の高周波電源
１１０Ｂ：第２の高周波電源
１１１：ステージ
１１２：プロセスガス源
１１３：アッシングガス源
１１４：減圧機構
１１５：電極層
１１６：金属層
１１７：基台
１１８：外周部
１１９：ＥＳＣ電極
１２０：第２の電極
１２１：昇降ロッド
１２２：支持部
１２３Ａ：第１の昇降機構
１２３Ｂ：第２の昇降機構
１２４：カバー
１２４Ｗ：窓部
１２５：冷媒循環装置
１２６：直流電源
１２７：冷媒流路
１２８：制御装置
１２９：外周リング
２００：素子チップ
３００：素子チップ
３１０２ａ：残存部分
３１１：半導体層
３１２：配線層
３１３：金属材料
３２２：保持シート

Claims

第１の面および前記第１の面とは反対側の第２の面を備えるとともに、複数の素子領域および前記素子領域を画定する分割領域を備え、前記素子領域は、前記第１の面側に配線層を備え、前記分割領域は、前記素子領域を取り囲むとともに金属材料を含まない外縁領域と、前記外縁領域以外の金属材料を含む内側領域とを備える、基板を準備する準備工程と、
前記基板の前記第１の面をプラズマに晒して、前記外縁領域における前記基板をエッチングし、溝を形成する溝形成工程と、
前記素子領域における前記第２の面にマスクを形成するマスク形成工程と、
前記第２の面をプラズマに晒して、前記外縁領域における前記基板を前記溝に到達するまでエッチングし、前記基板を素子チップに個片化する個片化工程と、を備える、素子チップの製造方法。
前記準備工程において準備される前記基板の前記外縁領域における前記第１の面は、絶縁膜で被覆されており、
前記溝形成工程の前に、前記基板の前記第１の面をプラズマに晒して、前記絶縁膜をエッチングし、前記外縁領域において前記基板を露出させる露出工程を備える、請求項１に記載の素子チップの製造方法。
前記溝形成工程の前に、前記基板全体の厚み方向の一部を前記第２の面側から研削する研削工程を備える、請求項１または２に記載の素子チップの製造方法。
前記マスク形成工程の前に、前記基板全体の厚み方向の一部を前記第２の面側から研削する研削工程を備える、請求項１または２に記載の素子チップの製造方法。
前記溝の前記第１の面からの深さは、得られる前記素子チップの厚みの１０％以上、５０％以下である、請求項１〜４のいずれか一項に記載の素子チップの製造方法。
前記溝の前記第１の面からの深さは、前記外縁領域の幅の５０％以上、１５００％以下である、請求項１〜５のいずれか一項に記載の素子チップの製造方法。