WO2020235102A1 - ダイシングテープの貼付方法 - Google Patents

ダイシングテープの貼付方法 Download PDF

Info

Publication number
WO2020235102A1
WO2020235102A1 PCT/JP2019/020537 JP2019020537W WO2020235102A1 WO 2020235102 A1 WO2020235102 A1 WO 2020235102A1 JP 2019020537 W JP2019020537 W JP 2019020537W WO 2020235102 A1 WO2020235102 A1 WO 2020235102A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
dicing tape
mount stage
attaching
water
Prior art date
Application number
PCT/JP2019/020537
Other languages
English (en)
French (fr)
Inventor
吉田　一男
泰弘 松尾
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2021520024A priority Critical patent/JP7107436B2/ja
Priority to PCT/JP2019/020537 priority patent/WO2020235102A1/ja
Publication of WO2020235102A1 publication Critical patent/WO2020235102A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Definitions

  • the present invention relates to a method for attaching a dicing tape.
  • Patent Document 1 discloses a method for attaching a surface protective tape that can be applied to wafers having a different width of an outer peripheral surplus region with one type of surface protective tape.
  • the wafer When attaching the dicing tape to the wafer, the wafer receives a force that is pressed in the direction of the mount stage. At this time, when the device surface of the wafer on which the circuit pattern or the like is formed comes into contact with the mount stage, the device surface is pressed against the mount stage, the circuit pattern of the wafer is damaged, the appearance yield occurs, and the reliability is reduced. May decrease.
  • the present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a method for attaching a dicing tape, which can attach the dicing tape to a wafer while suppressing adverse effects.
  • the method for attaching the dicing tape according to the present invention is that a protective block is attached to the outer edge portion of the upper surface of the wafer having the upper surface and the lower surface on which the circuit pattern is formed, and the protective block is in contact with the mount stage. It is characterized in that the dicing tape is attached to the lower surface in a state where the upper surface is not in contact with the mount stage.
  • the dicing tape is attached to the lower surface of the wafer with the upper surface of the wafer facing the mount stage and the upper surface of the wafer not in contact with the mount stage. Therefore, the dicing tape is attached to the wafer while suppressing adverse effects. be able to.
  • FIG. It is a top view of the wafer which concerns on Embodiment 1.
  • FIG. It is a figure which shows the sticking method of the dicing tape which concerns on Embodiment 1.
  • FIG. It is a top view of the wafer which concerns on Embodiment 2.
  • FIG. It is a figure which shows the sticking method of the dicing tape which concerns on Embodiment 2.
  • FIG. 1 is a plan view of the wafer 10 according to the first embodiment.
  • the wafer 10 includes a cell region 10A and an outer edge portion 10B surrounding the cell region 10A.
  • the boundary between the cell region 10A and the outer edge portion 10B is indicated by a broken line.
  • a plurality of devices are formed in the cell region 10A, and no device is formed in the outer edge portion 10B.
  • a circuit pattern may be formed on the upper surface 10a of the wafer 10.
  • a circuit pattern or an insulating film covering the circuit pattern may be exposed on the upper surface 10a of the wafer 10.
  • the protective block 12 is attached to the outer edge portion 10B of the upper surface 10a of the wafer 10.
  • a plurality of protective blocks 12 may be provided along the outer edge of the upper surface 10a.
  • FIG. 1 shows that eight protective blocks 12 are provided at equal intervals along the outer edge of the upper surface 10a.
  • the protective block 12 can also be an annular member.
  • FIG. 2 is a diagram showing a method of attaching the dicing tape to the wafer 10 of FIG.
  • the wafer 10 is placed on the mount stage 20 while the upper surface 10a of the wafer 10 faces the mount stage 20.
  • the protective block 12 is in contact with the mount stage 20, and the upper surface 10a is not in contact with the mount stage 20.
  • the wafer 10 is positioned as necessary.
  • the dicing tape 22 is attached to the lower surface 10b of the wafer 10 with the protective block 12 in contact with the mount stage 20.
  • the application roller 24 moves the upper surface of the dicing tape 22 to press the dicing tape 22 against the lower surface 10b.
  • the wafer 10 to which the dicing tape 22 is attached is diced by a well-known method.
  • the protective block 12 When the dicing tape 22 is attached to the wafer 10, the protective block 12 is in contact with the mount stage 20 and the upper surface 10a is not in contact with the mount stage, so that the cell region 10A of the wafer 10 is pressed against the mount stage 20. Can be avoided. Therefore, it is possible to suppress adverse effects such as damage to the circuit pattern of the wafer 10, occurrence of appearance yield, and deterioration of reliability.
  • FIG. 3 is a plan view of the wafer 10 according to the second embodiment.
  • a circuit pattern may be formed on the upper surface of the wafer 10.
  • the upper surface of the wafer 10 is coated with the water-soluble protective film 30.
  • FIG. 3 shows that the water-soluble protective film 30 is provided on the entire upper surface of the wafer 10. A part of the upper surface of the wafer 10 may be coated with a water-soluble protective film.
  • the circular broken line in FIG. 3 represents the boundary between the cell region and the outer edge portion.
  • water-soluble protective film 30 for example, HOGOMAX (registered trademark) manufactured by Disco Corporation, TLDP300 manufactured by Tokyo Ohka Kogyo Co., Ltd., or a nanoshelter manufactured by Nikka Seiko Co., Ltd. can be adopted.
  • HOGOMAX registered trademark
  • TLDP300 manufactured by Tokyo Ohka Kogyo Co., Ltd.
  • nanoshelter manufactured by Nikka Seiko Co., Ltd. any material softer than the wafer 10 can be adopted.
  • FIG. 4 is a diagram showing a method of attaching the dicing tape to the wafer 10 of FIG.
  • the wafer 10 is placed on the mount stage 20 with the water-soluble protective film 30 in contact with the mount stage 20. Therefore, the wafer 10 and the mount stage 20 are not in direct contact with each other.
  • the dicing tape 22 is attached to the lower surface 10b of the wafer 10.
  • the application roller 24 moves the upper surface of the dicing tape 22 to press the dicing tape 22 against the lower surface 10b.
  • the water-soluble protective film 30 is provided between the wafer 10 and the mount stage 20, it is possible to suppress damage to the circuit pattern, deterioration in appearance yield, or deterioration in reliability that may occur when the wafer comes into contact with the mount stage.
  • the wafer 10 coated with the water-soluble protective film 30 is diced to a plurality of chips by, for example, laser dicing after the dicing tape 22 is attached.
  • laser dicing for example, the wafer 10 is irradiated with laser light from the upper surface 10a side of the wafer 10 to dice the wafer.
  • debris on the circuit pattern of the upper surface 10a can be suppressed. Debris means that the surface material of the material to be cut scatters during laser dicing and adheres to the surface of the material to be cut as foreign matter.
  • the water-soluble protective film 30 is removed with a liquid.
  • the water-soluble protective film 30 is removed by washing the wafer 10 on which the water-soluble protective film 30 is formed with water. Removal of the water-soluble protective film 30 can be incorporated as part of the dicing process.
  • the water-soluble protective film 30 can be removed with a liquid after the dicing tape 22 is attached to the lower surface 10b of the wafer 10.
  • the timing for removing the water-soluble protective film 30 is arbitrary. For example, when dicing using a dicing saw, there is no problem of debris. Therefore, after the dicing tape 22 is attached to the wafer 10, the water-soluble protective film 30 can be removed before or during dicing.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

ダイシングテープの貼付方法は、回路パターンが形成された上面と、該上面と反対の面である下面とを有するウエハの該上面の外縁に沿った部分である外縁部分に少なくとも１つの保護ブロックを貼り付けることと、該保護ブロックをマウントステージに接触させつつ、該ウエハの該上面が該マウントステージに対向し、該ウエハの該上面が該マウントステージに接しない状態とした上で、該ウエハの該下面にダイシングテープを貼り付けることと、を備えたことを特徴とする。

Description

ダイシングテープの貼付方法
　本発明はダイシングテープの貼付方法に関する。
　半導体ウエハを個々のデバイスにダイシングする際には、ウエハを裏返した後、マウントステージ上でウエハの位置合わせを行い、ウエハをマウントステージに真空吸着する。その後、ウエハとダイシングテープをローラーを用いて貼り合わせる。特許文献１には、一種類の表面保護テープで、外周余剰領域の幅が異なるウエハに汎用的に適用可能とすることができる表面保護テープの貼着方法が開示されている。
日本特開２０１３－２４３３０８号公報
　ウエハにダイシングテープを貼り付ける際には、ウエハはマウントステージの方向に押し付けられる力を受ける。このとき、ウエハのうち回路パターンなどが形成されたデバイス面がマウントステージと接触すると、そのデバイス面がマウントステージに押し付けられ、ウエハの回路パターンが損傷したり、外観歩留が生じたり、信頼性が低下したりするおそれがあった。
　本発明は、上述のような課題を解決するためになされたもので、弊害を抑制しつつウエハにダイシングテープを貼り付けることができるダイシングテープの貼付方法を提供することを目的とする。
　本願の発明に係るダイシングテープの貼付方法は、回路パターンが形成された上面と、下面とを有するウエハの該上面の外縁部分に保護ブロックを貼り付けることと、該保護ブロックがマウントステージに接し、該上面が該マウントステージに接しない状態で、該下面にダイシングテープを貼り付けることと、を備えたことを特徴とする。
　本発明のその他の特徴は以下に明らかにする。
　本発明によれば、ウエハの上面がマウントステージに対向し、ウエハの上面がマウントステージに接しない状態でウエハの下面にダイシングテープを貼り付けるので、弊害を抑制しつつウエハにダイシングテープを貼り付けることができる。
実施の形態１に係るウエハの平面図である。 実施の形態１に係るダイシングテープの貼付け方法を示す図である。 実施の形態２に係るウエハの平面図である。 実施の形態２に係るダイシングテープの貼付け方法を示す図である。
　本発明の実施の形態に係るダイシングテープの貼付方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、実施の形態１に係るウエハ１０の平面図である。ウエハ１０は、セル領域１０Ａと、セル領域１０Ａを囲む外縁部分１０Ｂを備えている。セル領域１０Ａと外縁部分１０Ｂの境界は破線で示されている。一例によれば、セル領域１０Ａに複数のデバイスが形成され、外縁部分１０Ｂにはデバイスが形成されない。ウエハ１０の上面１０ａには、回路パターンが形成され得る。ウエハ１０の上面１０ａには回路パターン又は回路パターンを覆う絶縁膜が露出し得る。
　このようなウエハ１０の上面１０ａの外縁部分１０Ｂに保護ブロック１２を貼り付ける。保護ブロック１２は、上面１０ａの外縁に沿って複数設けることができる。図１には、複数の保護ブロック１２が上面１０ａの外縁に沿って等間隔に８個設けられたことが図示されている。別の例によれば、保護ブロック１２は環状の１つの部材とすることもできる。
　図２は、図１のウエハ１０へのダイシングテープの貼付け方法を示す図である。まず、ウエハ１０の上面１０ａをマウントステージ２０に対向させつつ、ウエハ１０をマウントステージ２０にのせる。具体的には、保護ブロック１２がマウントステージ２０に接し、上面１０ａがマウントステージ２０に接しない。ウエハ１０をマウントステージ２０に乗せる際には必要に応じてウエハ１０の位置決めを行う。保護ブロック１２がマウントステージ２０に接した状態で、ウエハ１０の下面１０ｂにダイシングテープ２２を貼り付ける。ダイシングテープ２２を下面１０ｂに貼り付ける際には、貼付けローラー２４がダイシングテープ２２の上面を移動することで、ダイシングテープ２２を下面１０ｂに押し付ける。ダイシングテープ２２が貼り付けられたウエハ１０は、周知の方法でダイシングされる。
　ダイシングテープ２２をウエハ１０に貼り付けるときに、保護ブロック１２がマウントステージ２０に接し、上面１０ａがマウントステージに接しない状態とすることで、ウエハ１０のセル領域１０Ａがマウントステージ２０に押し付けられることを回避できる。そのため、ウエハ１０の回路パターンが損傷したり、外観歩留が生じたり、信頼性が低下したりする弊害を抑制できる。　
　以下に実施の形態にかかるダイシングテープの貼付方法は実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。
実施の形態２．
　図３は、実施の形態２に係るウエハ１０の平面図である。ウエハ１０の上面には、回路パターンが形成され得る。実施の形態２に係るダイシングテープの貼付方法では、ウエハ１０の上面に水溶性保護膜３０をコーティングする。図３には、ウエハ１０の上面の全体に水溶性保護膜３０が設けられたことが図示されている。ウエハ１０の上面の一部に水溶性保護膜をコーティングしてもよい。図３の円形の破線は、セル領域と外縁部分の境界を表す。水溶性保護膜３０は例えば、（株）ディスコ製のＨＯＧＯＭＡＸ（登録商標）、東京応化工業（株）製のＴＬＤＰ３００、又は日化精工（株）製のナノシェルターを採用し得る。水溶性保護膜３０としては、ウエハ１０より柔らかい任意の材料を採用し得る。
　図４は、図３のウエハ１０へのダイシングテープの貼付け方法を示す図である。水溶性保護膜３０がマウントステージ２０に接した状態で、ウエハ１０をマウントステージ２０にのせる。したがって、ウエハ１０とマウントステージ２０は直接接触していない。この状態で、ウエハ１０の下面１０ｂにダイシングテープ２２を貼り付ける。ダイシングテープ２２を下面１０ｂに貼り付ける際には、貼付けローラー２４がダイシングテープ２２の上面を移動することで、ダイシングテープ２２を下面１０ｂに押し付ける。このとき、ウエハ１０とマウントステージ２０の間には水溶性保護膜３０があるので、ウエハがマウントステージに接することで生じ得る回路パターンの損傷、外観歩留低下、又は信頼性低下を抑制できる。
　水溶性保護膜３０がコーティングされたウエハ１０は、ダイシングテープ２２の貼付け後、例えばレーザダイシングによって複数のチップにダイシングされる。レーザダイシングでは、例えば、ウエハ１０の上面１０ａ側からウエハ１０にレーザ光を照射し、ウエハをダイシングする。このとき、ウエハ１０の上面１０ａが水溶性保護膜３０でコーティングされているため、当該上面１０ａの回路パターン等へのデブリを抑制できる。デブリとは、レーザダイシング中に被切断材料の表面材料が飛散して被切断材料の表面に異物として付着することである。
　レーザダイシングの後に、水溶性保護膜３０を液体で除去する。例えば水溶性保護膜３０が形成されたウエハ１０を水洗することで、水溶性保護膜３０を除去する。水溶性保護膜３０の除去をダイシング工程の一部に組み入れることができる。
　別の例によれば、ウエハ１０の下面１０ｂにダイシングテープ２２を貼り付けた後に、水溶性保護膜３０を液体で除去することができる。水溶性保護膜３０を除去するタイミングは任意である。例えば、ダイシングソーを使ったダイシングを行う場合はデブリの問題がない。そのため、ダイシングテープ２２をウエハ１０に貼り付けた後、ダイシング前又はダイシング中に、水溶性保護膜３０を除去し得る。　
　１０　ウエハ、　１０Ａ　セル領域、　１０Ｂ　外縁部分、　１０ａ　上面、　１０ｂ　下面、　１２　保護ブロック、　２０　マウントステージ、　２２　ダイシングテープ、　２４　貼付けローラー、　３０　水溶性保護膜

Claims (5)

  1. 　回路パターンが形成された上面と、下面とを有するウエハの前記上面の外縁部分に保護ブロックを貼り付けることと、
    　前記保護ブロックがマウントステージに接し、前記上面が前記マウントステージに接しない状態で、前記下面にダイシングテープを貼り付けることと、を備えたことを特徴とするダイシングテープの貼付方法。
  2. 　前記保護ブロックは、前記上面の外縁に沿って複数設けられたことを特徴とする請求項１に記載のダイシングテープの貼付方法。
  3. 　回路パターンが形成された上面と、下面とを有するウエハの前記上面に水溶性保護膜をコーティングすることと、
    　前記水溶性保護膜がマウントステージに接した状態で、前記下面にダイシングテープを貼り付けることと、を備えたことを特徴とするダイシングテープの貼付方法。
  4. 　前記水溶性保護膜は前記上面の全体に設けられたことを特徴とする請求項３に記載のダイシングテープの貼付方法。
  5. 　前記下面に前記ダイシングテープを貼り付けた後に、前記水溶性保護膜を液体で除去することを特徴とする請求項３又は４に記載のダイシングテープの貼付方法。
PCT/JP2019/020537 2019-05-23 2019-05-23 ダイシングテープの貼付方法 WO2020235102A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021520024A JP7107436B2 (ja) 2019-05-23 2019-05-23 ダイシングテープの貼付方法
PCT/JP2019/020537 WO2020235102A1 (ja) 2019-05-23 2019-05-23 ダイシングテープの貼付方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/020537 WO2020235102A1 (ja) 2019-05-23 2019-05-23 ダイシングテープの貼付方法

Publications (1)

Publication Number Publication Date
WO2020235102A1 true WO2020235102A1 (ja) 2020-11-26

Family

ID=73459403

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/020537 WO2020235102A1 (ja) 2019-05-23 2019-05-23 ダイシングテープの貼付方法

Country Status (2)

Country Link
JP (1) JP7107436B2 (ja)
WO (1) WO2020235102A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536827A (ja) * 1991-07-25 1993-02-12 Miyagi Oki Denki Kk ウエハステージ
JP2003332271A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体ウエハおよび半導体装置の製造方法
JP2006135309A (ja) * 2004-10-07 2006-05-25 Showa Denko Kk 半導体素子の製造方法
JP2006310338A (ja) * 2005-04-26 2006-11-09 Nec Engineering Ltd ウェハー用真空テープ貼付装置
JP2007095908A (ja) * 2005-09-28 2007-04-12 Disco Abrasive Syst Ltd ウェハ加工方法
WO2009147954A1 (ja) * 2008-06-06 2009-12-10 リンテック株式会社 シート貼付装置及び貼付方法
JP2011222843A (ja) * 2010-04-13 2011-11-04 Renesas Electronics Corp 半導体装置の製造方法
JP2012174956A (ja) * 2011-02-23 2012-09-10 Mitsubishi Electric Corp 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536827A (ja) * 1991-07-25 1993-02-12 Miyagi Oki Denki Kk ウエハステージ
JP2003332271A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体ウエハおよび半導体装置の製造方法
JP2006135309A (ja) * 2004-10-07 2006-05-25 Showa Denko Kk 半導体素子の製造方法
JP2006310338A (ja) * 2005-04-26 2006-11-09 Nec Engineering Ltd ウェハー用真空テープ貼付装置
JP2007095908A (ja) * 2005-09-28 2007-04-12 Disco Abrasive Syst Ltd ウェハ加工方法
WO2009147954A1 (ja) * 2008-06-06 2009-12-10 リンテック株式会社 シート貼付装置及び貼付方法
JP2011222843A (ja) * 2010-04-13 2011-11-04 Renesas Electronics Corp 半導体装置の製造方法
JP2012174956A (ja) * 2011-02-23 2012-09-10 Mitsubishi Electric Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP7107436B2 (ja) 2022-07-27
JPWO2020235102A1 (ja) 2021-11-11

Similar Documents

Publication Publication Date Title
EP0661737B1 (en) Grid array masking tape process
US8084335B2 (en) Method of thinning a semiconductor wafer using a film frame
US6582983B1 (en) Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4817805B2 (ja) フィルム剥離方法およびフィルム剥離装置
US8052824B2 (en) Film peeling method and film peeling device
KR20060120113A (ko) 표면보호용 시트 및 반도체 웨이퍼의 연삭방법
US20140145294A1 (en) Wafer separation
KR20190021440A (ko) 이면측에 돌기를 갖는 웨이퍼를 처리하는 방법
JP2012124211A (ja) 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法
US20160276223A1 (en) Method of dividing wafer
JP2009246195A (ja) 接着シート及びこれを用いた半導体ウエハの処理方法
US7198988B1 (en) Method for eliminating backside metal peeling during die separation
WO2020235102A1 (ja) ダイシングテープの貼付方法
US6743699B1 (en) Method of fabricating semiconductor components
JPH02265258A (ja) ダイシング装置
JPH0574934A (ja) 薄型チツプの形成方法
US20200231434A1 (en) Singulation of wafer level packaging
JP2019009198A (ja) ウェーハの加工方法
CN108807201B (zh) 用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构
US20060289966A1 (en) Silicon wafer with non-soluble protective coating
JP2007073788A (ja) ウエハのダイシング方法
JP2014175343A (ja) ウェハレベルパッケージとその製造方法および半導体装置
KR200464626Y1 (ko) 기판 블록 고정장치
US20160141199A1 (en) Apparatus and method for holding a workpiece
KR100378571B1 (ko) 웨이퍼 마운팅 테이프의 분리 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19930124

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021520024

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19930124

Country of ref document: EP

Kind code of ref document: A1