JPWO2020235102A1 - ダイシングテープの貼付方法 - Google Patents
ダイシングテープの貼付方法 Download PDFInfo
- Publication number
- JPWO2020235102A1 JPWO2020235102A1 JP2021520024A JP2021520024A JPWO2020235102A1 JP WO2020235102 A1 JPWO2020235102 A1 JP WO2020235102A1 JP 2021520024 A JP2021520024 A JP 2021520024A JP 2021520024 A JP2021520024 A JP 2021520024A JP WO2020235102 A1 JPWO2020235102 A1 JP WO2020235102A1
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- dicing tape
- mount stage
- attaching
- water
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
図1は、実施の形態1に係るウエハ10の平面図である。ウエハ10は、セル領域10Aと、セル領域10Aを囲む外縁部分10Bを備えている。セル領域10Aと外縁部分10Bの境界は破線で示されている。一例によれば、セル領域10Aに複数のデバイスが形成され、外縁部分10Bにはデバイスが形成されない。ウエハ10の上面10aには、回路パターンが形成され得る。ウエハ10の上面10aには回路パターン又は回路パターンを覆う絶縁膜が露出し得る。
図3は、実施の形態2に係るウエハ10の平面図である。ウエハ10の上面には、回路パターンが形成され得る。実施の形態2に係るダイシングテープの貼付方法では、ウエハ10の上面に水溶性保護膜30をコーティングする。図3には、ウエハ10の上面の全体に水溶性保護膜30が設けられたことが図示されている。ウエハ10の上面の一部に水溶性保護膜をコーティングしてもよい。図3の円形の破線は、セル領域と外縁部分の境界を表す。水溶性保護膜30は例えば、(株)ディスコ製のHOGOMAX(登録商標)、東京応化工業(株)製のTLDP300、又は日化精工(株)製のナノシェルターを採用し得る。水溶性保護膜30としては、ウエハ10より柔らかい任意の材料を採用し得る。
Claims (5)
- 回路パターンが形成された上面と、下面とを有するウエハの前記上面の外縁部分に保護ブロックを貼り付けることと、
前記保護ブロックがマウントステージに接し、前記上面が前記マウントステージに接しない状態で、前記下面にダイシングテープを貼り付けることと、を備えたことを特徴とするダイシングテープの貼付方法。 - 前記保護ブロックは、前記上面の外縁に沿って複数設けられたことを特徴とする請求項1に記載のダイシングテープの貼付方法。
- 回路パターンが形成された上面と、下面とを有するウエハの前記上面に水溶性保護膜をコーティングすることと、
前記水溶性保護膜がマウントステージに接した状態で、前記下面にダイシングテープを貼り付けることと、を備えたことを特徴とするダイシングテープの貼付方法。 - 前記水溶性保護膜は前記上面の全体に設けられたことを特徴とする請求項3に記載のダイシングテープの貼付方法。
- 前記下面に前記ダイシングテープを貼り付けた後に、前記水溶性保護膜を液体で除去することを特徴とする請求項3又は4に記載のダイシングテープの貼付方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/020537 WO2020235102A1 (ja) | 2019-05-23 | 2019-05-23 | ダイシングテープの貼付方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020235102A1 true JPWO2020235102A1 (ja) | 2021-11-11 |
JP7107436B2 JP7107436B2 (ja) | 2022-07-27 |
Family
ID=73459403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021520024A Active JP7107436B2 (ja) | 2019-05-23 | 2019-05-23 | ダイシングテープの貼付方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7107436B2 (ja) |
WO (1) | WO2020235102A1 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0536827A (ja) * | 1991-07-25 | 1993-02-12 | Miyagi Oki Denki Kk | ウエハステージ |
JP2003332271A (ja) * | 2002-05-15 | 2003-11-21 | Renesas Technology Corp | 半導体ウエハおよび半導体装置の製造方法 |
JP2006135309A (ja) * | 2004-10-07 | 2006-05-25 | Showa Denko Kk | 半導体素子の製造方法 |
JP2006310338A (ja) * | 2005-04-26 | 2006-11-09 | Nec Engineering Ltd | ウェハー用真空テープ貼付装置 |
JP2007095908A (ja) * | 2005-09-28 | 2007-04-12 | Disco Abrasive Syst Ltd | ウェハ加工方法 |
WO2009147954A1 (ja) * | 2008-06-06 | 2009-12-10 | リンテック株式会社 | シート貼付装置及び貼付方法 |
JP2011222843A (ja) * | 2010-04-13 | 2011-11-04 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2012174956A (ja) * | 2011-02-23 | 2012-09-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
2019
- 2019-05-23 JP JP2021520024A patent/JP7107436B2/ja active Active
- 2019-05-23 WO PCT/JP2019/020537 patent/WO2020235102A1/ja active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0536827A (ja) * | 1991-07-25 | 1993-02-12 | Miyagi Oki Denki Kk | ウエハステージ |
JP2003332271A (ja) * | 2002-05-15 | 2003-11-21 | Renesas Technology Corp | 半導体ウエハおよび半導体装置の製造方法 |
JP2006135309A (ja) * | 2004-10-07 | 2006-05-25 | Showa Denko Kk | 半導体素子の製造方法 |
JP2006310338A (ja) * | 2005-04-26 | 2006-11-09 | Nec Engineering Ltd | ウェハー用真空テープ貼付装置 |
JP2007095908A (ja) * | 2005-09-28 | 2007-04-12 | Disco Abrasive Syst Ltd | ウェハ加工方法 |
WO2009147954A1 (ja) * | 2008-06-06 | 2009-12-10 | リンテック株式会社 | シート貼付装置及び貼付方法 |
JP2011222843A (ja) * | 2010-04-13 | 2011-11-04 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2012174956A (ja) * | 2011-02-23 | 2012-09-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7107436B2 (ja) | 2022-07-27 |
WO2020235102A1 (ja) | 2020-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0661737B1 (en) | Grid array masking tape process | |
JP2006179868A (ja) | フィルム剥離方法およびフィルム剥離装置 | |
KR20100007724A (ko) | 반도체 웨이퍼를 시닝하는 방법 | |
US6974726B2 (en) | Silicon wafer with soluble protective coating | |
KR20190021440A (ko) | 이면측에 돌기를 갖는 웨이퍼를 처리하는 방법 | |
US20140145294A1 (en) | Wafer separation | |
US20090107634A1 (en) | Film Peeling Method and Film Peeling Device | |
KR20190098722A (ko) | 웨이퍼 처리 방법 | |
JP2009246195A (ja) | 接着シート及びこれを用いた半導体ウエハの処理方法 | |
US7518240B2 (en) | Deposition pattern for eliminating backside metal peeling during die separation in semiconductor device fabrication | |
US20150235969A1 (en) | Backside metallization patterns for integrated circuits | |
WO2020235102A1 (ja) | ダイシングテープの貼付方法 | |
KR100817049B1 (ko) | 패키징을 위한 웨이퍼 칩의 제조 방법 | |
US6743699B1 (en) | Method of fabricating semiconductor components | |
JPH0574934A (ja) | 薄型チツプの形成方法 | |
US11235971B2 (en) | Singulation of wafer level packaging | |
JP2019009198A (ja) | ウェーハの加工方法 | |
CN108807201B (zh) | 用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构 | |
JP2007073788A (ja) | ウエハのダイシング方法 | |
JP2814176B2 (ja) | 半導体ウェーハの分割方法 | |
JP2014175343A (ja) | ウェハレベルパッケージとその製造方法および半導体装置 | |
US20160141199A1 (en) | Apparatus and method for holding a workpiece | |
US20060289966A1 (en) | Silicon wafer with non-soluble protective coating | |
KR100378571B1 (ko) | 웨이퍼 마운팅 테이프의 분리 방법 | |
JP2003133257A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210618 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220627 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7107436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |