CN108807201B - 用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构 - Google Patents

用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构 Download PDF

Info

Publication number
CN108807201B
CN108807201B CN201710304336.0A CN201710304336A CN108807201B CN 108807201 B CN108807201 B CN 108807201B CN 201710304336 A CN201710304336 A CN 201710304336A CN 108807201 B CN108807201 B CN 108807201B
Authority
CN
China
Prior art keywords
wafer
adhesive sheet
circuit board
printed circuit
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710304336.0A
Other languages
English (en)
Other versions
CN108807201A (zh
Inventor
叶秀慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201710304336.0A priority Critical patent/CN108807201B/zh
Publication of CN108807201A publication Critical patent/CN108807201A/zh
Application granted granted Critical
Publication of CN108807201B publication Critical patent/CN108807201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32155—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/32157—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)

Abstract

一种用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构，该方法包括步骤为：步骤A：取一晶圆，将该晶圆下方黏置于一第一胶黏片上；步骤B：将一印刷电路板贴附于该晶圆上方，不同于该第一胶黏片的一侧；步骤C：将上述结构置于一治具框上；其中该治具框的中央形成一中央开孔，而该第一胶黏片延伸到该中央开孔上表面的外围，而使得整体结构贴附在该治具框的上方；步骤D：应用一顶具从该中央开孔的下方对着该第一胶黏片的中心往上顶；其中该顶具接触该第一胶黏片处的面积大于该晶圆底部的面积，应用该第一胶黏片的撑持力将使得贴附在其上的该晶圆及印刷电路板也会被撑开；步骤E：应用切刀在该第一胶黏片上沿着该晶圆的外围切开。

Description

用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构
技术领域
本发明涉及晶圆封装工艺，尤其是一种用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构。
背景技术
在晶圆封装的工艺中，必须将晶圆10’与PCB 40’(印刷电路板)整合(如图14所示)，在进行烘烤，烘烤后再行切割。但是由于材料的关系，PCB 40’的膨胀系数远大于晶圆10’的膨胀系数，因此在进行烘烤的过程，PCB 40’往外扩张的幅度远大于将于晶圆10’往外扩张的幅度。结果将产生如图15所示的结果，整体产生弧形的扭曲，在上侧的PCB 40’将会包覆在下方的晶圆10’。这种结构将会导致整个PCB 40’及晶圆10’上面电路组件扭曲失真，并且在进行下一级的切割过程时，也会造成极大的困难，因为要在弧形的表面上对位及切割，技术上相当困难。并且因为每一个晶圆与PCB的整合结构所产生的膨胀程度也不尽相同，所以将会导致整体良率下降。
本发明人基于在此一行业多年的经验，已构思一种解决的方式，其可以避免上述在工艺中所产生的问题。
故，本发明提出一种崭新的用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构，以解决上述现有技术上的缺陷。
发明内容
所以，本发明的目的在于解决上述现有技术上的问题，本发明中提出一种用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构，在印刷电路板与晶圆对接的工艺中，对晶圆及印刷电路板切割沟槽，因此在后续进行烘烤的过程中，两者的膨胀区域均可为沟槽所吸收。所以可以维持住该印刷电路板与晶圆的整体结合结构的原有型态，而不会产生扭曲，因此也不会影响到印刷电路板及晶圆上的电路组件的功能。并且因为该印刷电路板及晶圆在加热时可以通过沟槽维持住原有的型态，所以在进行下一级的切割过程时相当容易，而有利于整体良率的提升。
为达到上述目的，本发明中提出一种用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法，包括步骤为：步骤A：取一晶圆，将该晶圆下方黏置于一第一胶黏片上；步骤B：将一印刷电路板贴附于该晶圆上方，不同于该第一胶黏片的一侧，使得该晶圆、该印刷电路板及该第一胶黏片形成一整合结构；步骤C：将上述该印刷电路板、该晶圆及该第一胶黏片所形成的整合结构置于一治具框上；其中该治具框的中央形成一中央开孔，而该第一胶黏片延伸到该中央开孔上表面的外围，而使得整体结构很紧密的贴附在该治具框的上方；步骤D：应用一顶具从该中央开孔的下方对着该第一胶黏片的中心往上顶；其中该顶具接触该第一胶黏片处的面积大于该晶圆底部的面积，所以当该顶具往上顶时，将会使得整个第一胶黏片及该晶圆及印刷电路板也跟着往上；因为该第一胶黏片的周围被黏附在该治具框的上表面，应用该第一胶黏片的撑持力将使得贴附在其上的该晶圆及印刷电路板也会被撑开；步骤E：应用切刀在该第一胶黏片上沿着该晶圆的外围切开，而使得该第一胶黏片位于该晶圆连同该印刷电路板下方的部分与该胶黏片的其余部分分开；其中在步骤A及步骤B之间还包括步骤A1：将该晶圆切割成多个芯片，其中各芯片之间形成沟槽；但是这些芯片仍然黏贴在该第一胶黏片上，所以整体上仍维持该晶圆的整体形状；或者在步骤B及步骤C之间还包括步骤B1：在该印刷电路板上切割多个沟槽；所以在步骤D中，因为该第一胶黏片的撑持力使得贴附在其上的该晶圆及印刷电路板被撑开时，原本在该晶圆或印刷电路板上所切割的沟槽将会被拉伸扩张；因为该印刷电路板或该晶圆之间经过切割，所以会存在膨胀余裕；当加热时，该印刷电路板或该晶圆的膨胀区域均可为该膨胀余裕所吸收。
其中，在步骤B1中位于该印刷电路板上的沟槽作为将该印刷电路板顺着所对应的芯片切割时，顺着该印刷电路板上的沟槽做为切割线即能够将该印刷电路板切出而得到多个芯片组。
其中，步骤A1及步骤B1均在步骤C之前进行。
其中，步骤A1及步骤B1，在步骤C之前只进行其中一项，另一项在步骤E之后进行。
其中，在步骤A之前进行下列步骤：
步骤F：将该晶圆置于一第二胶黏片上；
步骤G：将多个导接片置于该晶圆上，其位置对应到该晶圆在后续程序中切割之后的各个芯片的上方；并将各导接片黏贴到对应的芯片上；各导接片为一薄片状的板状材料；
步骤H：随后将该第二胶黏片撕离，并将具有多个导接片的该晶圆反转倒置，而使得该晶圆具有该多个导接片的一面朝下；并进行上述步骤A中在该晶圆下方黏置该第一胶黏片的步骤；
随后进行上述步骤A的后续相同的工艺；最后形成具有导接片的芯片及印刷电路板的整合结构；
其中后续将封装该芯片的结构并不会覆盖该导接片而使得该导接片的上表面外露。
其中，该第一胶黏片为蓝膜(blue tape)。
其中，该第二胶黏片为蓝膜(blue tape)。
本发明还提出一种用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的结构，包括：一晶圆，该晶圆下方黏置于一第一胶黏片上；一印刷电路板贴附于该晶圆上方，位于不同于该第一胶黏片的一侧，使得该晶圆、该印刷电路板及该第一胶黏片形成一整合结构；一治具框，用于承载该印刷电路板、该晶圆及该第一胶黏片所形成的整合结构；其中该治具框的中央形成一中央开孔，而该第一胶黏片延伸到该中央开孔上表面的外围，而使得整体结构很紧密的贴附在该治具框的上方；其中该晶圆形成多个芯片，其中各芯片之间形成沟槽；但是这些芯片仍然黏贴在该第一胶黏片上，所以整体上仍维持该晶圆的整体形状；或者该印刷电路板上形成多个沟槽。
其中，还包括：一顶具，用于从该中央开孔的下方对着该第一胶黏片的中心往上顶；其中该顶具接触该第一胶黏片处的面积大于该晶圆底部的面积，所以当该顶具往上顶时，将会使得整个第一胶黏片及该晶圆及印刷电路板也跟着往上；因为该第一胶黏片的周围被黏附在该治具框的上表面，应用该第一胶黏片的撑持力将使得贴附在其上的该晶圆及印刷电路板也会被撑开；
一切刀，用于在该第一胶黏片上沿着该晶圆的外围切开，而使得该第一胶黏片位于该晶圆连同该印刷电路板下方的部分与该胶黏片的其余部分分开；
其中因为该第一胶黏片的撑持力将使得贴附在其上的该晶圆及印刷电路板被撑开时，原本在该晶圆或印刷电路板上所切割的沟槽将会被拉伸扩张；因为该印刷电路板或该晶圆之间经过切割，所以会存在膨胀余裕；当加热时，该印刷电路板或该晶圆的膨胀区域均能够为该膨胀余裕所吸收。
其中，该印刷电路板上的沟槽作为将该印刷电路板顺着所对应的芯片切割时，顺着该印刷电路板上的沟槽做为切割线即能够将该印刷电路板切出而得到多个芯片组。
其中，该晶圆异于该印刷电路板的表面上贴附有多个导接片，该导接片的位置对应到该晶圆在后续程序中切割之后的各个芯片的上方；各导接片为一薄片状的板状材料；
其中后续将封装该芯片的结构并不会覆盖该导接片而使得该导接片的上表面外露。
附图说明
图1显示本发明的晶圆及第一胶黏片的结合示意图。
图2显示本发明的整合结构与治具框的分解示意图。
图3的示意图显示本发明的整合结构置于治具框上，其中顶具位在整合结构的下方。
图4显示本发明的晶圆侧视示意图。
图5显示本发明的晶圆与第一胶黏片的结合侧视示意图。
图6显示本发明的晶圆经切割后的侧视示意图。
图7显示本发明的印刷电路板贴附于晶圆上方的侧视示意图。
图8显示本发明在印刷电路板上切割沟槽的侧视示意图。
图9显示本发明的印刷电路板、晶圆及第一胶黏片所形成的整合结构置于一治具框的侧视示意图。
图10的示意图显示本发明中应用顶具从中央开孔下方对着第一胶黏片的中心往上顶。
图11的示意图显示本发明中应用顶具从中央开孔下方对着第一胶黏片的中心往上顶，使得晶圆及印刷电路板被撑开。
图12显示本发明应用切刀在第一胶黏片上沿着晶圆外围切开的示意图。
图13显示本发明中经切开后的包含晶圆、印刷电路板及第一胶黏片的整合结构的示意图。
图14显示现有技术中晶圆与PCB的结合侧视示意图。
图15显示现有技术中晶圆与PCB产生弧状扭曲的示意图。
图16显示本发明中将晶圆置于一第二胶黏片的侧视示意图。
图17显示本发明中将多个导接片置于晶圆上的侧视示意图。
图18显示本发明中将第二胶黏片撕离并将具有多个导接片的晶圆反转倒置的侧视示意图。
图19显示本发明中具有导接片的芯片及印刷电路板的整合结构的侧视示意图。
图20显示本发明的制程步骤流程图。
图21显示本发明的另一制程步骤流程图。
附图标记说明
10    晶圆
10’   晶圆
12    芯片
20    第一胶黏片
30    导接片
40    印刷电路板
42    沟槽
40’   PCB
50    治具框
52    中央开孔
60    顶具
70    第二胶黏片
80    切刀
100   整合结构
122   沟槽。
具体实施方式
由下文的说明可更进一步了解本发明的特征及其优点，阅读时并请参考附图。
现就本发明的结构组成，及所能产生的功效与优点，配合附图，举本发明的一较佳实施例详细说明如下。
请参考图1至图21所示，显示本发明的用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构，如图20所示，本发明中的工艺说明如下：
取一晶圆10(如图4所示)，将该晶圆10下方黏置于一第一胶黏片20上(步骤820)，如图5所示。该第一胶黏片20如蓝膜(blue tape)。
将该晶圆10切割成多个芯片12，其中各芯片12之间形成沟槽122(步骤830)，如图1及图6所示。但是这些芯片12仍然黏贴在该第一胶黏片20上，所以整体上仍维持该晶圆10的整体形状。
将一印刷电路板40贴附于该晶圆10上方，不同于该第一胶黏片20的一侧，使得该晶圆10、该印刷电路板40及该第一胶黏片20形成一整合结构100(步骤840)，如图7所示。
在该印刷电路板40上切割多个沟槽42(步骤850)，如图8所示。因为该印刷电路板40及该晶圆10均经过切割，所以两者均存在膨胀余裕。当加热时，两者的膨胀区域均可为该膨胀余裕所吸收。
将上述该印刷电路板40、该晶圆10及该第一胶黏片20所形成的整合结构100置于一治具框50上(步骤860)，如图9所示。其中该治具框50的中央形成一中央开孔52(如图2所示)，而该第一胶黏片20延伸到该中央开孔52上表面的外围，而使得整体结构很紧密的贴附在该治具框50的上方。
应用一顶具60从该中央开孔52的下方对着该第一胶黏片20的中心往上顶(步骤870)。如图3、图10及图11所示，其中该顶具60接触该第一胶黏片20处的面积大于该晶圆10底部的面积，所以当该顶具60往上顶时，将会使得整个第一胶黏片20及该晶圆10及印刷电路板40也跟着往上。因为该第一胶黏片20的周围被黏附在该治具框50的上表面，应用该第一胶黏片20的撑持力将使得贴附在其上的该晶圆10及印刷电路板40也会被撑开(如图11所示)，所以原本在该晶圆10及印刷电路板40上所切割的沟槽122、42将会被拉伸扩张，但是因为该印刷电路板40位在该晶圆10的上方，所以该印刷电路板40上的沟槽42被拉伸的距离会远大于该晶圆10上的沟槽122被拉伸的距离。
应用切刀80在该第一胶黏片20上沿着该晶圆10的外围切开(步骤880)，而使得该第一胶黏片20位于该晶圆10连同该印刷电路板40下方的部分与该胶黏片的其余部分分开，如图12所示。
然后将上述包含该晶圆10、该印刷电路板40及该第一胶黏片20的整合结构100(如图13所示)，再进行烘烤、打线、上胶、切割等步骤，而整体上形成多个个别的芯片组(步骤890)。
在上述的步骤中，位于该印刷电路板40上的沟槽42的作用为：在后续的步骤中，将该印刷电路板40顺着所对应的芯片12切割时，顺着该印刷电路板40上的沟槽42做为切割线。
所以在上述的步骤中必须切割该晶圆10以形成多个芯片12(即上述步骤830)，或者是切割该印刷电路板40形成多个沟槽42(即上述步骤850)。在应用中，于将包含该晶圆10及该印刷电路板40的整合结构100置于该治具框50(即上述步骤860)前，此两个切割步骤(即上述步骤830及步骤850)可以只进行一个，比如仅切割该晶圆10以形成多个芯片12，或者是仅切割该印刷电路板40形成多个沟槽42。而另一个切割步骤则在应用该切刀80切开该第一胶黏片20的步骤(即上述步骤880)之后再进行。
在某些特定的封装工艺中，必须在该多个芯片12的上方加多个导接片30，各导接片30为一薄片状的板状材料；各导接片30黏贴在对应的芯片12的上表面，而后续将封装该芯片12的结构并不会覆盖该导接片30而使得该导接片30的上表面外露。
在本实施例中，工艺上述具有导接片的芯片的方式说明如下。
如图21所示，在步骤820之前进行下列步骤：
将该晶圆10置于一第二胶黏片70 上(步骤700)，如图16所示。该第二胶黏片70如蓝膜(blue tape)。
将多个导接片30置于该晶圆10上，其位置对应到该晶圆10在后续程序中切割之后的各个芯片12的上方。并将各导接片30黏贴到对应的芯片12上(步骤710)，如图17所示。
随后将该第二胶黏片70撕离，并将具有多个导接片30的该晶圆10反转倒置，而使得该晶圆10具有该多个导接片30的一面朝下(步骤720)，如图18所示。并进行上述步骤820中在该晶圆10下方黏置该第一胶黏片20的步骤。
随后进行上述实施例中于步骤820的后续相同的工艺。但在各工艺中于附图的晶圆10的下表面包含上述步骤710中所示的导接片30(此为现有技术中所熟知的，因此图中并不显示此一细部结构)，最后形成如图19所示的具有导接片的芯片及印刷电路板的整合结构。
本发明的优点在于在印刷电路板与晶圆对接的工艺中，对晶圆及印刷电路板切割沟槽，因此在后续进行烘烤的过程中，两者的膨胀区域均可为沟槽所吸收。所以可以维持住该印刷电路板与晶圆的整体结合结构的原有型态，而不会产生扭曲，因此也不会影响到印刷电路板及晶圆上的电路组件的功能。并且因为该印刷电路板及晶圆在加热时可以通过沟槽维持住原有的型态，所以在进行下一级的切割过程时相当容易，而有利于整体良率的提升。
综上所述，本发明人性化的体贴设计，相当符合实际需求。其具体改进现有技术的缺陷，相较于现有技术明显具有突破性的进步优点，确实具有功效的增进，且非易于达成。本发明未曾公开或揭露于国内与国外的文献与市场上，已符合专利法的规定。
上述详细说明是针对本发明的一可行实施例的具体说明，但该实施例并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所为的等效实施或变更，均应包含于本发明的保护范围中。

Claims (10)

1.一种用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法，其特征在于，包括步骤为：
步骤A：取一晶圆，将该晶圆下方黏置于一第一胶黏片上；
步骤B：将一印刷电路板贴附于该晶圆上方，不同于该第一胶黏片的一侧，使得该晶圆、该印刷电路板及该第一胶黏片形成一整合结构；
步骤C：将上述该印刷电路板、该晶圆及该第一胶黏片所形成的整合结构置于一治具框上；其中该治具框的中央形成一中央开孔，而该第一胶黏片延伸到该中央开孔上表面的外围，而使得整体结构很紧密的贴附在该治具框的上方；
步骤D：应用一顶具从该中央开孔的下方对着该第一胶黏片的中心往上顶；其中该顶具接触该第一胶黏片处的面积大于该晶圆底部的面积，所以当该顶具往上顶时，将会使得整个第一胶黏片及该晶圆及印刷电路板也跟着往上；因为该第一胶黏片的周围被黏附在该治具框的上表面，应用该第一胶黏片的撑持力将使得贴附在其上的该晶圆及印刷电路板也会被撑开；
步骤E：应用切刀在该第一胶黏片上沿着该晶圆的外围切开，而使得该第一胶黏片位于该晶圆连同该印刷电路板下方的部分与该胶黏片的其余部分分开；
其中在步骤A及步骤B之间还包括步骤A1：将该晶圆切割成多个芯片，其中各芯片之间形成沟槽；但是这些芯片仍然黏贴在该第一胶黏片上，所以整体上仍维持该晶圆的整体形状；
或者在步骤B及步骤C之间还包括步骤B1：在该印刷电路板上切割多个沟槽；
所以在步骤D中，因为该第一胶黏片的撑持力使得贴附在其上的该晶圆及印刷电路板被撑开时，原本在该晶圆或印刷电路板上所切割的沟槽将会被拉伸扩张；因为该印刷电路板或该晶圆之间经过切割，所以会存在膨胀余裕；当加热时，该印刷电路板或该晶圆的膨胀区域均能够为该膨胀余裕所吸收。
2.如权利要求1所述的方法，其特征在于，在步骤B1中位于该印刷电路板上的沟槽作为将该印刷电路板顺着所对应的芯片切割时，顺着该印刷电路板上的沟槽做为切割线即能够将该印刷电路板切出而得到多个芯片组。
3.如权利要求1所述的方法，其特征在于，步骤A1及步骤B1均在步骤C之前进行。
4.如权利要求1所述的方法，其特征在于，步骤A1及步骤B1，在步骤C之前只进行其中一项，另一项在步骤E之后进行。
5.如权利要求1所述的方法，其特征在于，在步骤A之前进行下列步骤：
步骤F：将该晶圆置于一第二胶黏片上；
步骤G：将多个导接片置于该晶圆上，其位置对应到该晶圆在后续程序中切割之后的各个芯片的上方；并将各导接片黏贴到对应的芯片上；各导接片为一薄片状的板状材料；
步骤H：随后将该第二胶黏片撕离，并将具有多个导接片的该晶圆反转倒置，而使得该晶圆具有该多个导接片的一面朝下；并进行上述步骤A中在该晶圆下方黏置该第一胶黏片的步骤；
随后进行上述步骤A的后续相同的工艺；最后形成具有导接片的芯片及印刷电路板的整合结构；
其中后续将封装该芯片的结构并不会覆盖该导接片而使得该导接片的上表面外露。
6.如权利要求1所述的方法，其特征在于，该第一胶黏片为蓝膜。
7.如权利要求5所述的方法，其特征在于，该第二胶黏片为蓝膜。
8.一种用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的结构，其特征在于，包括：
一晶圆，该晶圆下方黏置于一第一胶黏片上；
一印刷电路板贴附于该晶圆上方，位于不同于该第一胶黏片的一侧，使得该晶圆、该印刷电路板及该第一胶黏片形成一整合结构；
一治具框，用于承载该印刷电路板、该晶圆及该第一胶黏片所形成的整合结构；其中该治具框的中央形成一中央开孔，而该第一胶黏片延伸到该中央开孔上表面的外围，而使得整体结构很紧密的贴附在该治具框的上方；
其中该晶圆形成多个芯片，其中各芯片之间形成沟槽；但是这些芯片仍然黏贴在该第一胶黏片上，所以整体上仍维持该晶圆的整体形状；
或者该印刷电路板上形成多个沟槽；
一顶具，用于从该中央开孔的下方对着该第一胶黏片的中心往上顶；其中该顶具接触该第一胶黏片处的面积大于该晶圆底部的面积，所以当该顶具往上顶时，将会使得整个第一胶黏片及该晶圆及印刷电路板也跟着往上；因为该第一胶黏片的周围被黏附在该治具框的上表面，应用该第一胶黏片的撑持力将使得贴附在其上的该晶圆及印刷电路板也会被撑开；
一切刀，用于在该第一胶黏片上沿着该晶圆的外围切开，而使得该第一胶黏片位于该晶圆连同该印刷电路板下方的部分与该胶黏片的其余部分分开；
其中因为该第一胶黏片的撑持力将使得贴附在其上的该晶圆及印刷电路板被撑开时，原本在该晶圆或印刷电路板上所切割的沟槽将会被拉伸扩张；因为该印刷电路板或该晶圆之间经过切割，所以会存在膨胀余裕；当加热时，该印刷电路板或该晶圆的膨胀区域均能够为该膨胀余裕所吸收。
9.如权利要求8所述的用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的结构，其特征在于，该印刷电路板上的沟槽作为将该印刷电路板顺着所对应的芯片切割时，顺着该印刷电路板上的沟槽做为切割线即能够将该印刷电路板切出而得到多个芯片组。
10.如权利要求8所述的用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的结构，其特征在于，该晶圆异于该印刷电路板的表面上贴附有多个导接片，该导接片的位置对应到该晶圆在后续程序中切割之后的各个芯片的上方；各导接片为一薄片状的板状材料；
其中后续将封装该芯片的结构并不会覆盖该导接片而使得该导接片的上表面外露。
CN201710304336.0A 2017-05-03 2017-05-03 用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构 Active CN108807201B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710304336.0A CN108807201B (zh) 2017-05-03 2017-05-03 用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710304336.0A CN108807201B (zh) 2017-05-03 2017-05-03 用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构

Publications (2)

Publication Number Publication Date
CN108807201A CN108807201A (zh) 2018-11-13
CN108807201B true CN108807201B (zh) 2023-04-14

Family

ID=64053518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710304336.0A Active CN108807201B (zh) 2017-05-03 2017-05-03 用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构

Country Status (1)

Country Link
CN (1) CN108807201B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690133B (zh) * 2019-09-05 2022-06-03 长江存储科技有限责任公司 半导体结构的检测方法及其检测装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5294902B2 (ja) * 2009-01-27 2013-09-18 シチズン電子株式会社 表面実装型発光素子の製造方法
WO2014002535A1 (ja) * 2012-06-29 2014-01-03 シャープ株式会社 半導体装置の製造方法
CN103907175A (zh) * 2011-10-21 2014-07-02 皇家飞利浦有限公司 通过使用有槽的衬底的低翘曲晶片结合
CN104871295A (zh) * 2012-12-26 2015-08-26 日立化成株式会社 扩展方法、半导体装置的制造方法、及半导体装置
CN206806292U (zh) * 2017-05-03 2017-12-26 叶秀慧 用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5518502B2 (ja) * 2009-01-27 2014-06-11 シチズン電子株式会社 発光ダイオードの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5294902B2 (ja) * 2009-01-27 2013-09-18 シチズン電子株式会社 表面実装型発光素子の製造方法
CN103907175A (zh) * 2011-10-21 2014-07-02 皇家飞利浦有限公司 通过使用有槽的衬底的低翘曲晶片结合
WO2014002535A1 (ja) * 2012-06-29 2014-01-03 シャープ株式会社 半導体装置の製造方法
CN104871295A (zh) * 2012-12-26 2015-08-26 日立化成株式会社 扩展方法、半导体装置的制造方法、及半导体装置
CN206806292U (zh) * 2017-05-03 2017-12-26 叶秀慧 用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的结构

Also Published As

Publication number Publication date
CN108807201A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
TW200539302A (en) Peeling device for chip detachment
TWI331782B (en) Configurable die detachment apparatus
WO2014002535A1 (ja) 半導体装置の製造方法
JP5298588B2 (ja) 半導体装置製造用積層シート
JP2011096961A (ja) Ｌｅｄ素子の製造方法
CN108807201B (zh) 用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构
JP2013197434A (ja) 半導体装置の製造方法
US10607962B2 (en) Method for manufacturing semiconductor chips
TWI712349B (zh) 用於防止印刷電路板及晶圓對接時因熱膨脹產生扭曲的方法及結構
TWM547754U (zh) 用於防止印刷電路板及晶圓對接時因熱膨脹產生扭曲的結構
CN108069386B (zh) 一种陶瓷基板结构及切割方法
US20060030130A1 (en) Method of dicing a wafer
JPH1174167A (ja) 半導体素子の製造方法
CN115070869A (zh) 具有金手指拉环的柔板及其制作方法
JP7340838B2 (ja) ウエハーのブレイク方法並びにブレイク装置
KR20180069381A (ko) 반도체 기판을 지지하는 진공척
US20070035034A1 (en) System and Method for Improved Auto-Boating
JP2013161930A (ja) ウェハ加工用テープ、ウェハ加工用テープの製造方法及び半導体装置の製造方法
JPH11233459A (ja) 半導体装置の製造方法
KR100594316B1 (ko) 웨이퍼의 후면에 접착되는 익스팬딩 테이프
JP7107436B2 (ja) ダイシングテープの貼付方法
US20160141199A1 (en) Apparatus and method for holding a workpiece
KR20090036949A (ko) 반도체 칩 고정용 접착 테이프
WO2012168959A1 (ja) 半導体チップ、これを備えた半導体装置および半導体チップの製造方法
TW202318517A (zh) 加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant