CN104871295A - 扩展方法、半导体装置的制造方法、及半导体装置 - Google Patents

扩展方法、半导体装置的制造方法、及半导体装置 Download PDF

Info

Publication number
CN104871295A
CN104871295A CN201380067782.4A CN201380067782A CN104871295A CN 104871295 A CN104871295 A CN 104871295A CN 201380067782 A CN201380067782 A CN 201380067782A CN 104871295 A CN104871295 A CN 104871295A
Authority
CN
China
Prior art keywords
cutting belt
semiconductor wafer
chip
die
duplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380067782.4A
Other languages
English (en)
Other versions
CN104871295B (zh
Inventor
岩永有辉启
铃村浩二
作田竜弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Resonac Holdings Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to CN201810579807.3A priority Critical patent/CN108807253B/zh
Publication of CN104871295A publication Critical patent/CN104871295A/zh
Application granted granted Critical
Publication of CN104871295B publication Critical patent/CN104871295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明的实施方式涉及一种扩展方法，其具有以下工序：准备具有沿着分割预定线形成有改性部的半导体晶片、芯片焊接膜、及切割带的层叠体的工序(I)；在层叠体冷却的状态下将切割带进行拉伸的工序(IIA)；将拉伸后的切割带松弛的工序(IIB)；以及在层叠体冷却的状态下将切割带进行拉伸，将半导体晶片及芯片焊接膜沿着分割预定线分割成芯片，并扩大芯片的间隔的工序(IIC)。

Description

扩展方法、半导体装置的制造方法、及半导体装置
技术领域
本发明的实施方式涉及扩展方法、半导体装置的制造方法、及半导体装置。
背景技术
近年来，半导体芯片向薄膜化及小型化取得惊人的进展。特别是对内置于像存储卡或灵巧卡片那样的IC卡中的半导体芯片，例如要求75μm以下的厚度、以及10mm×10mm以下的芯片尺寸。认为随着今后IC卡的需求增加，薄膜化及小型化的必要性更进一步提高。
半导体芯片通常通过将半导体晶片在背面研磨工序或蚀刻工序等中制成规定的厚度后，在切割工序中将半导体晶片单片化而获得。在切割工序中，通常采用将半导体晶片利用切割刀片切断的刀片切割方式。在刀片切割方式中，有时因切削时产生的切削阻力而在半导体芯片中产生微小的缺损(也称为“崩裂”。)。崩裂的产生不仅会损害半导体芯片的外观，而且根据程度连半导体芯片上的电路图案也有可能发生破损，最近，作为重要的问题之一被抓住不放。就薄膜化及小型化的半导体芯片而言，所允许的崩裂的水平更加严格。今后，预测由于半导体芯片的薄膜化及小型化不断发展，崩裂的问题会变得更加深刻。
作为切割工序中的其他方式，有隐形切割方式。隐形切割方式是特别适合用于将极薄的半导体晶片切断的方式，已知根据隐形切割方式，能够抑制崩裂的产生。隐形切割方式如下进行。
若示出一个例子，在隐形切割方式中，首先，使聚光点对准半导体晶片内部对半导体晶片照射激光，在半导体晶片内部形成由多光子吸收产生的脆弱的改性部。若使激光的照射位置沿着将半导体晶片分割成各个半导体芯片的预定的线(也称为“分割预定线”。)移动，则能够形成沿着分割预定线的改性部(也称为“切割线”。)。接着，在半导体晶片的背面(没有形成电路的一面)粘贴切割带后，将切割带进行拉伸。由此，对半导体晶片给予外部应力，沿着分割预定线将半导体晶片切断，截断成各个半导体芯片，同时半导体芯片的间隔扩大。
将切割带进行拉伸的工序通常称为扩展工序。扩展工序无论切割工序是通过刀片切割方式来进行、或者是通过隐形切割方式来进行，均为一般进行的工序。当切割工序通过刀片切割方式来进行时，使用切割刀片将半导体晶片分割成半导体芯片后，为了扩大半导体芯片的间隔而进行扩展工序。此时的扩展工序的主要目的是使半导体芯片的拾取变得容易。此外，当切割工序通过隐形切割方式来进行时，扩展工序如上所述作为用于将形成有切割线的半导体晶片分割成半导体芯片的工序发挥功能。此外，除此以外，扩展工序还作为用于扩大所分割的半导体芯片的间隔的工序发挥功能。适用于扩展工序的方法及装置例如公开于专利文献1～3等中。
现有技术文献
专利文献
专利文献1：日本特开2005-109044号公报
专利文献2：日本特开2005-057158号公报
专利文献3：日本特开2009-253071号公报
发明内容
发明所要解决的课题
另外，以往，在半导体芯片与支撑部件等被粘物的粘接中主要使用银糊剂。然而，在对薄膜化及小型化的半导体芯片使用银糊剂的情况下，糊剂的溢出、膜厚控制的困难性、起因于半导体芯片的倾斜的引线接合的不良情况、空隙的产生等成为无法忽视的问题。特别是在对于半导体装置也要求半导体芯片的高集成化及支撑部件的小型化的现状下，这些成为大问题。
因此，近年来，在半导体芯片与被粘物的粘接时，逐渐使用膜状的芯片焊接材即芯片焊接膜。在使用芯片焊接膜的情况下，例如在半导体晶片的背面依次粘贴芯片焊接膜及切割带。之后，在切割工序中通过将半导体晶片与芯片焊接膜同时切断，得到带芯片焊接膜的半导体芯片。所得到的半导体芯片能够介由芯片焊接膜而粘接到被粘物上。
在将半导体晶片及芯片焊接膜通过隐形切割方式切断的情况下，在扩展工序中，要求与形成有切割线的半导体晶片一起将芯片焊接膜切断。通过扩展工序，半导体晶片及芯片焊接膜被分割成带单片化的芯片焊接膜的半导体芯片(也称为“芯片”。)。
鉴于这样的状况，本发明的实施方式的目的是提供能够将半导体晶片及芯片焊接膜良好地切断的扩展方法。此外，本发明的实施方式的目的是提供通过采用上述扩展方法能够高效地制造半导体装置的半导体装置的制造方法、及由此得到的半导体装置。
用于解决课题的方案
本发明的实施方式涉及一种扩展方法，其包括以下工序：准备具有沿着分割预定线形成有改性部的半导体晶片、芯片焊接膜、及切割带的层叠体的工序(I)；在层叠体冷却的状态下将切割带进行拉伸的工序(IIA)；将拉伸后的切割带松弛的工序(IIB)；以及在层叠体冷却的状态下将切割带进行拉伸，将半导体晶片及芯片焊接膜沿着分割预定线分割成芯片，并扩大芯片的间隔的工序(IIC)。
此外，本发明的另一实施方式涉及一种半导体装置的制造方法，其包含以下工序：准备具有沿着分割预定线形成有改性部的半导体晶片、芯片焊接膜、及切割带的层叠体的工序(I)；将切割带进行拉伸，将半导体晶片及芯片焊接膜沿着分割预定线分割成芯片，并扩大芯片的间隔的工序(II)；将芯片从切割带上拾取的工序(III)；以及将芯片进行芯片焊接到被粘物上的工序(IV)，工序(I)及工序(II)通过上述实施方式的扩展方法来进行。
本发明的又一实施方式涉及一种半导体装置，其是具有被粘物和粘接于该被粘物上的芯片的半导体装置，通过上述实施方式的半导体装置的制造方法来制造。
本申请的公开内容与2012年12月26日申请的日本特愿2012-282785号中记载的主题相关，它们的公开内容通过引用援引于此。
发明效果
根据本发明的实施方式，可以提供能够将半导体晶片及芯片焊接膜良好地切断的扩展方法。此外，根据本发明的实施方式，可以提供能够高效地制造半导体装置的半导体装置的制造方法、及由此得到的半导体装置。
附图说明
图1是表示扩展方法的一实施方式的简图。
图2是表示得到沿着分割预定线形成有改性部的半导体晶片的工序的一实施方式的简图。
图3是表示在半导体晶片上粘贴芯片焊接膜的工序的一实施方式的简图。
图4是表示在芯片焊接膜上粘贴切割带的工序的一实施方式的简图。
图5是表示在半导体晶片上粘贴切割芯片焊接一体型片材的工序的一实施方式的简图。
图6A是表示扩展方法的一实施方式(工序(Ia)～(IIa))的简图。
图6B是表示扩展方法的一实施方式(工序(IIb)～(IIc))的简图。
图7A是表示扩展方法的一实施方式(工序(Ia’)～(IIa’))的简图。
图7B是表示扩展方法的一实施方式(工序(IIb’)～(IIc’))的简图。
图8是表示层叠体的一实施方式的简图。
图9是表示扩展方法的一实施方式的流程图。
图10是表示将芯片从切割带上拾取的工序的一实施方式的简图。
图11是表示将芯片进行芯片焊接到被粘物上的工序的一实施方式的简图。
图12是表示半导体装置的一实施方式的简图。
图13是表示半导体装置的一实施方式的简图。
图14A是表示用于拉伸量及拉伸率的评价的切割带的一实施方式的简图。
图14B是表示实施例1及比较例1中用于评价的切割芯片焊接一体型片材的简图。
图15是表示实施例2中扩展后的半导体晶片的照片。
图16是表示实施例3中扩展后的半导体晶片的照片。
图17是表示比较例2中扩展后的半导体晶片的照片。
图18是表示以往的扩展方法的一个例子的简图。
具体实施方式
以下，利用附图对本发明的实施方式进行说明。另外，各图中对同一部件附上同一编号，以下省略重复的说明。
[第1实施方式]
第1实施方式涉及一种扩展方法，其用于将半导体晶片及芯片焊接膜沿着分割预定线进行切断，分割成芯片，并扩大芯片的间隔。
将半导体晶片及芯片焊接膜进行切断时，从芯片焊接膜的断裂性提高的观点出发，通常扩展工序在低温下进行。但是，尽管在低温下进行扩展工序，有时也无法将半导体晶片及芯片焊接膜切断。图18是表示以往的扩展方法的一个例子的简图，表示半导体晶片1及芯片焊接膜2没有被切断的例子。图18中，层叠有半导体晶片1及芯片焊接膜2的切割带3通过利用具备冷却机的扩展平台10边冷却边压上而被拉伸。
本发明的发明人们认为无法将半导体晶片及芯片焊接膜切断的原因之一在于低温状态下的切割带的拉伸性。认为在低温状态下切割带的拉伸性降低，切割带的拉伸量变得不充分，其结果是，给予半导体晶片及芯片焊接膜的外力变小。因此，本实施方式的扩展方法作为提高处于低温状态的切割带的拉伸性的方法而提供。
即，通过在低温下进行扩展工序而使得芯片焊接膜自身的断裂性提高，但另一方面，切割带的拉伸性变低，无法使充分的外力作用于半导体晶片及芯片焊接膜。与此相对，本实施方式是通过简便的方法使处于低温状态的切割带的拉伸性提高，由此能够将半导体晶片及芯片焊接膜良好地切断的扩展方法。
第1实施方式涉及一种扩展方法，其具有以下工序：准备具有沿着分割预定线形成有改性部的半导体晶片、芯片焊接膜、及切割带的层叠体的工序(I)；在层叠体冷却的状态下将切割带进行拉伸的工序(IIA)；将拉伸后的切割带松弛的工序(IIB)；以及在层叠体冷却的状态下将切割带进行拉伸，将半导体晶片及芯片焊接膜沿着分割预定线分割成芯片，并扩大芯片的间隔的工序(IIC)。图1是表示第1实施方式的简图。层叠体作为截面图示出。只要没有特别说明，关于第1实施方式的说明在不矛盾的范围内也可以适用于后述的其他实施方式。
本实施方式依次具有工序(I)～工序(IIC)。在各工序的前后还可以包含任意的工序、例如将保护片材剥离的工序、搬送工序、检查或确认的工序等。优选连续地进行工序(IIA)～工序(IIC)。
(工序(I))
如图1所示的那样，首先，准备具有沿着分割预定线4形成有改性部5的半导体晶片1、芯片焊接膜2、及切割带3的层叠体6的(工序(I))。作为得到层叠体6的方法，可以适用以往公知的方法。以下示出得到层叠体6的方法的例子。
作为半导体晶片，可列举出例如由单晶硅、多晶硅等硅；各种陶瓷；蓝宝石；氮化镓、砷化镓等化合物半导体等构成的晶片。也可以使用除这些以外的半导体晶片。
半导体晶片的厚度及尺寸没有特别限定。从降低崩裂的产生的观点出发，半导体晶片的厚度例如优选为25μm以上。此外，从将封装体小型化的观点出发，半导体晶片的厚度例如优选为100μm以下，更优选为75μm以下，进一步优选为50μm以下。从生产率提高的观点出发，半导体晶片的直径例如优选为200mm以上，更优选为300mm以上。
所谓“分割预定线”是指将半导体晶片进行分割的预定的线。通过沿着分割预定线将半导体晶片及芯片焊接膜切断，能够获得芯片。所得到的“芯片”包含半导体芯片及粘接于其上的单片化的芯片焊接膜。
在半导体晶片中，沿着分割预定线预先形成了改性部。“改性部”优选为通过使聚光点对准半导体晶片内部照射激光而形成的脆弱的改性部。图2是表示在半导体晶片1中沿着分割预定线4形成改性部5的工序的一实施方式的简图。对半导体晶片1的激光照射可以从半导体晶片1的表面、即形成电路的面1a进行，或者，也可以从半导体晶片的背面、即没有形成电路的面1b进行。
关于在半导体晶片内形成改性部的方法，可以使用日本特开2002-192370号公报、日本特开2003-338467号公报等中记载的方法。作为可以用于激光照射的装置，可列举出例如激光切割装置“MAHOH DICINGMACHINE”(株式会社东京精密制)、激光切割机“DFL7360”(DISCOCorporation制)等。
以下示出使用激光切割装置“MAHOH DICING MACHINE”(株式会社东京精密制)时的条件的一个例子。在以下的条件下使聚光点对准半导体晶片的内部，沿着分割预定线从半导体晶片的表面侧照射激光，可以在半导体晶片的内部形成改性部。改性部优选为通过多光子吸收使得半导体晶片内部局部地进行加热熔融而形成的熔融处理区域。
(激光加工条件)
(A)半导体晶片：硅晶片(厚度为75μm、外径为12英寸(300mm))
(B)激光光源：半导体激光激发Nd：YAG激光
波长：1064nm
激光点截面积：3.14×10-8cm2
起振形态：Q开关脉冲
重复频率：100kHz
脉冲宽度：30ns
输出功率：20μJ/脉冲
激光品质：TEM00
偏振光特性：直线偏振光
(C)聚光用透镜倍率：50倍
NA：0.55
相对于激光波长的透射率：60％
(D)载置半导体晶片的载置台的移动速度：100mm/秒
分割预定线的间隔没有特别限定。所得到的芯片具有与分割预定线的间隔相应的尺寸。
芯片焊接膜是在将半导体芯片安装到引线框、有机基板等半导体芯片搭载用支撑部件上时、此外将半导体芯片彼此层叠时等使用的粘接膜。芯片焊接膜有助于芯片焊接工序的简化及生产量的提高等。作为芯片焊接膜，可以使用市售品。在层叠体中，芯片焊接膜通常比半导体晶片大，并且具有圆形或大致圆形的形状。
芯片焊接膜的厚度及尺寸没有特别限定。从防止从半导体晶片剥离的观点出发，芯片焊接膜的直径例如优选为350mm以下，更优选为335mm以下，进一步优选为320mm以下。虽然没有特别限定，但它们的尺寸为特别适合于直径为300mm的半导体晶片的值。
切割带是为了在半导体晶片的切割工序中保护及固定半导体晶片、进而在之后的工序中保持半导体芯片等而使用的带。作为切割带，可以使用市售品。在层叠体中，切割带通常比芯片焊接膜大，并且具有圆形或大致圆形的形状。
切割带的厚度及尺寸没有特别限定。从操作性及工艺性的观点出发，切割带的厚度例如优选为70μm以上。
芯片焊接膜及切割带还作为两者粘合而成的切割芯片焊接一体型片材的形态而市售。通过使用切割芯片焊接一体型片材，能够同时进行半导体晶片背面上的芯片焊接膜及切割带的粘贴。切割芯片焊接一体型片材有助于半导体装置的制造工序的缩短、薄型晶片的处理性的提高等。
具有半导体晶片、芯片焊接膜、及切割带的层叠体通常至少依次具有半导体晶片、芯片焊接膜、及切割带。层叠体除了具有这些层以外，还可以具有保护半导体晶片表面的保护带、支撑切割带的支撑膜等任意的层。此外，芯片焊接膜及切割带可以分别由单层构成，也可以由多层构成。
从在扩展后容易识别无法切断芯片焊接膜的部分的方面考虑，芯片焊接膜与切割带优选透明性、色调等不同。
层叠体通过例如在半导体晶片的背面粘贴芯片焊接膜，接着，在芯片焊接膜上粘贴切割带而获得。图3是表示在半导体晶片1上粘贴芯片焊接膜2的工序的一实施方式的简图，图4是表示在芯片焊接膜2上粘贴切割带3的工序的一实施方式的简图。
对在半导体晶片上粘贴芯片焊接膜时的温度及压力没有特别限制，可以考虑芯片焊接膜的粘接性等而适当决定。
对在芯片焊接膜上粘贴切割带时的温度及压力也没有特别限制，可以考虑芯片焊接膜及切割带的粘接性、粘合性等而适当决定。
此外，例如在使用切割芯片焊接一体型片材的情况下，层叠体通过在半导体晶片的背面粘贴切割芯片焊接一体型片材的芯片焊接膜侧的面而获得。图5是表示在半导体晶片1上粘贴切割芯片焊接一体型片材8的工序的一实施方式的简图。
对在半导体晶片上粘贴切割芯片焊接一体型片材时的温度及压力也没有特别限制。从提高与半导体晶片的密合性的观点出发，粘贴时的温度例如优选为50℃以上，此外，从切割带的耐热性的观点出发，例如优选为80℃以下。
半导体晶片内部的改性部的形成可以于在半导体晶片上粘贴芯片焊接膜之前进行；在半导体晶片上粘贴芯片焊接膜之后进行；或者，在半导体晶片上粘贴芯片焊接膜及切割带或切割芯片焊接一体型片材之后进行。
在粘贴之前进行改性部的形成的情况下，为了防止由于在粘贴时对半导体晶片施加的应力而导致半导体晶片被切断，优选将半导体晶片支撑后进行粘贴。
在粘贴之后进行改性部的形成的情况下，通过使用透射激光的芯片焊接膜及切割带、或切割芯片焊接一体型片材，也可以从半导体晶片的背面照射激光。
(工序(IIA))
接着，在层叠体6冷却后的状态下将切割带3进行拉伸(工序(IIA))。所谓“层叠体冷却后的状态”是指层叠体的温度处于比室温低的温度的状态。是否边将层叠体冷却边进行拉伸不成问题。可以在将层叠体预先冷却后将切割带进行拉伸，此外，也可以边将层叠体冷却边将切割带进行拉伸。
拉伸时的层叠体的温度为比室温(例如25℃)低的温度。从提高芯片焊接膜的截断性的观点出发，层叠体的温度例如优选为10℃以下，更优选为0℃以下，进一步优选为-5℃以下，特别优选为-10℃以下。若考虑芯片焊接膜的截断性，则层叠体的温度越低越优选。但是，从确保芯片焊接膜及切割带的实用的机械特性的观点出发，层叠体的温度例如优选为-15℃以上。层叠体的温度设为通过测定半导体晶片的表面的温度、或切割带的背面(没有粘贴到芯片焊接膜上的面)的温度而得到的值。
冷却的方法没有特别限定。可列举出例如使用来自冷却机的冷却风、具备冷却机的冷却平台等的方法。
切割带的拉伸通过对切割带施加外力来进行，其方法没有特别限定。外力按照切割带沿面方向被拉伸的方式施加。本工序中，通常将切割带沿放射状进行拉伸。
工序(IIA)中的拉伸的目的通常不是将半导体晶片及芯片焊接膜分割成芯片。但是，有时也部分地沿着分割预定线分割成芯片。或者，还有时半导体晶片被部分地分割，芯片焊接膜没有被分割。
拉伸时间没有特别限制。例如优选为5秒以上，此外，优选为60秒以下。拉伸时间相当于施加外力的时间。
从提高芯片焊接膜的截断性的观点出发，拉伸速度例如优选为10mm/秒以上，更优选为50mm/秒以上。此外，从抑制外周部的芯片焊接膜飞散到晶片上的不良情况的观点出发，拉伸速度例如优选为400mm/秒以下，更优选为200mm/秒以下。
(工序(IIB))
在工序(IIA)之后，将拉伸后的切割带3松弛(工序(IIB))。所谓“将切割带松弛”是指减小或除去工序(IIA)中对切割带施加的外力。
在将切割带松弛时，层叠体可以是被冷却的状态，也可以是未被冷却的状态。即，切割带的温度可以是比室温低的温度，也可以是室温以上的温度。通常处于被冷却的状态。
在工序(IIA)～工序(IIC)之间不包含其他的任意的工序时，从开始将通过工序(IIB)而拉伸的切割带松弛的时刻到通过工序(IIC)再次开始将切割带进行拉伸的时刻为止的时间成为将切割带松弛的时间。从操作性的观点、或保持通过冷却方法将层叠体冷却的状态的观点出发，此时的松弛时间例如优选为10秒以下，更优选为5秒以下。此外，从提高芯片焊接膜的截断性的观点出发，松弛的时间例如优选为1秒以上。
通过将切割带松弛，通常拉伸后的切割带发生收缩。但是，有时也不发生收缩而维持拉伸后的状态。工序(IIB)中，切割带可以发生收缩，或者也可以维持拉伸后的状态。
(工序(IIC))
之后，在层叠体6冷却后的状态下将切割带3进行拉伸，将半导体晶片1及芯片焊接膜2沿着分割预定线4分割成芯片7，并扩大芯片7的间隔(工序(IIC))。所谓“层叠体被冷却的状态”是指与上述的工序(IIA)中的状态同样的状态。此外，与工序(IIA)同样地，切割带的拉伸通过对切割带施加外力来进行，其方法没有特别限定。外力按照切割带沿面方向被拉伸的方式施加。本工序中，通常将切割带沿放射状进行拉伸。
在工序(IIC)中，通过将切割带进行拉伸，将半导体晶片及芯片焊接膜沿着分割预定线分割成芯片，并扩大芯片的间隔。芯片的间隔(也称为“切口宽度”。)没有特别限定，从提高之后的拾取工序中的拾取性的观点出发，例如优选为10μm以上，更优选为30μm以上，进一步优选为50μm以上。
拉伸时间没有特别限制。例如优选为5秒以上，此外，优选为60秒以下。拉伸时间相当于施加外力的时间。
从提高芯片焊接膜的截断性的观点出发，拉伸速度例如优选为10mm/秒以上，更优选为50mm/秒以上。此外，从抑制外周部的芯片焊接膜飞散到晶片上的不良情况的观点出发，拉伸速度例如优选为400mm/秒以下，更优选为200mm/秒以下。
从提高截断性的观点出发，在工序(IIC)中对切割带施加的外力优选比在工序(IIA)中对切割带施加的外力大。
也可以反复进行将切割带进行拉伸、松弛这样的工序，即，例如在工序(I)之后，按照工序(IIA)→工序(IIB)→工序(IIA)→工序(IIB)→工序(IIC)进行。
工序(IIA)～(IIC)可以使用市售的扩展装置来进行。作为扩展装置，可列举出例如“MAE300”(株式会社东京精密制)、“Die SeparatorDDS2300”(DISCO Corporation制)等。
通过进行将切割带进行拉伸、松弛、再次拉伸这样的工序，切割带的拉伸性提高，即使在层叠体冷却的状态下切割带也充分进行拉伸，能够良好地进行半导体晶片及芯片焊接膜的分割。
在隐形切割方式中，认为半导体晶片及芯片焊接膜的切断如下进行。首先，在切割带被拉伸时对半导体晶片施加外力，以半导体晶片内部的改性部作为起点沿半导体晶片的厚度方向产生开裂。接着，该开裂到达半导体晶片的表面及背面、进而与半导体晶片密合的芯片焊接膜为止，半导体晶片及芯片焊接膜发生断裂。
若切割带的拉伸性优异，则对半导体晶片施加的外力变大，所以认为能够以高的成品率将半导体晶片及芯片焊接膜切断。
在上述的图18中所示的以往的扩展方法中，在为了提高切割带3的拉伸性而增大压上切割带3的力的情况下，发生所谓的缩颈现象、产生断裂等问题，难以将切割带3充分地进行拉伸。
缩颈现象的发生在使用分子间相互作用低的切割带、例如通过聚乙烯(PE)、聚丙烯(PP)等通用聚烯烃系的材料而形成的切割带时变得显著。根据本实施方式，即使是分子间相互作用低的切割带，也能够减少缩颈现象及断裂的发生，提高拉伸性。
例如，根据本实施方式，可以使切割带的拉伸量优选为1.0mm以上、更优选为1.5mm以上、进一步优选为2.0mm以上、特别优选为3.0mm以上。但是，从抑制切割带的断裂的观点出发，拉伸量优选为6.0mm以下。拉伸量[mm]是对通过切割带的中心的直线，利用“(拉伸后的长度[mm])-(拉伸前的长度[mm])”而求得的值。虽然没有特别限定，但上述范围是特别适合于优选直径为200mm以上、更优选直径为300mm以上的半导体晶片的切断的值。
拉伸量可以通过以下的方法来测定。图14A中示出拉伸前的切割带及拉伸后的切割带的简图(平面图及截面图)。
(1)在拉伸前的切割带3的距中心O的距离为L1/2[mm]的地方作上记号A(图14A(1))。
(2)以中心O作为对称的中心，在与记号A成为点对称的位置作上记号B。将AB间的距离L1[mm]作为“拉伸前的长度[mm]”(图14A(1))。
(3)通过本实施方式的扩展方法，将切割带3进行拉伸。
(4)在拉伸后的切割带3中，测定AB间的距离L2[mm]，作为“拉伸后的长度[mm]”(图14A(2))。
(5)通过“(拉伸后的长度[mm])-(拉伸前的长度[mm])”，求出拉伸量[mm]。
优选相对于切割带的任意的一个方向求得的拉伸量落入上述范围内，更优选相对于切割带的MD方向及TD方向求得的拉伸量的平均值落入上述范围内。
此外，例如，根据本实施方式，可以使实施工序(IIC)后的切割带的拉伸率优选为1.0％以上、更优选为1.5％以上、进一步优选为2.0％以上、特别优选为3.0％以上。但是，从抑制切割带的断裂的观点出发，拉伸率优选为3.0％以下，更优选为2.0％以下。拉伸率[％]是对通过切割带的中心的直线，通过“(拉伸量[mm])/(拉伸前的长度[mm])×100”求得的值。虽然没有特别限定，但上述范围是特别适合于优选直径为200mm以上、更优选直径为300mm以上的半导体晶片的值。“拉伸量[mm]”及“拉伸前的长度[mm]”如上所述。
优选相对于切割带的任意的一个方向求得的拉伸率落入上述范围，更优选相对于切割带的MD方向及TD方向求得的拉伸率的平均值落入上述范围。
在测定拉伸量及拉伸率时，拉伸前的长度只要按照被切断的半导体晶片的尺寸、即粘贴切割带的半导体晶片的尺寸而适当设定即可。例如，为了切断直径D[mm]的半导体晶片而使用的切割带优选设AB间的距离L1[mm]为(D-5)～(D+5)[mm]测定得到的拉伸量及拉伸率落入上述范围内。若列举出一个例子，则在用于直径为300mm的半导体晶片的切割带的L1＝250mm的情况下，优选拉伸量及拉伸率落入上述范围内。
在切割带的拉伸量及拉伸率的评价中，也可以使用切割芯片焊接一体型片材来代替切割带。若将切割芯片焊接一体型片材在没有层叠半导体晶片的状态下进行扩展，则由于不存在开裂的起点，通常芯片焊接膜在不被切断的情况下与切割带一起被拉伸。即使是芯片焊接膜被拉伸的情况，也可以将切割芯片焊接一体型片材的拉伸量及拉伸率作为切割带的拉伸量及拉伸率适用。
本实施方式中，与以往的扩展方法相比，在使工序(IIC)中施加的外力与以往的扩展方法中施加的外力为相同大小的情况下，还能够将切割带的拉伸量及拉伸率增大至例如1.5倍以上、优选2倍以上。
本实施方式是能够在不使用特殊的装置的情况下、并且在不经由复杂的工序的情况下，通过简便的工序提高市售的切割带的拉伸性的优异的扩展方法。通过本实施方式的扩展方法，能够将半导体晶片及芯片焊接膜良好地切断。
[第2实施方式]
第2实施方式涉及一种扩展方法，其具有以下工序：准备具有沿着分割预定线形成有改性部的半导体晶片、芯片焊接膜、切割带及框的层叠体的工序(Ia)；向具备能够升降的扩展平台及能够将框固定的固定部件的扩展装置的扩展平台上供给层叠体的工序(Ib)；通过固定部件将框固定的工序(Ic)；在层叠体冷却的状态下使扩展平台上升，将切割带进行拉伸的工序(IIa)；使上升后的扩展平台下降，将拉伸后的切割带松弛的工序(IIb)；及、在层叠体冷却的状态下使扩展平台上升，将切割带进行拉伸，将半导体晶片及芯片焊接膜沿着分割预定线分割成芯片，并扩大芯片的间隔的工序(IIc)。
图6A及图6B是表示扩展方法的实施方式的简图，图9是表示扩展方法的实施方式的流程图。本实施方式中，使用具备能够升降的扩展平台和能够将框固定的固定部件的扩展装置。在不矛盾的范围内，关于第1实施方式的说明也适用于本实施方式。
(工序(Ia))
首先，准备具有沿着分割预定线4形成有改性部5的半导体晶片1、芯片焊接膜2、切割带3、及框9的层叠体6’(工序(Ia)、步骤S1)。本实施方式中的层叠体6’除了具有沿着分割预定线4形成有改性部5的半导体晶片1、芯片焊接膜2、及切割带3以外，还具有框9。
图8是表示层叠体6’的实施方式的平面简图。框9粘贴于切割带3的层叠半导体晶片1及芯片焊接膜2的一面。也可以将框9粘贴于与切割带3的层叠半导体晶片1及芯片焊接膜2的一面相反的面。作为框9，通常使用具有刚性的环状的框。对框9没有特别限制，可列举出例如由不锈钢、铝等金属材料、或聚碳酸酯等树脂材料构成的框。作为框9，可以按照半导体晶片1的尺寸适当选择使用在切割工序中通常使用的以往公知的框。
(工序(Ib))
接着，向具备能够升降的扩展平台10和能够将框固定的固定部件11的扩展装置的扩展平台10上供给层叠体6’(工序(Ib)、步骤S2)。扩展平台10是具有比半导体晶片1大且比框9小的直径的圆柱状的平台，且能够升降。还可以使扩展平台10在内部或外部具备冷却机(未图示)。固定部件11是用于将框9固定在规定的位置的部件，其形状没有特别限定。例如可以制成能够将框9上下夹持的形状。扩展平台10按照其上部表面与供给至扩展装置的层叠体6’的背面(切割带侧的面)持平、或位于其下的方式配置。
在供给层叠体6’时，如图6A中所示的那样，使框9被固定部件11支撑。在向扩展平台10上供给层叠体6’的方式中，根据配置扩展平台10的位置，包含扩展平台10与层叠体6’接触的方式、和不接触的方式。图6A中示出后者。在它们中的任一方式中，按照半导体晶片1位于扩展平台10的径内的方式供给层叠体6’。
(工序(Ic))
向扩展平台10上供给层叠体6’后，将框9通过固定部件11而固定(工序(Ic)、步骤S3)。图6A中，框9通过固定部件11而夹入。
(工序(IIa))
接着，通过在层叠体6’冷却后的状态下使扩展平台10上升而压上切割带3，从而将切割带3沿放射状进行拉伸(工序(IIa)、步骤S4)。冷却的方法没有特别限定，在扩展平台10具备冷却机(未图示)的情况下，通过层叠体6’与扩展平台10靠近或接触，从而层叠体6’的温度变得比室温低，层叠体6’变成被冷却的状态。
在扩展平台10具备冷却机的情况下，从提高芯片焊接膜的截断性的观点出发，扩展平台10的上部表面的温度例如优选为10℃以下，更优选为0℃以下，进一步优选为-5℃以下，特别优选为-10℃以下。
通常，在市售的扩展装置中设置有能够预先设定扩展平台10的上升量的手段。从提高芯片焊接膜的截断性的观点出发，该手段中的设定值(也称为“上升量的设定值”。)例如优选为5mm以上，更优选为7mm以上，进一步优选为10mm以上。此外，从抑制切割带的断裂的观点出发，例如优选为15mm以下。另外，在市售的扩展装置中，通常，在没有向扩展平台10上供给层叠体6’的状态下使扩展平台10上升的情况下，得到与“上升量的设定值”同等的上升量。另外，所谓上升量的设定值是相对于“(扩展平台10的总上升量)-(至扩展平台10与层叠体6’的背面接触为止的上升量)”的设定值(图6A的h1、图6B的h2)。
此外，通常，在市售的扩展装置中设置有能够预先设定使扩展平台10上升的速度的手段。从提高芯片焊接膜的截断性的观点出发，该手段中的设定值(也称为“上升速度的设定值”。)例如优选为10mm/秒以上，更优选为50mm/秒以上。此外，从抑制外周部的芯片焊接膜飞散到半导体晶片上的不良情况的观点出发，上升速度的设定值例如优选为400mm/秒以下，更优选为200mm/秒以下。另外，在市售的扩展装置中，通常，在没有向扩展平台10上供给层叠体6’的状态下使扩展平台10上升的情况下，得到与“上升速度的设定值”同等的上升速度。
(工序(IIb))
在工序(IIa)之后，使上升的扩展平台10下降，将拉伸后的切割带3松弛(工序(IIb)、步骤S5)。扩展平台10可以下降至原来的位置、即与上升之前相同的位置，或者也可以下降至上升后的位置与原来的位置之间的任意的位置，任一情况均可。优选如图6B中所示的那样，使扩展平台10下降至原来的位置。
(工序(IIc))
之后，通过在层叠体6’冷却后的状态下使扩展平台10上升，压上切割带3，从而将切割带3沿放射状进行拉伸。由此，将半导体晶片1及芯片焊接膜2沿着分割预定线4分割成芯片7，并扩大芯片的间隔(工序(IIc)、步骤S6)。冷却的方法与上述的工序(IIa)相同。
从提高芯片焊接膜的截断性的观点出发，扩展平台10的上升量的设定值例如优选为5mm以上，更优选为7mm以上，进一步优选为10mm以上。此外，从抑制切割带的断裂的观点出发，例如优选为18mm以下，更优选为15mm以下。
此外，从提高芯片焊接膜的截断性的观点出发，扩展平台10的上升速度的设定值例如优选为10mm/秒以上，更优选为50mm/秒以上。此外，从抑制外周部的芯片焊接膜飞散到晶片上的不良情况的观点出发，上升速度的设定值例如优选为400mm/秒以下，更优选为200mm/秒以下。
虽然没有特别限定，但工序(IIa)及工序(IIc)中的上升量的设定值及上升速度的设定值是特别适合于优选直径为200mm以上、更优选直径为300mm以上的半导体晶片的值。上升量的设定值及上升速度的设定值可以考虑半导体晶片的直径、扩展平台的直径、芯片尺寸、切口宽度等而适当决定。
本实施方式中，从提高芯片焊接膜的截断性的观点出发，优选使工序(IIc)中的扩展平台10的上升量的设定值与工序(IIa)中的扩展平台10的上升量的设定值相同或比其大。优选使工序(IIc)中的扩展平台10的上升量的设定值为工序(IIa)中的扩展平台10的上升量的设定值的1.0倍以上、更优选为1.5倍以上、进一步优选为2.0倍以上。
(工序(IId))
在工序(IIc)之后，还可以具有用于维持切割带3的拉伸后的状态的工序(工序(IId)、步骤S7)。作为用于维持拉伸后的状态的方法，有例如在不同于框9的其他框上粘贴切割带3的方法、使切割带3的比半导体晶片1更靠外侧的部分发生热收缩的方法等。热收缩时的切割带的加热温度没有特别限定，但例如为80℃左右。
[第3实施方式]
第3实施方式涉及一种扩展方法，其具有以下工序：准备具有沿着分割预定线形成有改性部的半导体晶片、芯片焊接膜、切割带及框的层叠体的工序(Ia’)；向具备能够升降的扩展环及能够将框固定的固定部件的扩展装置的扩展环上供给层叠体的工序(Ib’)；通过固定部件将框固定的工序(Ic’)；在层叠体冷却的状态下使扩展环上升，将切割带进行拉伸的工序(IIa’)；使上升后的扩展环下降，将拉伸后的切割带松弛的工序(IIb’)；以及在层叠体冷却的状态下使扩展环上升，将切割带进行拉伸，将半导体晶片及芯片焊接膜沿着分割预定线分割成芯片，并扩大芯片的间隔的工序(IIc’)。
图7A及图7B是表示扩展方法的实施方式的简图。本实施方式中，使用具备能够升降的扩展环和能够将框固定的固定部件的扩展装置。在使用能够升降的扩展环来代替能够升降的扩展平台的这点上与第2实施方式不同。工序(Ia’)是与工序(Ia)相同的工序。在不矛盾的范围内，关于第1及第2实施方式的说明也适用于本实施方式，第2实施方式中的关于扩展平台的说明也适用于扩展环。
(工序(Ib’))
本实施方式中，向具备能够升降的扩展环12和能够将框固定的固定部件11的扩展装置的扩展环12上供给层叠体6’(工序(Ib’))。扩展环12是具有比半导体晶片1大的内径、并且具有比框9小的外径的环，且能够升降。扩展环12按照其上部表面与供给至扩展装置的层叠体6’的背面(切割带侧的面)持平、或者位于其下的方式配置。
在供给层叠体6’时，如图7A中所示的那样，使框9被固定部件11支撑。在向扩展环12上供给层叠体6’的方式中，根据配置扩展环12的位置，包含扩展环12与层叠体6’接触的方式、和不接触的方式。图7A中示出前者。在任一方式中，按照半导体晶片1位于扩展环12的外径内的方式供给层叠体6’。
(工序(Ic’))
向扩展环12上供给层叠体后，将框9通过固定部件11而固定(工序(Ic))。图7A中，框9通过固定部件11而夹入。
(工序(IIa’))
接着，在层叠体6’冷却后的状态下使扩展环12上升，并压上切割带3，从而将切割带3沿放射状进行拉伸(工序(IIa’))。冷却的方法没有特别限定，可列举出在扩展环12的内侧设置具备冷却机的冷却平台10’，通过冷却平台10’进行冷却的方法。通过层叠体6’与冷却平台10’靠近或接触，层叠体6’的温度变得比室温低，层叠体6’变成被冷却的状态。
冷却平台10’的上部表面的温度优选设定为与第2实施方式中的扩展平台10的上部表面的温度同样的范围。
(工序(IIb’))
在工序(IIa’)之后，使上升的扩展环12下降，将拉伸后的切割带3松弛(工序(IIb’))。
(工序(IIc’))
之后，通过在层叠体冷却的状态下使扩展环12上升，压上切割带3，从而将切割带3沿放射状进行拉伸。由此，将半导体晶片1及芯片焊接膜2沿着分割预定线4分割成芯片7，并扩大芯片的间隔(工序(IIc’))。冷却的方法与上述的工序(IIa’)中的方法相同。
(工序(IId’))
在工序(IIc’)之后，还可以具有用于维持切割带3的拉伸的状态的工序(工序(IId’))。
[第4实施方式]
第4实施方式涉及一种半导体装置的制造方法，其具有以下工序：准备具有沿着分割预定线形成有改性部的半导体晶片、芯片焊接膜、及切割带的层叠体的工序(I)；将切割带进行拉伸，将半导体晶片及芯片焊接膜沿着分割预定线分割成芯片，并扩大芯片的间隔的工序(II)；将芯片从切割带上拾取的工序(III)；以及将芯片进行芯片焊接到被粘物上的工序(IV)，工序(I)及工序(II)通过上述任一实施方式的扩展方法来进行。
本实施方式依次具有工序(I)～工序(IV)。在各工序的前后还可以包含任意的工序、例如将保护片材剥离的工序、搬送工序、检查或确认的工序、引线接合工序、模压工序等。工序(I)及工序(II)如上述的工序(I)～(IIC)、工序(Ia)～(IIc)、或工序(Ia’)～(IIc’)。
(工序(III))
将半导体晶片1及芯片焊接膜2分割成芯片后，将芯片7从切割带3上拾取(工序(III))。图10是表示拾取工序的实施方式的简图。图10中，使用筒夹13及针杆14将芯片7从切割带3上剥离，得到芯片7(半导体芯片7a及粘接于其上的单片化的芯片焊接膜7b)。
在切割带中使用紫外线固化型粘合剂的情况下，也可以在进行工序(III)之前对切割带照射紫外线，使紫外线固化型粘合剂固化。由此，切割带与芯片焊接膜的密合力降低，从而能够容易地进行切割带与芯片焊接膜之间的剥离。
(工序(IV))
接着，将芯片7芯片焊接到被粘物15上(工序(IV))。图11是表示芯片焊接工序的实施方式的简图。图11中，使用筒夹13将芯片7按照芯片焊接膜7b与被粘物15接触的方式放置到被粘物15上。将芯片7放置到被粘物15上后，通常，对芯片焊接膜进行加热使其固化。
根据本实施方式，能够在不使用特殊的装置的情况下、此外在不经由复杂的工序的情况下，通过简便的工序高效地制造半导体装置。
[第5实施方式]
第5实施方式涉及一种半导体装置，其是具有被粘物和粘接于该被粘物上的芯片的半导体装置，通过上述实施方式的半导体装置的制造方法而制造。
作为被粘物，可列举出半导体芯片搭载用支撑部件、其他的半导体芯片等。作为半导体装置的具体例子，可列举出：在半导体芯片搭载用支撑部件上至少搭载了1个半导体芯片，且半导体芯片与半导体芯片搭载用支撑部件介由芯片焊接膜而粘接的半导体装置(图12)；在半导体芯片搭载用支撑部件上至少搭载了2个半导体元件，且半导体芯片搭载用支撑部件与半导体芯片、或2个半导体芯片彼此介由芯片焊接膜而粘接的半导体装置(图13)等。
作为半导体芯片搭载用支撑部件，可列举出例如42合金引线框、铜引线框等引线框；由聚酰亚胺树脂、环氧树脂等形成的塑料膜；经玻璃无纺布基材强化的聚酰亚胺树脂、环氧树脂等塑料；氧化铝等陶瓷；在表面设置了有机抗蚀剂层的有机基板；带布线的有机基板等。其中，有机基板主要是指通过由玻璃纤维强化的树脂、热塑性树脂及热固化性树脂等有机材料形成的基板。
图12是表示半导体装置的一实施方式的截面简图。图12中所示的半导体装置21中，半导体芯片7a介由芯片焊接膜7b粘接于半导体芯片搭载用支撑部件22上。半导体芯片7a的连接端子(未图示)介由引线23与外部连接端子(未图示)电连接。进而，半导体芯片7a、引线23等具有被密封材料24密封的构成。
图13是表示半导体装置的其他实施方式的截面简图。图13中所示的半导体装置21’是在半导体芯片搭载用支撑部件22上层叠有多个半导体芯片7a的结构的3D封装的半导体装置(Stacked-PKG)。图13中，第一段的半导体芯片7a介由芯片焊接膜7b粘接于半导体芯片搭载用支撑部件22上。在半导体芯片7a上介由芯片焊接膜7b粘接有其他的半导体芯片7a。进而，具有整体通过密封材料24而密封的构成。半导体芯片7a的连接端子(未图示)介由引线23与外部连接端子25电连接。
本实施方式的半导体装置是使用市售的芯片焊接膜，通过简便的制造工序高效地制造的半导体装置。
以上，参照附图对本发明的实施方式进行说明，但本发明并不限定于以上说明的实施方式。例如，在上述第2及第3实施方式中，叙述了通过使扩展平台及扩展环上升而将切割带进行拉伸的例子，但也可以通过使能够将框固定的固定部件下降来将切割带进行拉伸。此外，在能够实施各实施方式的范围内，也可以将以上说明的部件、例如层叠体、扩展平台、扩展环、固定部件的形状及材质等进行变更。
实施例
接着，基于实施例对本发明进行说明，但本发明并不限定于这些实施例。
(实施例1)
将带剥离基材(聚对苯二甲酸乙二醇酯膜、厚度38μm)的芯片焊接膜(DAF)(含热固化型环氧树脂的粘接剂、厚度20μm、直径335mm)和由基材膜(聚烯烃系膜、厚度80μm、直径370mm)及粘合剂(感压型粘合剂、厚度20μm)构成的切割带(DCT)按照芯片焊接膜与粘合剂接触的方式粘合，得到切割芯片焊接一体型片材。
[评价]
使用所得到的切割芯片焊接一体型片材，评价冷却时的切割带的拉伸性。图14B中表示用于评价的切割芯片焊接一体型片材的平面简图。在切割芯片焊接一体型片材上，将剥离基材剥离后，粘贴环状框(内径350mm)。
在从切割芯片焊接一体型片材的中心至基材膜的MD方向(MachineDirection、膜的流动方向)的距离为50mm、75mm、及125mm的地方，使用油性笔作上记号。记号记在各距离对夹着中心的2个地方。2个地方间的距离分别成为100mm、150mm、及250mm。将此时的距离作为“拉伸前的长度”。
同样地在从中心至基材膜的TD方向(Transverse Direction、膜的宽度方向)的距离为50mm、75mm、及125mm的地方，也使用油性笔作上记号。
除了没有层叠半导体晶片以外，按照与图6A及图6B的工序(IIa)～(IIc)所示的方法同样的方法，实施扩展。具体而言，使用具备能够升降并且具备冷却机的扩展平台(直径345mm)和能够将环状框固定的固定部件的扩展装置(日立化成株式会社制)将切割带进行拉伸。在将环状框通过固定部件而固定时，使切割芯片焊接一体型片材的中心与扩展平台的中心一致。另外，由于这里没有使用半导体晶片，所以芯片焊接膜在没有被切断的情况下与切割带一起被拉伸。
扩展条件如下。
工序(IIa)：
扩展平台的上升量的设定值为8mm(h1)
扩展平台的上升速度的设定值为100mm/秒
扩展平台的上部表面的温度为-10℃
切割芯片焊接一体型片材表面温度为-10℃
工序(IIb)：
将切割带松弛的时间为1秒
工序(IIc)：
扩展平台的上升量的设定值为15mm(h2)
扩展平台的上升速度的设定值为100mm/秒
扩展平台的上部表面的温度为0℃
切割芯片焊接一体型片材表面温度为0℃
扩展平台的上部表面的温度及切割芯片焊接一体型片材的表面温度是使用激光温度计(A&D Company，Limited制“非接触型放射温度计”)测定的值。
在实施工序(IIc)后，对MD方向及TD方向，分别测定上述的夹着切割芯片焊接一体型片材的中心的2个地方间的距离(0.5mm刻度)。将此时的距离作为“拉伸后的长度”。通过“拉伸前的长度”和“拉伸后的长度”，求出切割带的拉伸量及拉伸率。将评价结果示于表1中。
拉伸量[mm]是对MD方向及TD方向分别通过“(拉伸后的长度[mm])-(拉伸前的长度[mm])”求得的值，拉伸量平均值是MD方向及TD方向的拉伸量的算术平均值。此外，拉伸率[％]是对MD方向及TD方向分别通过“(拉伸量[mm])/(拉伸前的长度[mm])×100”求得的值，拉伸率平均值是MD方向及TD方向的拉伸率的算术平均值。
(比较例1)
除了变更拉伸方法以外，与实施例1同样地评价切割带的拉伸性。比较例1中，按照除了没有层叠半导体晶片以外与图18的工序(ii)所示的方法同样的方法，实施扩展。具体而言，使用具备能够升降且具备冷却机的扩展平台、及能够将环状框固定的固定部件的扩展装置(日立化成株式会社制)将切割带进行拉伸。
扩展条件如下。
工序(ii)：
扩展平台的上升量的设定值为15mm
扩展平台的上升速度的设定值为100mm/秒
扩展平台的上部表面的温度为0℃
切割芯片焊接一体型片材表面温度为0℃
[表1]
如表1所示的那样，通过本发明的实施方式的扩展方法，能够增大切割带的拉伸性。
(实施例2)
与实施例1同样地得到切割芯片焊接一体型片材。此外，对硅晶片(厚度50μm、直径300mm)利用激光切割机“DFL7360”(DISCO Corporation制)在上述的激光加工条件下进行加工，得到沿着分割预定线(线间的间隔10mm)形成有改性部的硅晶片。之后，在硅晶片上，按照芯片焊接膜与硅晶片的背面接触的方式粘贴将剥离基材剥离后的切割芯片焊接一体型片材。进而，在切割芯片焊接一体型片材上粘贴环状框(内径350mm)，得到图8所示的层叠体。
[评价]
使用所得到的层叠体，评价半导体晶片及芯片焊接膜的切断性。将评价结果示于表2中，将半导体晶片的照片示于图15中。
按照与图6A及图6B的工序(IIa)～(IIc)所示的方法同样的方法，实施扩展。具体而言，使用具备能够升降且具备冷却机的扩展平台(直径330mm)和能够将环状框固定的固定部件的扩展装置“Die SeparatorDDS2300”(DISCO Corporation制)将切割带进行拉伸。在将环状框通过固定部件而固定时，使半导体晶片的中心与扩展平台的中心一致。在拉伸后，使切割带的比半导体晶片更靠近外侧的部分发生热收缩(切割带温度80℃)。
扩展条件如下。
工序(IIa)：
扩展平台的上升量的设定值为8mm(h1)
扩展平台的上升速度的设定值为100mm/秒
扩展平台的上部表面温度为-10℃
工序(IIb)：
将切割带松弛的时间为1秒
工序(IIc)：
扩展平台的上升量的设定值为12mm(h2)
扩展平台的上升速度的设定值为100mm/秒
扩展平台的上部表面温度为-10℃
扩展平台的上部表面的温度是使用激光温度计(A&D Company，Limited制“非接触型放射温度计”)测定的值。
在实施工序(IIc)后，评价半导体晶片及芯片焊接膜的切断率。半导体晶片及芯片焊接膜的切断率[％]是通过“(切断线数)/(全部线数)×100”求得的值。其中，“全部线数”是全部的分割预定线的合计数，“切断线数”是贯穿分割预定线的全长，半导体晶片被切断而得到10μm以上的切口宽度的线的合计数。
(实施例3)
除了变更扩展条件以外，与实施例2同样地将切割带进行拉伸，将半导体晶片及芯片焊接膜切断并进行评价。将评价结果示于表2中，将半导体晶片的照片示于图16中。
扩展条件如下。
工序(IIa)：
扩展平台的上升量的设定值为8mm(h1)
扩展平台的上升速度的设定值为100mm/秒
扩展平台的上部表面温度为-10℃
工序(IIb)：
将切割带松弛的时间为1秒
工序(IIc)：
扩展平台的上升量的设定值为15mm(h2)
扩展平台的上升速度的设定值为100mm/秒
扩展平台的上部表面温度为-10℃
(比较例2)
除了变更拉伸方法以外，与实施例2同样地将切割带进行拉伸，将半导体晶片及芯片焊接膜切断并进行评价。比较例2中，按照与图18的工序(ii)所示的方法同样的方法，实施扩展。将评价结果示于表2中，将半导体晶片的照片示于图17中。
扩展条件如下。
工序(ii)：
扩展平台的上升量的设定值为15mm
扩展平台的上升速度的设定值为100mm/秒
扩展平台的上部表面温度为-10℃
[表2]
如表2所示的那样，通过本发明的实施方式的扩展方法，能够增大半导体晶片及芯片焊接膜的切断率。通过采用本发明的实施方式的扩展方法，能够将半导体晶片及芯片焊接膜以良好的成品率切断，能够高效地制造半导体装置。
符号说明
1    半导体晶片
1a   形成电路的一面
1b   没有形成电路的一面
2    芯片焊接膜
3    切割带
4    分割预定线
5      改性部
6、6’ 层叠体
7      芯片
7a     半导体芯片
7b     单片化的芯片焊接膜
8      切割芯片焊接一体型片材
9      框
10     扩展平台
10’   冷却平台
11     固定部件
12     扩展环
13     筒夹
14     针杆
15     被粘物
21、21’ 半导体装置
22     半导体芯片搭载用支撑部件
23     引线
24     密封材料
25     外部连接端子
O      芯片焊接膜的中心
A、B   记号
L1     拉伸前的长度
L2     拉伸后的长度
h1     扩展平台的上升量(工序(IIa))
h2     扩展平台的上升量(工序(IIc))

Claims (6)

1.一种扩展方法，其包含以下工序：准备具有沿着分割预定线形成有改性部的半导体晶片、芯片焊接膜、及切割带的层叠体的工序(I)；
在层叠体冷却的状态下将切割带进行拉伸的工序(IIA)；
将拉伸后的切割带松弛的工序(IIB)；以及
在层叠体冷却的状态下将切割带进行拉伸，将半导体晶片及芯片焊接膜沿着分割预定线分割成芯片，扩大芯片的间隔的工序(IIC)。
2.根据权利要求1所述的扩展方法，其包含以下工序：准备具有沿着分割预定线形成有改性部的半导体晶片、芯片焊接膜、切割带及框的层叠体的工序(Ia)；
向具备能够升降的扩展平台及能够将框固定的固定部件的扩展装置的扩展平台上面供给层叠体的工序(Ib)；
通过固定部件将框固定的工序(Ic)；
在层叠体冷却的状态下使扩展平台上升，将切割带进行拉伸的工序(IIa)；
使上升后的扩展平台下降，将拉伸后的切割带松弛的工序(IIb)；以及
在层叠体冷却的状态下使扩展平台上升，将切割带进行拉伸，将半导体晶片及芯片焊接膜沿着分割预定线分割成芯片，扩大芯片的间隔的工序(IIc)。
3.根据权利要求1所述的扩展方法，其包含以下工序：准备具有沿着分割预定线形成有改性部的半导体晶片、芯片焊接膜、切割带及框的层叠体的工序(Ia’)；
向具备能够升降的扩展环及能够将框固定的固定部件的扩展装置的扩展环上面供给层叠体的工序(Ib’)；
通过固定部件将框固定的工序(Ic’)；
在层叠体冷却的状态下使扩展环上升，将切割带进行拉伸的工序(IIa’)；
使上升后的扩展环下降，将拉伸后的切割带松弛的工序(IIb’)；以及
在层叠体冷却的状态下使扩展环上升，将切割带进行拉伸，将半导体晶片及芯片焊接膜沿着分割预定线分割成芯片，扩大芯片的间隔的工序(IIc’)。
4.根据权利要求1所述的扩展方法，其中，切割带的拉伸通过对切割带施加外力来进行，在工序(IIC)中对切割带施加的外力比在工序(IIA)中对切割带施加的外力大。
5.一种半导体装置的制造方法，其包括以下工序：准备具有沿着分割预定线形成有改性部的半导体晶片、芯片焊接膜、及切割带的层叠体的工序(I)；
将切割带进行拉伸，将半导体晶片及芯片焊接膜沿着分割预定线分割成芯片，扩大芯片的间隔的工序(II)；
将芯片从切割带拾取的工序(III)；以及
将芯片进行芯片焊接而焊接到被粘物上的工序(IV)，
工序(I)及工序(II)通过权利要求1～4中任一项所述的扩展方法来进行。
6.一种半导体装置，其是具有被粘物和粘接于该被粘物上的芯片的半导体装置，通过权利要求5所述的半导体装置的制造方法来制造。
CN201380067782.4A 2012-12-26 2013-12-26 扩展方法、半导体装置的制造方法、及半导体装置 Active CN104871295B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810579807.3A CN108807253B (zh) 2012-12-26 2013-12-26 扩展方法、半导体装置的制造方法、及半导体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012282785 2012-12-26
JP2012-282785 2012-12-26
PCT/JP2013/084879 WO2014104189A1 (ja) 2012-12-26 2013-12-26 エキスパンド方法、半導体装置の製造方法、及び半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810579807.3A Division CN108807253B (zh) 2012-12-26 2013-12-26 扩展方法、半导体装置的制造方法、及半导体装置

Publications (2)

Publication Number Publication Date
CN104871295A true CN104871295A (zh) 2015-08-26
CN104871295B CN104871295B (zh) 2018-07-06

Family

ID=51021263

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810579807.3A Active CN108807253B (zh) 2012-12-26 2013-12-26 扩展方法、半导体装置的制造方法、及半导体装置
CN201380067782.4A Active CN104871295B (zh) 2012-12-26 2013-12-26 扩展方法、半导体装置的制造方法、及半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810579807.3A Active CN108807253B (zh) 2012-12-26 2013-12-26 扩展方法、半导体装置的制造方法、及半导体装置

Country Status (6)

Country Link
US (2) US10008405B2 (zh)
JP (1) JP6052304B2 (zh)
KR (3) KR102047347B1 (zh)
CN (2) CN108807253B (zh)
TW (1) TWI553721B (zh)
WO (1) WO2014104189A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807201A (zh) * 2017-05-03 2018-11-13 叶秀慧 用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构
CN108878282A (zh) * 2017-05-10 2018-11-23 琳得科株式会社 分离装置及分离方法
CN108962820A (zh) * 2017-05-24 2018-12-07 半导体元件工业有限责任公司 处理衬底的方法
CN110637355A (zh) * 2017-05-22 2019-12-31 日立化成株式会社 半导体装置的制造方法及扩展带

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016021513A (ja) * 2014-07-15 2016-02-04 三菱電機株式会社 半導体ウエハエキスパンド装置及び方法
JP6270671B2 (ja) * 2014-09-17 2018-01-31 東芝メモリ株式会社 半導体製造装置および半導体装置の製造方法
DE102015106448B4 (de) * 2015-04-27 2022-09-01 Infineon Technologies Ag Verfahren zum Ablösen von Halbleitermaterial von einem Träger und Vorrichtung zum Ausführen des Verfahrens
JP2017098452A (ja) * 2015-11-26 2017-06-01 株式会社ディスコ 洗浄方法
DE102016211044B4 (de) 2016-06-21 2024-02-15 Disco Corporation Verfahren zum Bearbeiten eines Wafers und Waferbearbeitungssystem
US10181653B2 (en) 2016-07-21 2019-01-15 Infineon Technologies Ag Radio frequency system for wearable device
US10218407B2 (en) 2016-08-08 2019-02-26 Infineon Technologies Ag Radio frequency system and method for wearable device
DE102017215354B4 (de) 2016-10-14 2021-10-07 Infineon Technologies Ag Halbleiter und verfahren zum herstellen von halbleiterbauelementen
US10466772B2 (en) 2017-01-09 2019-11-05 Infineon Technologies Ag System and method of gesture detection for a remote device
DE102017201154A1 (de) 2017-01-25 2018-07-26 Disco Corporation Verfahren zum Bearbeiten eines Wafers und Waferbearbeitungssystem
JP7009197B2 (ja) * 2017-01-30 2022-01-25 グンゼ株式会社 ダイシング用基体フィルム
US10505255B2 (en) 2017-01-30 2019-12-10 Infineon Technologies Ag Radio frequency device packages and methods of formation thereof
US10602548B2 (en) 2017-06-22 2020-03-24 Infineon Technologies Ag System and method for gesture sensing
JP7041341B2 (ja) * 2017-09-29 2022-03-24 日亜化学工業株式会社 発光素子の製造方法
US10079169B1 (en) 2017-10-30 2018-09-18 Micron Technology, Inc. Backside stealth dicing through tape followed by front side laser ablation dicing process
US10746625B2 (en) 2017-12-22 2020-08-18 Infineon Technologies Ag System and method of monitoring a structural object using a millimeter-wave radar sensor
US11346936B2 (en) 2018-01-16 2022-05-31 Infineon Technologies Ag System and method for vital signal sensing using a millimeter-wave radar sensor
US11278241B2 (en) 2018-01-16 2022-03-22 Infineon Technologies Ag System and method for vital signal sensing using a millimeter-wave radar sensor
US10795012B2 (en) 2018-01-22 2020-10-06 Infineon Technologies Ag System and method for human behavior modelling and power control using a millimeter-wave radar sensor
FR3077423B1 (fr) * 2018-01-30 2020-11-27 Commissariat Energie Atomique Structure de manipulation pour amincir un substrat et procede d'amincissement d'un substrat utilisant une telle structure
US10576328B2 (en) 2018-02-06 2020-03-03 Infineon Technologies Ag System and method for contactless sensing on a treadmill
JP7072977B2 (ja) * 2018-03-05 2022-05-23 株式会社ディスコ デバイスの移設方法
JP7082502B2 (ja) * 2018-03-06 2022-06-08 株式会社ディスコ ウェーハの加工方法
KR102563929B1 (ko) * 2018-03-09 2023-08-04 삼성전자주식회사 반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법
US10705198B2 (en) 2018-03-27 2020-07-07 Infineon Technologies Ag System and method of monitoring an air flow using a millimeter-wave radar sensor
JP6535138B1 (ja) * 2018-03-28 2019-06-26 古河電気工業株式会社 半導体加工用テープ
JP6535119B1 (ja) * 2018-03-28 2019-06-26 古河電気工業株式会社 半導体加工用テープ
WO2019187186A1 (ja) * 2018-03-28 2019-10-03 古河電気工業株式会社 半導体加工用テープ
JP6535118B1 (ja) * 2018-03-28 2019-06-26 古河電気工業株式会社 半導体加工用テープ
JP6535117B1 (ja) * 2018-03-28 2019-06-26 古河電気工業株式会社 半導体加工用テープ
US10761187B2 (en) 2018-04-11 2020-09-01 Infineon Technologies Ag Liquid detection using millimeter-wave radar sensor
US10775482B2 (en) 2018-04-11 2020-09-15 Infineon Technologies Ag Human detection and identification in a setting using millimeter-wave radar
JP7030006B2 (ja) 2018-04-12 2022-03-04 株式会社ディスコ 拡張方法及び拡張装置
US10794841B2 (en) 2018-05-07 2020-10-06 Infineon Technologies Ag Composite material structure monitoring system
US10399393B1 (en) 2018-05-29 2019-09-03 Infineon Technologies Ag Radar sensor system for tire monitoring
US10903567B2 (en) 2018-06-04 2021-01-26 Infineon Technologies Ag Calibrating a phased array system
US11416077B2 (en) 2018-07-19 2022-08-16 Infineon Technologies Ag Gesture detection system and method using a radar sensor
US10928501B2 (en) 2018-08-28 2021-02-23 Infineon Technologies Ag Target detection in rainfall and snowfall conditions using mmWave radar
US11183772B2 (en) 2018-09-13 2021-11-23 Infineon Technologies Ag Embedded downlight and radar system
KR102536844B1 (ko) * 2018-10-15 2023-05-30 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US11125869B2 (en) 2018-10-16 2021-09-21 Infineon Technologies Ag Estimating angle of human target using mmWave radar
US11397239B2 (en) 2018-10-24 2022-07-26 Infineon Technologies Ag Radar sensor FSM low power mode
US11360185B2 (en) 2018-10-24 2022-06-14 Infineon Technologies Ag Phase coded FMCW radar
JP7221649B2 (ja) * 2018-10-30 2023-02-14 株式会社ディスコ ウエーハの拡張方法およびウエーハの拡張装置
JP2020072139A (ja) * 2018-10-30 2020-05-07 株式会社ディスコ ウエーハの拡張方法およびウエーハの拡張装置
EP3654053A1 (en) 2018-11-14 2020-05-20 Infineon Technologies AG Package with acoustic sensing device(s) and millimeter wave sensing elements
US11087115B2 (en) 2019-01-22 2021-08-10 Infineon Technologies Ag User authentication using mm-Wave sensor for automotive radar systems
US11355838B2 (en) 2019-03-18 2022-06-07 Infineon Technologies Ag Integration of EBG structures (single layer/multi-layer) for isolation enhancement in multilayer embedded packaging technology at mmWave
US11126885B2 (en) 2019-03-21 2021-09-21 Infineon Technologies Ag Character recognition in air-writing based on network of radars
US11454696B2 (en) 2019-04-05 2022-09-27 Infineon Technologies Ag FMCW radar integration with communication system
JP7060547B2 (ja) * 2019-05-29 2022-04-26 古河電気工業株式会社 ガラス加工用テープ
US11327167B2 (en) 2019-09-13 2022-05-10 Infineon Technologies Ag Human target tracking system and method
JP7345328B2 (ja) * 2019-09-13 2023-09-15 株式会社ディスコ 被加工物の加工方法
US11774592B2 (en) 2019-09-18 2023-10-03 Infineon Technologies Ag Multimode communication and radar system resource allocation
US11435443B2 (en) 2019-10-22 2022-09-06 Infineon Technologies Ag Integration of tracking with classifier in mmwave radar
US11808883B2 (en) 2020-01-31 2023-11-07 Infineon Technologies Ag Synchronization of multiple mmWave devices
US11614516B2 (en) 2020-02-19 2023-03-28 Infineon Technologies Ag Radar vital signal tracking using a Kalman filter
US11585891B2 (en) 2020-04-20 2023-02-21 Infineon Technologies Ag Radar-based vital sign estimation
US11567185B2 (en) 2020-05-05 2023-01-31 Infineon Technologies Ag Radar-based target tracking using motion detection
US11774553B2 (en) 2020-06-18 2023-10-03 Infineon Technologies Ag Parametric CNN for radar processing
TWI734549B (zh) * 2020-07-06 2021-07-21 荌益國際有限公司 基板移轉方法及裝置
US11704917B2 (en) 2020-07-09 2023-07-18 Infineon Technologies Ag Multi-sensor analysis of food
US11614511B2 (en) 2020-09-17 2023-03-28 Infineon Technologies Ag Radar interference mitigation
US11719787B2 (en) 2020-10-30 2023-08-08 Infineon Technologies Ag Radar-based target set generation
US11719805B2 (en) 2020-11-18 2023-08-08 Infineon Technologies Ag Radar based tracker using empirical mode decomposition (EMD) and invariant feature transform (IFT)
US11662430B2 (en) 2021-03-17 2023-05-30 Infineon Technologies Ag MmWave radar testing
US11950895B2 (en) 2021-05-28 2024-04-09 Infineon Technologies Ag Radar sensor system for blood pressure sensing, and associated method
JPWO2023042263A1 (zh) * 2021-09-14 2023-03-23
KR20240025635A (ko) * 2022-04-27 2024-02-27 야마하하쓰도키 가부시키가이샤 익스팬드 장치, 반도체 칩의 제조 방법 및 반도체 칩

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080286594A1 (en) * 2003-06-06 2008-11-20 Teiichi Inada Adhesive sheet, dicing tape integrated type adhesive sheet, and method of producing semiconductor device
JP2009253071A (ja) * 2008-04-08 2009-10-29 Tokyo Seimitsu Co Ltd エキスパンド方法
JP2009277837A (ja) * 2008-05-14 2009-11-26 Disco Abrasive Syst Ltd 破断装置
CN102676093A (zh) * 2011-03-11 2012-09-19 日东电工株式会社 芯片接合薄膜及其用途

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287976B1 (en) * 1999-05-19 2001-09-11 Tru-Si Technologies, Inc. Plasma processing methods and apparatus
JP4385705B2 (ja) 2003-09-29 2009-12-16 株式会社東京精密 エキスパンド方法
JP4238669B2 (ja) 2003-08-07 2009-03-18 株式会社東京精密 エキスパンド方法及びエキスパンド装置
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
CN100454493C (zh) * 2003-06-06 2009-01-21 日立化成工业株式会社 粘合片、与切割胶带一体化粘合片以及半导体的制造方法
JP4770126B2 (ja) * 2003-06-06 2011-09-14 日立化成工業株式会社 接着シート
KR100885099B1 (ko) 2003-12-15 2009-02-20 후루카와 덴키 고교 가부시키가이샤 웨이퍼 가공용 테이프 및 그 제조방법
KR101565794B1 (ko) * 2008-12-16 2015-11-05 삼성전자주식회사 게더링 효과를 향상시킬 수 있는 실리콘 기판 및 실리콘 웨이퍼, 상기 실리콘 웨이퍼의 열처리 방법
JP2010219086A (ja) 2009-03-13 2010-09-30 Furukawa Electric Co Ltd:The ウエハ加工用フィルム及びウエハ加工用フィルムを用いて半導体装置を製造する方法
JP5313036B2 (ja) 2009-05-11 2013-10-09 株式会社ディスコ 粘着テープの拡張方法
JP2011077482A (ja) * 2009-10-02 2011-04-14 Disco Abrasive Syst Ltd テープ拡張装置
TWI519620B (zh) 2010-03-11 2016-02-01 Furukawa Electric Co Ltd A wafer for processing a wafer, and a method for manufacturing a semiconductor device using a wafer processing wafer
JP5013148B1 (ja) * 2011-02-16 2012-08-29 株式会社東京精密 ワーク分割装置及びワーク分割方法
JP5831232B2 (ja) * 2011-02-16 2015-12-09 株式会社東京精密 ワーク分割装置及びワーク分割方法
CN102646584B (zh) * 2011-02-16 2014-06-25 株式会社东京精密 工件分割装置及工件分割方法
JP5912274B2 (ja) 2011-03-28 2016-04-27 株式会社東京精密 チップ分割離間装置、及びチップ分割離間方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080286594A1 (en) * 2003-06-06 2008-11-20 Teiichi Inada Adhesive sheet, dicing tape integrated type adhesive sheet, and method of producing semiconductor device
JP2009253071A (ja) * 2008-04-08 2009-10-29 Tokyo Seimitsu Co Ltd エキスパンド方法
JP2009277837A (ja) * 2008-05-14 2009-11-26 Disco Abrasive Syst Ltd 破断装置
CN102676093A (zh) * 2011-03-11 2012-09-19 日东电工株式会社 芯片接合薄膜及其用途

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807201A (zh) * 2017-05-03 2018-11-13 叶秀慧 用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构
CN108807201B (zh) * 2017-05-03 2023-04-14 叶秀慧 用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构
CN108878282A (zh) * 2017-05-10 2018-11-23 琳得科株式会社 分离装置及分离方法
CN108878282B (zh) * 2017-05-10 2023-08-11 琳得科株式会社 分离装置及分离方法
CN110637355A (zh) * 2017-05-22 2019-12-31 日立化成株式会社 半导体装置的制造方法及扩展带
CN110637355B (zh) * 2017-05-22 2023-12-05 株式会社力森诺科 半导体装置的制造方法及扩展带
CN108962820A (zh) * 2017-05-24 2018-12-07 半导体元件工业有限责任公司 处理衬底的方法
CN108962820B (zh) * 2017-05-24 2023-11-07 半导体元件工业有限责任公司 处理衬底的方法

Also Published As

Publication number Publication date
KR101903312B1 (ko) 2018-10-01
KR101785817B1 (ko) 2017-10-16
KR20180105742A (ko) 2018-09-28
CN108807253B (zh) 2023-05-02
KR102047347B1 (ko) 2019-11-21
CN104871295B (zh) 2018-07-06
JP6052304B2 (ja) 2016-12-27
US20150348821A1 (en) 2015-12-03
CN108807253A (zh) 2018-11-13
JPWO2014104189A1 (ja) 2017-01-19
WO2014104189A1 (ja) 2014-07-03
KR20170117212A (ko) 2017-10-20
TWI553721B (zh) 2016-10-11
TW201438081A (zh) 2014-10-01
KR20150087347A (ko) 2015-07-29
US20180323097A1 (en) 2018-11-08
US10008405B2 (en) 2018-06-26
US10403538B2 (en) 2019-09-03

Similar Documents

Publication Publication Date Title
CN104871295A (zh) 扩展方法、半导体装置的制造方法、及半导体装置
KR101043836B1 (ko) 반도체 장치의 제조 방법
JP5354149B2 (ja) エキスパンド方法
KR101561359B1 (ko) 적층체, 및 그 적층체의 분리 방법
US20070218651A1 (en) Manufacturing method of a semiconductor device
JP2017147293A (ja) 接着シートとダイシングテープを用いる半導体装置の製造方法
US10490531B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP2006245209A (ja) 半導体チップの製造方法
JP2003086758A (ja) 半導体装置の製造方法、製造装置、及び、半導体装置
US9281182B2 (en) Pre-cut wafer applied underfill film
US7888237B2 (en) Method of cutting semiconductor wafer, semiconductor chip apparatus, and chamber to cut wafer
JP2014511560A (ja) プレカットされウェハに塗布されるダイシングテープ上のアンダーフィル膜
JP2005045149A (ja) エキスパンド方法
JP4480701B2 (ja) 半導体装置の製造方法
JP2008235723A (ja) ウェハー構造体及びその製造方法
CN103021880A (zh) 半导体装置的制造方法
JP2009170470A (ja) 半導体装置の製造方法
US20230380072A1 (en) Tape and manufacturing method thereof
JP2015103569A (ja) デバイスチップの形成方法
JP2015119068A (ja) ウエーハの加工方法
WO2012135243A1 (en) Pre-grooving for wafer applied underfill film
KR20070070767A (ko) 적층 칩 패키지 제조 방법
JP2020113736A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Lishennoco Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Showa electrical materials Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Showa electrical materials Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: HITACHI CHEMICAL Co.,Ltd.