DE102014115549A1 - Waferanordnung, verfahren zum prüfen eines wafers und verfahren zum bearbeiten eines wafers - Google Patents

Waferanordnung, verfahren zum prüfen eines wafers und verfahren zum bearbeiten eines wafers Download PDF

Info

Publication number
DE102014115549A1
DE102014115549A1 DE201410115549 DE102014115549A DE102014115549A1 DE 102014115549 A1 DE102014115549 A1 DE 102014115549A1 DE 201410115549 DE201410115549 DE 201410115549 DE 102014115549 A DE102014115549 A DE 102014115549A DE 102014115549 A1 DE102014115549 A1 DE 102014115549A1
Authority
DE
Germany
Prior art keywords
wafer
carrier
contact
electronic
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201410115549
Other languages
English (en)
Inventor
Peter Brockhaus
Uwe Koeckritz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Publication of DE102014115549A1 publication Critical patent/DE102014115549A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/08112—Disposition the bonding area being at least partially embedded in the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Abstract

Gemäß verschiedenen Ausführungsformen kann eine Waferanordnung (100) bereitgestellt sein, wobei die Waferanordnung (100) Folgendes enthalten kann: einen Wafer (102), der wenigstens eine elektronisch Komponente (104) enthält, die wenigstens einen elektronischen Kontakt (104c) aufweist, der auf einer Oberfläche (102s) des Wafers (102) freigelegt ist; eine Klebeschichtstruktur (110), die über der Oberfläche (102s) des Wafers (102) aufgebracht ist, wobei die Klebeschichtstruktur (110) den wenigstens einen elektronischen Kontakt (104c) bedeckt; und einen Träger (106), der an den Wafer (102) über die Klebeschichtstruktur (110) geklebt ist, wobei der Träger (106) eine Kontaktstruktur (108) an einer Oberfläche des Trägers (106) enthalten kann, die an dem wenigstens einen elektronischen Kontakt (104c) ausgerichtet ist, so dass die Kontaktstruktur (108) durch Drücken (105d) des Wafers (102) in Richtung des Trägers (106) in elektrischen Kontakt mit dem wenigstens einen elektronischen Kontakt (104c) der wenigstens einen elektronischen Komponente (104) gebracht werden kann.

Description

  • Verschiedene Ausführungsformen betreffen im Allgemeinen eine Waferanordnung, ein Verfahren zum Prüfen eines Wafers und ein Verfahren zum Bearbeiten eines Wafers.
  • Im Allgemeinen können in der Halbleiterindustrie eine oder mehrere elektronische Komponenten, z. B. Transistoren, Dioden, integrierte Schaltungen, Leistungselektronik und Ähnliches auf einem einzelnen Wafer bearbeitet werden. In dem Fall, in dem der Wafer ein dünner Wafer zum Herstellen der elektronischen Komponenten, der z. B. eine Dicke aufweist, die kleiner als etwa 150 μm ist, sein kann, oder in dem Fall, in dem der Wafer während der Bearbeitung dünner gemacht werden soll, z. B. auf eine Dicke, die kleiner als etwa 150 μm ist, kann der Wafer beispielsweise auf einem Glasträger befestigt sein. In diesem Fall kann wenigstens eine Oberfläche des Wafers, z. B. die Vorderseite oder die Rückseite, in physischem Kontakt mit dem Glasträger sein oder sie kann durch den Glasträger bedeckt sein. Eine weitere Möglichkeit zum Bearbeiten eines dünnen Wafers oder eines ultradünnen Wafers kann das partielle Dünnen des Wafers sein, z. B. durch Bilden eines Rahmens am äußeren Umfang des Wafers. Außerdem können die elektronischen Komponenten nach der Herstellung geprüft werden, z. B. um ihr Funktionieren sicherzustellen oder um neue Prozesse oder Verfahren zum Herstellen zu entwickeln, z. B. um Zugang zu Fehlern während der Bearbeitung zu bekommen.
  • Deshalb kann der Wafer beispielsweise zerschnitten werden, und die getrennten elektronischen Komponenten können nacheinander geprüft werden, oder in dem Fall, dass die Kontakte der elektronischen Komponenten, die geprüft werden sollen, freigelegt sind, können die elektronischen Komponenten auf dem Wafer geprüft werden, z. B. unter Verwendung von elektronischer Prüfeinrichtung.
  • Gemäß verschiedenen Ausführungsformen kann eine Waferanordnung bereitgestellt werden. Die Waferanordnung kann Folgendes enthalten: Einen Wafer, der wenigstens eine elektronisch Komponente enthält, die wenigstens einen elektronischen Kontakt aufweist, der auf einer Oberfläche des Wafers freigelegt ist; eine Klebeschichtstruktur, die über der Oberfläche des Wafers angeordnet ist, wobei die Klebeschichtstruktur den wenigstens einen elektronischen Kontakt bedeckt; und einen Träger, der über die Klebeschichtstruktur an dem Wafer klebt, wobei der Träger eine Kontaktstruktur an einer Oberfläche des Trägers, die auf den wenigstens einen elektronischen Kontakt ausgerichtet ist, enthalten kann, so dass durch Drücken des Wafers in Richtung des Trägers die Kontaktstruktur in elektrischen Kontakt mit dem wenigstens einen elektronischen Kontakt der wenigstens einen elektronischen Komponente gebracht werden kann.
  • In einer Ausgestaltung kann die Kontaktstruktur eine oder mehrere Kontakte aufweisen, die aus der Oberfläche des Trägers vorstehen. In noch einer Ausgestaltung kann die Kontaktstruktur teilweise in den Träger eingebettet sein. In noch einer Ausgestaltung kann die Kontaktstruktur ein oder mehrere Löcher aufweisen, die sich durch den Träger von der Oberfläche des Trägers zu einer weiteren Oberfläche des Trägers entgegengesetzt der Oberfläche des Trägers erstrecken, wobei das eine oder die mehreren Löcher mit einem elektrisch leitenden Material gefüllt sind. In noch einer Ausgestaltung kann oder können das eine oder die mehreren Löcher mit wenigstens einem Material aus einer Gruppe von Materialien gefüllt sein, bestehend aus: Wolfram; Titan; Titannitrid; Tantal; und Stahl. In noch einer Ausgestaltung kann die Kontaktstruktur eine Verdrahtungsstruktur aufweisen, die in den Träger eingebettet ist; wobei die Verdrahtungsstruktur ein elektrisch leitendes Material aufweist. In noch einer Ausgestaltung kann die Verdrahtungsstruktur eine erste Verdrahtung und eine zweite Verdrahtung aufweisen; wobei die erste Verdrahtung von der zweiten Verdrahtung elektrisch isoliert ist. In noch einer Ausgestaltung kann die Kontaktstruktur eine erste Gruppe von Kontakten und eine zweite Gruppe von Kontakten aufweisen, die jeweils aus der Oberfläche des Trägers vorstehen, wobei die erste Gruppe von Kontakten mit der ersten Verdrahtung elektrisch gekoppelt ist und die zweite Gruppe von Kontakten mit der zweiten Verdrahtung elektrisch gekoppelt ist. In noch einer Ausgestaltung kann die Klebeschichtstruktur einen elektrisch isolierenden Klebstoff aufweisen.
  • In verschiedenen Ausführungsformen wird ein Verfahren zum Bearbeiten eines Wafers bereitgestellt, wobei das Verfahren Folgendes aufweist: Bereitstellen eines Trägers, wobei der Träger eine Kontaktstruktur an einer Oberfläche des Trägers aufweist, wobei die Kontaktstruktur durch eine Klebeschichtstruktur bedeckt ist; Bereitstellen eines Wafers, wobei der Wafer wenigstens eine elektronische Komponente aufweist, die wenigstens einen elektronischen Kontakt aufweist, der auf einer Oberfläche des Wafers freigelegt ist; Kleben des Wafers auf den Träger, so dass der wenigstens eine elektronische Kontakt des Wafers an der Kontaktstruktur des Trägers ausgerichtet ist, so dass die Kontaktstruktur des Trägers durch Ausüben einer mechanischen Belastung auf den Wafer in elektrischen Kontakt mit dem wenigstens einen elektronischen Kontakt der wenigstens einen elektronischen Komponente gebracht werden kann.
  • In einer Ausgestaltung kann das Bereitstellen des Trägers oder Bereitstellen des Wafers das Bedecken der Oberfläche des Trägers und der Kontaktstruktur des Trägers oder der Oberfläche des Wafers mit einem elektrisch isolierenden Kleber aufweisen, wobei der elektrisch isolierende Kleber wenigstens einen Teil der Klebeschichtstruktur bereitstellt. In noch einer Ausgestaltung kann die Oberfläche des Wafers, die in Kontakt mit der Klebeschichtstruktur ist, fertig bearbeitet sein, bevor sie an die Klebeschichtstruktur geklebt wird. In noch einer Ausgestaltung kann das Verfahren ferner Folgendes aufweisen: Bearbeiten einer weiteren Oberfläche des Wafers entgegengesetzt der Oberfläche des Wafers, nachdem der Wafer an den Träger geklebt ist. In noch einer Ausgestaltung kann das Verfahren ferner Folgendes aufweisen: Aussetzen wenigstens eines Teils des Wafers einer mechanischen Belastung und dadurch elektrisches Verbinden des wenigstens einen Kontakts der wenigstens einen elektronischen Komponente mit der Kontaktstruktur des Trägers. In noch einer Ausgestaltung kann das Verfahren ferner Folgendes aufweisen: elektrisches Prüfen der wenigstens einen elektronischen Komponente des Wafers durch Bereitstellen eines elektrischen Stroms und/oder einer elektrischen Spannung für die wenigstens eine elektronische Komponente über die Kontaktstruktur des Trägers nach dem Aussetzen wenigstens eines Teils des Wafers der mechanischen Belastung. In noch einer Ausgestaltung kann das Verfahren ferner Folgendes aufweisen: Entfernen des Wafers von dem Träger über chemische Beeinflussung der Klebeschichtstruktur. In noch einer Ausgestaltung kann das Verfahren ferner Folgendes aufweisen: Entfernen des Wafers von dem Träger über Aussetzen der Klebeschichtstruktur einer elektromagnetischen Strahlung. In noch einer Ausgestaltung kann das Verfahren ferner Folgendes aufweisen: Reinigen des Trägers, nachdem der Wafer von dem Träger entfernt worden ist, um die Klebeschichtstruktur von dem Träger zu entfernen. In noch einer Ausgestaltung kann das Verfahren ferner Folgendes aufweisen: Dünnen des Wafers, nachdem der Wafer an den Träger geklebt worden ist. In noch einer Ausgestaltung kann das Verfahren ferner Folgendes aufweisen: Bereitstellen einer Waferanordnung, wobei die Waferanordnung Folgendes aufweist: einen Wafer, der wenigstens eine elektronische Komponente aufweist, die wenigstens einen elektronischen Kontakt aufweist, der auf einer Oberfläche des Wafers freigelegt ist; eine Klebeschichtstruktur, die über der Oberfläche des Wafers angeordnet ist, wobei die Klebeschichtstruktur den wenigstens einen elektronischen Kontakt bedeckt; einen Träger, der an den Wafer über die Klebeschichtstruktur geklebt ist, wobei der Träger eine Kontaktstruktur an einer Oberfläche des Trägers umfasst, die an dem wenigstens einen elektronischen Kontakt ausgerichtet ist, so dass die Kontaktstruktur durch Drücken des Wafers in Richtung des Trägers in elektrischen Kontakt mit dem wenigstens einen elektronischen Kontakt der wenigstens einen elektronischen Komponente gebracht werden kann; Drücken wenigstens eines Abschnitts des Wafers in Richtung des Trägers und dadurch Bereitstellen eines elektrischen Kontakts zwischen der Kontaktstruktur und dem wenigstens einen elektronischen Kontakt der wenigstens einen elektronischen Komponente; und Ausführen einer elektrischen Prüfung der wenigstens einen elektronischen Komponente über eine Prüfeinrichtung, die mit der Kontaktstruktur des Trägers elektrisch gekoppelt ist.
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen im Allgemeinen durchgehend für die unterschiedlichen Ansichten auf dieselben Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgerecht, stattdessen ist im Allgemeinen ein Schwerpunkt auf das Darstellen der Prinzipien der Erfindung gelegt. In der folgenden Beschreibung sind verschiedene Ausführungsformen der Erfindung mit Bezug auf die folgenden Zeichnungen beschrieben, in denen:
  • 1A eine schematische Querschnittsansicht oder Seitenansicht einer Waferanordnung in einem ersten Zustand, z. B. nach der Herstellung, gemäß verschiedenen Ausführungsformen zeigt;
  • 1B eine schematische Querschnittsansicht oder Seitenansicht einer Waferanordnung in einem zweiten Zustand, z. B. während des Prüfens des Wafers, gemäß verschiedenen Ausführungsformen zeigt;
  • 2A eine schematische Querschnittsansicht oder Seitenansicht einer Waferanordnung in einem ersten Zustand, z. B. nach der Herstellung, gemäß verschiedenen Ausführungsformen zeigt;
  • 2B eine schematische Querschnittsansicht oder Seitenansicht einer Waferanordnung in einem zweiten Zustand, z. B. während des Prüfens des Wafers, gemäß verschiedenen Ausführungsformen zeigt;
  • 3A eine schematische Querschnittsansicht oder Seitenansicht einer Waferanordnung in einem ersten Zustand, z. B. nach der Herstellung, gemäß verschiedenen Ausführungsformen zeigt;
  • 3B eine schematische Querschnittsansicht oder Seitenansicht einer Waferanordnung in einem zweiten Zustand, z. B. während des Prüfen des Wafers, gemäß verschiedenen Ausführungsformen zeigt;
  • 4 eine schematische Querschnittsansicht oder Seitenansicht einer Waferanordnung gemäß verschiedenen Ausführungsformen zeigt;
  • 5 eine schematische Draufsicht eines Trägers, der in einer Waferanordnung enthalten ist, gemäß verschiedenen Ausführungsformen zeigt;
  • 6 ein schematisches Flussdiagramm eines Verfahrens zum Bearbeiten eines Wafers oder eines Verfahrens zum Herstellen einer Waferanordnung gemäß verschiedenen Ausführungsformen zeigt; und
  • 7 ein schematisches Flussdiagramm eines Verfahrens zum Prüfen eines Wafers gemäß verschiedenen Ausführungsformen zeigt.
  • Die folgende genaue Beschreibung bezieht sich auf die begleitenden Zeichnungen, die durch Darstellung spezifische Einzelheiten und Ausführungsformen, in denen die Erfindung ausgeführt sein kann, zeigen.
  • Das Wort ”beispielhaft” wird hier verwendet, so dass es ”als ein Beispiel, eine Instanz oder eine Darstellung dienend” bedeutet. Jede Ausführungsform oder Konstruktion, die hier als ”beispielhaft” beschrieben ist, muss nicht notwendigerweise als gegenüber anderen Ausführungsfomen oder Konstruktionen bevorzugt oder vorteilhaft gedeutet werden.
  • Das Wort ”über”, das mit Bezug auf ein aufgebrachtes Material, das ”über” einer Seite oder Oberfläche gebildet ist, verwendet ist, kann hier verwendet sein, so dass es bedeutet, dass das aufgebrachte Material ”direkt auf”, z. B. in direktem Kontakt mit, der besagten Seite oder Oberfläche gebildet sein kann. Das Wort ”über”, das mit Bezug auf ein aufgebrachtes Material, das ”über” einer Seite oder Oberfläche gebildet ist, kann hier verwendet sein, so dass es bedeutet, dass das aufgebrachte Material ”indirekt auf” der besagten Seite oder Oberfläche mit einer oder mehreren zusätzlichen Schichten, die zwischen der besagten Seite oder Oberfläche und dem aufgebrachten Material angeordnet sind, gebildet sein kann.
  • Der Begriff ”seitlich”, der mit Bezug auf die ”seitliche” Ausdehnung einer Struktur (oder eines Trägers) oder ”seitliches” Umgeben verwendet ist, kann hier versendet sein, so dass er eine Ausdehnung entlang einer Richtung parallel zu einer Oberfläche eines Trägers bedeutet. Das bedeutet, dass eine Oberfläche eines Trägers (z. B. eine Oberfläche eines Substrats oder eine Oberfläche eines Wafers) als Referenz dienen kann, die gewöhnlich als die Hauptbearbeitungsoberfläche eines Wafers (oder die Hauptbearbeitungsoberfläche eines anderen Trägertyps) bezeichnet wird. Ferner kann der Begriff ”Breite”, der mit Bezug auf eine ”Breite” einer Struktur (oder eines Strukturelements) verwendet wird, hier verwendet sein, so dass er die seitliche Ausdehnung einer Struktur bedeutet, Ferner kann der Begriff ”Höhe”, der mit Bezug auf eine Höhe einer Struktur (oder eines Strukturelements) verwendet wird, hier verwendet sein, so dass er eine Ausdehnung einer Struktur entlang einer Richtung senkrecht zu der Oberfläche eines Trägers (z. B. senkrecht zu der Hauptbearbeitungsoberfläche eines Trägers) bedeutet.
  • Im Allgemeinen kann das Bearbeiten eines dünnen Wafers oder eines ultradünnen Wafers schwierig sein, da der Wafer nicht die notwendige mechanische Stabilität für die Bearbeitung aufweisen kann. Deshalb kann in üblicherweise verwendeten Prozessen der Wafer auf einem losen Glasträger befestigt sein. Obwohl dieses ein leichtes und kosteneffizientes Verfahren zur Handhabung eines dünnen Wafers oder eines dünngemachten Wafers, z. B. für einen Wafer, der eine Dicke im Bereich von etwa einigen Mikrometer bis etwa einigen zehn Mikrometer aufweist, z. B. in dem Bereich von etwa 5 μm bis etwa 150 μm, bereitstellt, kann dieses üblicherweise verwendete Verfahren beispielsweise Probleme verursachen, da eine Oberfläche des Wafers, die Oberfläche, die in Kontakt mit dem Träger ist, während der Herstellung nicht zugänglich sein kann, z. B. während der Wafer und die elektronischen Komponenten auf dem Glasträger befestigt sein können. Elektronische vertikale Komponenten (z. B. Leistungselektronikkomponenten, wie beispielsweise Bipolartransistoren mit isolierter Gate-Elektrode (IGBT) oder Leistungstransistoren) können beispielsweise wenigstens eine erste Kontaktstelle auf einer ersten Oberfläche des Wafers und wenigstens eine zweite Kontaktstelle auf einer zweiten Oberfläche des Wafers, z. B. entgegengesetzt der ersten Oberfläche des Wafers, aufweisen, wobei der Wafer mehrere elektronische vertikale Komponenten aufweisen kann, die seitlich nebeneinander angeordnet sind. Anschaulich können wenigstens zwei Kontakte einer elektronischen Komponente auf entgegengesetzten Oberflächen des Wafers angeordnet sein, wobei in diesem Fall das Montieren des Wafers auf einem üblicherweise verwendeten losen Glasträger das elektrische Prüfen der elektronischen vertikalen Komponenten während der Bearbeitung nicht ermöglichen kann, da wenigstens eine Seite des Wafers auf den losen Glasträger geklebt sein kann und deshalb einige der elektrischen Kontakte, die zum Prüfen notwendig sind, nicht zugänglich sein können. Mit anderen. Worten können üblicherweise verwendete Träger zum Bearbeiten eines dünnen Wafers das Prüfen der bearbeiteten elektronischen Komponenten während der Bearbeitung (z. B. während der Wafer auf dem Träger montiert ist) nicht ermöglichen. Das kann beispielsweise ineffizient für eine weitere Bearbeitung der elektronischen Komponenten sein, z. B. falls die weitere Bearbeitung definitiv arbeitende elektronische Komponenten erfordern kann.
  • Gemäß verschiedenen Ausführungsformen können eine Waferanordnung, ein Verfahren zum Bearbeiten eines Wafers und ein Verfahren zum Prüfen eines Wafers bereitgestellt sein, wobei der Wafer auf einem Träger montiert sein kann und wobei zur gleichen Zeit der Wafer oder eine oder mehrere elektronischen Komponenten auf dem Wafer elektrisch geprüft werden können, z. B. über eine Prüfeinrichtung, die mit dem (z. B. freigelegten) elektrischen Kontakten des Wafers oder mit den elektrischen Kontakten der einen oder der mehreren elektronischen Komponenten des Wafers elektrisch verbunden ist. Anschaulich kann der Träger zum Montieren des Wafers eine elektrische Verdrahtungsstruktur enthalten, die das elektrische Verbinden der elektrischen Kontakte des Wafers oder der elektrischen Kontakte der einen oder der mehreren elektronischen Komponenten des Wafers mit der Prüfeinrichtung ermöglicht, und zur gleichen Zeit kann der Träger auf dem Träger montiert sein, der das Bearbeiten des Wafers wie gewünscht ermöglicht, z. B. so dass der Wafer nicht durch den Träger beschädigt wird, z. B. so dass der Träger nicht die Oberfläche des Wafers während der Bearbeitung zerkratzt.
  • Gemäß verschiedenen Ausführungsformen kann der Träger zum Bearbeiten und Prüfen des Wafers eine integrierte Verdrahtungsstruktur enthalten, die erstens das Prüfen der elektronischen Komponenten des Wafers ermöglichen kann und die zweitens das parallele Prüfen von mehreren elektronischen Komponenten aufgrund der umfangreichen elektronischen Kontaktierung des Wafers über die Verdrahtung des Trägers ermöglichen kann. Anschaulich kann der Träger, wie hier beschrieben, hochparalleles Prüfen von elektronischen vertikalen Komponenten eines Wafers, z. B. von Bipolartransistoren mit isolierter Gate-Elektrode (IGBTs) oder z. B. im Allgemeinen Leistungstransistoren, während der Herstellung ermöglichen, ohne z. B. die elektronischen vertikalen Komponenten von dem Träger zu entfernen. Gemäß verschiedenen Ausführungsformen kann der Träger die mechanische Stabilität für den Wafer während der Bearbeitung bereitstellen, was das Bearbeiten von dünnen Wafern und/oder ultradünnen Wafern ermöglichen kann.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer auf dem Träger montiert sein, so dass die Metallkontakte des Trägers zum elektrischen Kontaktieren des Wafers zum Prüfen nur in einem direkten (d. h. physikalischen) Kontakt mit dem Wafer sein können, falls es gewünscht ist, z. B. während des Prüfprozesses. Das kann beispielsweise das Schleifen des Wafers ohne Beschädigen des Wafers durch die Metallkontakte des Trägers ermöglichen. Während des Bearbeitens kann der Wafer (der z. B. an dieser Bearbeitungsstufe nicht dünner gemacht wird) auf dem Träger montiert sein, nachfolgend kann der Wafer dünner gemacht, bearbeitet, geprüft und auf eine Folie übertragen werden, nachdem er fertig bearbeitet und geprüft ist, wobei der Träger zum Montieren des nächsten Wafers auf dem Träger wieder verwendet werden kann (z. B. nach dem Reinigen des Trägers).
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zum Bearbeiten eines Wafers und der Waferanordnung, das hier beschrieben ist, das Bearbeiten des Wafers ohne Verlieren des Waferrands ermöglichen. Anschaulich kann der vollständige Wafer zur gleichen Zeit bearbeitet werden. Ferner kann das Prüfen der elektronischen Komponenten auf dem Wafer während der Herstellung eine kosteneffiziente Bearbeitung von elektronischen Vorrichtungen oder Chip-Anordnungen ermöglichen, da defekte elektronische Komponenten bereits während der Bearbeitung oder während einer frühen Stufe der Herstellung einer elektronischen Vorrichtung, die eine oder mehrere dieser elektronischen Komponenten des Wafers enthält, aussortiert werden können.
  • 1A und 1B stellen eine Waferanordnung 100 in einer schematischen Querschnittsansicht bzw. in einer schematischen Seitenansicht gemäß verschiedenen Ausführungsformen dar, wobei die Waferanordnung 100 Folgendes enthalten kann: einen Wafer 102, der wenigstens eine elektronische Komponente 104 enthält, wobei die wenigstens eine elektronische Komponente 104 wenigstens einen elektronischen Kontakt 104c, der auf einer Oberfläche 102s des Wafers 102 freigelegt ist, enthalten kann. Die Waferanordnung 100 kann ferner eine Klebeschichtstruktur 110 enthalten, die über der Oberfläche 102s des Wafers 102 aufgebracht oder gebildet ist, wobei die Klebeschichtstruktur 110 den wenigstens einen elektronischen Kontakt 104c (z. B. teilweise oder vollständig) bedecken kann. Die Waferanordnung 100 kann ferner einen Träger 106 enthalten, der über die Klebeschichtstruktur 110 an den Wafer 102 geklebt ist, wobei der Träger 106 eine Kontaktstruktur 108 an einer Oberfläche 106s des Trägers 106 enthalten kann, wobei die Kontaktstruktur 108 an dem wenigstens einen elektronischen Kontakt 104c der elektronischen Komponente 104 ausgerichtet ist, so dass durch Drücken (105d) des Wafers 102 in Richtung des Trägers 106 oder durch Drücken 105c des Trägers 106 in Richtung des Wafers 102 oder durch Drücken 105c, 105d des Trägers 106 und des Wafers gegeneinander die Kontaktstruktur 108 in elektrischen Kontakt mit dem wenigstens einen elektronischen Kontakt 104c der elektronischen Komponente 104 gebracht werden kann.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer 102 jeder Typ von Halbleiterwafer sein oder ihn enthalten, z. B. kann der Wafer aus Halbleitermaterialien verschiedener Typen, die Silizium, Germanium, Gruppe III bis V enthalten, oder anderer Typen, die beispielsweise Polymere, ein Metall enthalten, hergestellt sein, obwohl in einer weiteren Ausführungsform auch andere geeignete Materialen verwendet werden können. In einer Ausführungsform ist das Wafersubstrat aus Silizium hergestellt (dotiert oder undotiert), in einer alternativen Ausführungsform ist das Wafersubstrat ein Silizium-auf-Isolator-Wafer (SOI-Wafer). Als eine Alternative können irgendwelche anderen geeigneten Halbleitermaterialien für das Wafersubstrat verwendet werden, beispielsweise Halbleiterverbindungsmaterial wie z. B. Galliumarsenid (GaAs), Indiumphosphid (InP), aber auch irgendein geeignetes ternäres Halbleiterverbindungsmaterial oder quartäres Halbleiterverbindungsmaterial wie z. B. Indium-Gallium-Arsenid (InGaAs).
  • Gemäß verschiedenen Ausführungsformen kann der Wafer 102 ein Siliziumwafer 102 sein, der wenigstens eine (z. B. eine oder mehrere) elektronische Komponente 104 enthält. Die elektronische Komponente 104 kann wenigstens eines des Folgenden sein oder es enthalten: ein Transistor, ein Leistungstransistor, ein elektrisch vertikaler Transistor, ein Bipolartransistor, ein elektrisch vertikaler Bipolartransistor, ein Feldeffekttransistor, ein Bipolartransistor mit isolierter Gate-Elektrode (IGBT), ein elektrisch vertikaler Bipolartransistor mit isolierter Gate-Elektrode (IGBT), ein Thyristor, ein elektrisch vertikaler Thyristor, irgendeine andere elektrisch vertikale Vorrichtung, z. B. eine elektronische Komponente 104, die wenigstens einen vorderseitigen Kontakt und wenigstens einen rückseitigen Kontakt enthält. Gemäß verschiedenen Ausführungsformen kann eine elektrisch vertikale Vorrichtung, wie sie hier beschrieben ist, konfiguriert sein, einen vertikalen Stromfluss durch eine elektronische Komponente 104, z. B. von einer ersten Oberfläche der elektronischen Komponente 104 zu einer zweiten Oberfläche der elektronischen Komponente 104, z. B. von einem ersten elektrischen Kontakt auf einer ersten Oberfläche der elektronischen Komponente 104 zu einem zweiten elektronischen Kontakt auf der zweiten Oberfläche der elektrischen Komponente 104, oder z. B. von einer ersten Oberfläche des Wafers 102 zu einer zweiten Oberfläche des Wafers 102, z. B. von einem ersten elektrischen Kontakt auf einer ersten Oberfläche des Wafers 102 zu einem zweiten elektrischen Kontakt auf der zweiten Oberfläche des Wafers 102, bereitzustellen, wobei die erster Oberfläche der zweiten Oberfläche entgegengesetzt sein kann. Gemäß verschiedenen Ausführungsformen kann die elektronische Komponente 104 eine elektronische Komponente 104 sein, die bearbeitet werden soll, wie z. B. in 1A und 1B dargestellt ist, wobei der elektronische Kontakt 104c der elektronischen Komponente 104 an der Oberfläche 102s des Wafers 102 sein kann, die zu dem Träger 106 weist.
  • Gemäß verschiedenen Ausführungsformen kann der elektronische Kontakt 104c Teil der elektronischen Komponente 104 sein, z. B. eine Elektrode oder ein Kontaktbereich, oder der elektronische Kontakt 104c kann ein Bereich der elektronischen Komponente 104 sein, der einen elektrischen Strom transportieren kann, z. B. ein dotierter Bereich. Ferner kann der elektronische Kontakt 104c ein elektrisch leitendes Material, z. B. ein Metall oder eine Metalllegierung, enthalten. Gemäß verschiedenen Ausführungsformen kann der elektronische Kontakt 104c ein Teil einer Metallisierung des Wafers 102 oder der elektronischen Komponente 104 auf dem Wafer 102 sein. Mit anderen Worten kann wenigstens ein Abschnitt der Metallisierung oder Verdrahtung der elektronisch Komponente 104 oder des Wafers 102 auf der Oberfläche 102s des Wafers, die zu dem Träger 106 zeigt, freigelegt sein, wobei der Abschnitt der Metallisierung oder Verdrahtung den elektronischen Kontakt 104c bereitstellen kann, der auf der Oberfläche 102s des Wafers 102, die zu dem Träger 106 zeigt, freigelegt ist.
  • Gemäß verschiedenen Ausführungsformen kann eine freigelegte Oberfläche 111 des elektronischen Kontakts 104c im Wesentlichen flächengleich mit der Oberfläche 102s des Wafers 102 sein, wie z. B. in den Figuren dargestellt ist. Alternativ kann der elektronische Kontakt 104c von der Oberfläche 102s des Wafers 102 vorstehen, oder der elektronische Kontakt 104c kann in den Wafer 102 eingelassen sein.
  • Gemäß verschiedenen Ausführungsformen kann der Träger 106 als ein Waferträger zum mechanischen Lagern des Wafers 102 konfiguriert sein, falls der Wafer 102 über die Klebeschichtstruktur 110 auf den Träger 106 montiert ist. Gemäß verschiedenen Ausführungsformen kann der Träger 106 beispielsweise Glas enthalten oder kann ein Glassubstrat 106 oder ein Glasträger 106 sein. Der Träger 106 kann eine Verdrahtungsstruktur oder eine Metallisierungsstruktur enthalten, wobei die Verdrahtungsstruktur oder Metallisierungsstruktur elektrisch leitend mit der Kontaktstruktur 108 verbunden sein kann oder wobei die Verdrahtungsstruktur oder eine Metallisierungsstruktur die Kontaktstruktur 108 bereitstellen können. Gemäß verschiedenen Ausführungsformen kann die Kontaktstruktur 108 aus der Oberfläche 106s des Trägers 106, die zu dem Wafer 102 zeigt, vorstehen, so dass z. B. die Kontaktstruktur 108 einen direkten (physikalischen) Kontakt zu dem elektronischen Kontakt 104c bereitstellen kann, falls der Träger 106 und der Wafer 102 zusammengedrückt werden, wie in 1B dargestellt ist. Gemäß verschiedenen Ausführungsformen kann die Kontaktstruktur 108 ein elektrisch leitendes Material, z. B. ein Metall, z. B. Wolfram oder Stahl, oder einen dotierten Halbleiter, z. B. dotiertes Silizium, enthalten. Der Träger 106 kann jeden geeigneten Trägertyp enthalten, z. B. einen Halbleiterträger, wie vorstehend beschrieben. Gemäß verschiedenen Ausführungsformen kann der Träger 106 ein Keramikmaterial enthalten oder kann ein Keramikträger sein, z. B. kann der Träger eine gesinterte Keramik enthalten oder kann ein gesinterter Träger 106 sein. Gemäß verschiedenen Ausführungsformen kann, da der Träger 106 eine Verdrahtung oder elektrische Wege enthalten kann, der Träger 106 ein elektrisch isolierendes Material, z. B. Glas, ein Oxid, ein Nitrid oder ein elektrisch isolierendes Keramikmaterial, enthalten.
  • Alternativ, in dem Fall, wenn die Verdrahtung und die Kontaktstruktur 108 des Trägers elektrisch von dem Träger 106 isoliert sein können, z. B. über eine zusätzliches elektrisch isolierendes Material oder über ein dielektrisches Material, das zwischen der Kontaktstruktur 108 und dem Träger 106 und/oder zwischen der Verdrahtung und dem Träger 106 gebildet oder aufgebracht sein kann, kann der Träger 106 ein elektrisch leitendes Material, z. B. ein Metall, zum Beispiel Stahl, Aluminium, Kupfer und Ähnliches, enthalten. Gemäß verschiedenen Ausführungsformen kann der Träger ein Siliziumträger sein, der eine Verdrahtung (z. B. eine Metallisierung) enthält, wobei die Kontaktstruktur 108 ein Abschnitt der Verdrahtung oder der Metallisierung des Trägers 106 sein kann oder durch die Verdrahtung oder die Metallisierung des Trägers 106 bereitgestellt sein kann.
  • Gemäß verschiedenen Ausführungsformen können der Wafer 102 oder die elektronische Komponente 104 auf dem Wafer 102 eine Wafermetallisierungsstruktur oder eine Waferverdrahtungsstruktur enthalten, wie bereits beschrieben ist, wobei die Wafermetallisierungsstruktur oder die Waferverdrahtungsstruktur beispielsweise den wenigstens einen elektronischen Kontakt 104c oder einen oder mehrere elektronische Kontakte der elektronischen Komponente 104 bereitstellen oder enthalten können. Gemäß verschiedenen Ausführungsformen können der Wafer 102 und/oder die elektronische Komponente 104 eine sogenannte Einzelebenen-Wafermetallisierungsstruktur, die eine einzelne Verdrahtungsschicht enthält, oder eine Mehrebenen-Metallisierung, die mehrere Verdrahtungsebenen enthält, die in einem Schichtstapel angeordnet sind, enthalten, wobei die Wafermetallisierungsstruktur beispielsweise die elektrische Verbindung zwischen elektronischen Schaltungsstrukturen der elektronischen Komponente 104 zum Ermöglichen der Funktion der elektronischen Komponente 104 bereitstellen kann und/oder wobei die Wafermetallisierungsstruktur beispielsweise einen Zugang zu der elektronischen Komponente 104, z. B. über den elektronischen Kontakt 104c, bereitstellen kann, um die elektronische Komponente 104 mit einer peripheren Vorrichtung mit einer Prüfeinrichtung zu verbinden oder um die elektronische Komponente 104 während der weiteren Bearbeitung in eine Vorrichtung zu integrieren.
  • Gemäß verschiedenen Ausführungsformen kann der Träger 106 eine Trägermetallisierungsstruktur oder eine Trägerverdrahtungsstruktur enthalten, wie bereits beschrieben, und die Trägermetallisierungsstruktur oder die Trägerverdrahtungsstruktur können beispielsweise wenigstens eine Kontaktstruktur 108 bereitstellen oder enthalten. Ferner kann die Trägermetallisierungsstruktur oder die Trägerverdrahtungsstruktur als eine Umverteilungsschicht (auch bezeichnet als Umverdrahtungsschicht) dienen, die mehrere Kontakte und/oder Kontaktstellen, die beispielsweise über eine Verdrahtungsstruktur verbunden sind, bereitstellt.
  • Ferner kann die Trägermetallisierungsstruktur oder die Trägerverdrahtungsstkuktur einen oder mehrere Durchgangskontakte 108 (siehe beispielsweise 2A und 2B) bereitstellen, so dass der elektronische Kontakt 104c von der Oberfläche des Trägers 106, die von dem Wafer 102 weg zeigt, zugänglich sein kann.
  • Gemäß verschiedenen Ausführungsformen kann die Wafermetallisierung eine strukturierte dielektrische Schicht oder eine dielektrische Schichtstruktur enthalten, die ein elektrisch isolierendes Material (z. B. ein dielektrisches Material) enthält, wobei die dielektrische Schicht oder die dielektrische Schichtstruktur Vertiefungen und/oder Hohlräume und/oder Löcher und/oder Durchgangslöcher und Ähnliches enthalten kann, die mit einem elektrisch leitenden Material gefüllt sind, das die elektrische Verdrahtung der Wafermetallisierung bereitstellt; die elektrische Verdrahtung kann beispielsweise eine oder mehrere Metallleitungen, eine oder mehrere Durchkontaktierungen und eine oder mehrere Kontaktstrukturen enthalten.
  • Gemäß verschiedenen Ausführungsformen kann die Träger-Metallisierung einen strukturierten Träger 106 (der z. B. ein dielektrisches Material, z. B. Glas oder Keramik, enthält) oder eine dielektrische Schichtstruktur innerhalb des Trägers 106, die ein elektrisch isolierendes Material (z. B. ein dielektrisches Material) enthält, enthalten, wobei der Träger und/oder die dielektrische Schichtstruktur konfiguriert sein können, Vertiefungen und/oder Hohlräume und/oder Löcher und/oder Durchgangslöcher und Ähnliches bereitzustellen, die mit einem elektrisch leitenden Material gefüllt sind, das die elektrische Verdrahtung der Trägermetallisierung bereitstellt; die elektrische Verdrahtung kann beispielsweise eine oder mehrere Metallleitungen, eine oder mehrere Durchkontaktierungen und eine oder mehrere Kontaktstrukturen enthalten.
  • Der Begriff ”Dielektrikum”, wie er hier mit Bezug auf ein dielektrisches Material, eine dielektrische Schicht, eine dielektrische Struktur und Ähnliches verwendet ist, kann hier verwendet werden, so dass er allgemein ein elektrisch isolierendes Material bedeutet. Ferner kann sich der Begriff ”Dielektrikum” auf ein sogenanntes Niedrig-κ-Material beziehen, wie es typischerweise in Metallisierungsstrukturen in jeder Halbleitertechnologie verwendet wird.
  • Gemäß verschiedenen Ausführungsformen kann wenigstens eines der folgenden Materialien verwendet werden, um eine dielektrische Schicht oder eine dielektrische Struktur bereitzustellen: Siliziumoxid (Dielektrizitätskonstante von 3,9) und ein Material, das eine kleinere Dielektrizitätskonstante als Siliziumoxid aufweist, z. B. fluor-dotiertes Siliziumdioxid, Silicofluoridglas, kohlenstoff-dotiertes Siliziumdioxid, poröses Siliziumdioxid, poröses kohlenstoff-dotiertes Siliziumdioxid, organische Dielektrika, dielektrische Polymere, siliziumbasierte polymere Dielektrika, Polynorbornen, Benzocyclobuten, Polytetrafluorethylen, Harze, Wasserstoff-Silsesquioxane (HSQ), Methyl-Silsesquioxane (MSQ) und Ähnliches.
  • Gemäß verschiedenen Ausführungsformen können eine Verdrahtung, eine Metallisierung, der elektronische Kontakt 104c und/oder die Kontaktstruktur 108 beispielsweise wenigstens eines des Folgenden enthalten: ein Metall (z. B. Aluminium, Kupfer, Wolfram, Titan, Molybdän, Gold, Platin und Ähnliches), ein metallisches Material (z. B. Titannitrid, Platinsilizid, Titansilizid, Wolframsilizid, Molybdänsilizid und Ähnliches), elektrisch leitendes Polysilizium und eine Metalllegierung (z. B. Aluminium-Silizium-Legierungen, Aluminium-Kupfer-Legierungen, Aluminium-Silizium-Kupfer-Legierungen, Nichrom, Titan-Wolfram-Legierungen und Ähnliches). Ferner können eine Verdrahtung, eine Metallisierung, der elektronische Kontakt 104c und/oder die Kontaktstruktur 108 beispielsweise eine oder mehrere zusätzliche Schichten enthalten, wie z. B. eine Sperrschicht (die z. B. Molybdän und/oder einer Übergangsmetallnitrid (z. B. Titannitrid), Platinsilizid, Titansilizid, Wolframsilizid, Molybdänsilizid, Bormetalle, Tantal, Wolfram und Ähnliches enthält) oder eine Haftvermittlerschicht (die z. B. Platinsilizid und/oder Titansilizid und/oder Wolframsilizid und/oder Molybdänsilizid oder Ähnliches enthält).
  • Gemäß verschiedenen Ausführungsformen kann der Wafer 102 flexibel sein, z. B. aufgrund der kleinen Dicke des Wafers 102 (z. B. kleiner als etwa 150 μm) und des Materials des Wafers 102, z. B. Silizium. Deshalb kann der Wafer 102 verformt werden, ohne beschädigt zu werden, z. B. so dass der Wafer 102 in die Richtung des Trägers 106 gedrückt wird. In diesem Fall kann sich der Wafer 102 biegen, und der wenigstens eine elektronische Kontakt 104c der elektronischen Komponente 104 auf dem Wafer 102 kann die Kontaktstruktur 108 des Trägers 106 elektrisch kontaktieren. Anschaulich kann der Wafer 102 verformt (gebogen) werden durch Ausüben einer mechanischen Belastung 105d auf den Wafer 102, wobei der Träger 106 fest sein kann, so dass nur ein Abschnitt des Wafers die Kontaktstruktur 108 des Trägers 106 kontaktieren kann.
  • Gemäß verschiedenen Ausführungsformen kann das Drücken des Wafers 102 in Richtung des Trägers 106 die Verlagerung der Klebeschichtstruktur 110 verursachen, und deshalb kann die Kontaktstruktur 108 in elektrischen Kontakt mit dem wenigstens einen elektronischen Kontakt 104c der elektronischen Komponente 104 gebracht werden. Anschaulich kann die Klebeschichtstruktur 110 verlagert werden, so dass kein Material der Klebeschichtstruktur 110 zwischen dem elektronischen Kontakt 104c und der Kontaktstruktur 108 vorhanden sein kann, nachdem der Wafer 102 und der Träger 106 zusammengedrückt worden sind, und deshalb kann der elektronische Kontakt 104c in direktem mechanischem Kontakt mit der Kontaktstruktur 108 sein, was die elektrisch leitende Verbindung zwischen der elektronischen Komponente 104 des Wafers 102 und der Kontaktstruktur 108 des Trägers 106 bereitstellen kann. Gemäß verschiedenen Ausführungsformen kann die Verlagerung der Klebeschichtstruktur 110 elastisch oder wenigstens teilweise elastisch sein, so dass die Klebeschichtstruktur 110 die Lücke zwischen dem elektronischen Kontakt 104c und der Kontaktstruktur 108 wieder schließen kann, nachdem der Druck 105d auf den Wafer 102 gelöst werden kann, und deshalb können, z. B. nach dem Prüfen, der Wafer 102 und der Träger 106 wieder über die Klebeschichtstruktur 110 getrennt sein können. Anschaulich zeigt 1A die Waferanordnung 100 vor und nach dem Prüfen, und 1B zeigt die Waferanordnung 100 während des Prüfens.
  • Gemäß verschiedenen Ausführungsformen kann die Waferanordnung 100 flexibel sein, so dass in dem Fall, in dem keine externe mechanische Belastung (Kraft oder Druck), die auf die Waferanordnung 100 ausgeübt wird, vorhanden sein kann, die Kontaktstruktur 108 des Trägers 106 den Wafer 102 oder die elektronische Komponente 104 des Wafers 102 nicht kontaktieren kann. Deshalb kann der Wafer durch die Klebeschichtstruktur 110, die z. B. flexibel oder elastisch sein kann, davor geschützt sein, während der Bearbeitung des Wafers 102 durch den Träger 106 und die Kontaktstruktur 108 des Trägers beschädigt zu werden.
  • Die Bearbeitung des Wafers 102, der auf den Träger 106 montiert ist, kann wenigstens eines des Folgenden enthalten: einen oder mehrere Schichtungsprozesse (z. B. einen oder mehrere chemische Gasphasenabscheidungsprozesse, z. B. einen oder mehrere physikalische Gasphasenabscheidungsprozesse), einen oder mehrere Strukturierungsprozesse (die z. B. lithographische Prozesse, Ätzprozesse, Glättungsprozesse enthalten), einen oder mehrere Dotierungsprozesse (z. B. Ionenimplantierung) und Übertragen des Wafers 102 von dem Träger 106 auf einen Schneideträger (z. B. eine Schneidefolie).
  • Gemäß verschiedenen Ausführungsformen können, bevor der Wafer 102 auf dem Träger 106 montiert sein kann, die Oberfläche 102s des Wafers 102, die zu dem Träger 106 zeigt, fertig bearbeitet sein, z. B. eine oder mehrere elektronische Komponenten 104 können wenigstens teilweise auf dem Wafer 102 gebildet sein. Ferner kann das Bearbeiten der entgegengesetzten Oberfläche des Wafers 102, die von dem Träger 106 weg zeigt, beispielsweise ausgeführt werden, während der Wafer 102 auf dem Träger 106 montiert ist, z. B. kann die entgegengesetzte Oberfläche, die von dem Träger 106 weg zeigt, dünner gemacht werden, z. B. durch Glätten und/oder Ätzen, nachdem der Wafer 102 auf dem Träger 106 montiert sein kann.
  • Nachfolgend kann der dünner gemachte Wafer bearbeitet werden, z. B. können Bereiche des Wafers dotiert werden, z. B. über Ionenimplantierung und/oder eine oder mehrere thermische Behandlungen, oder ein zusätzlicher elektronischer Kontakt kann über der Oberfläche des Wafers 102, die von dem Träger 106 weg zeigt, gebildet werden.
  • Anschaulich kann der vorbearbeitete Wafer 102 auf dem Träger 106 montiert sein, und die Bearbeitung des Wafers 102 kann fertiggestellt sein. Nachfolgend kann der Wafer 102 geprüft werden, wie bereits beschrieben ist. Nachdem sie geprüft sind, können der Wafer 102 oder die elektronischen Komponenten 104 des Wafers 102 weiter bearbeitet werden, während sie auf dem Träger 106 montiert sind, oder der Wafer 102 oder die elektronische Komponente 104 des Wafers 102 können von dem Träger 106 gelöst werden.
  • Gemäß verschiedenen Ausführungsformen kann die Klebeschichtstruktur 110 einen Kleber oder ein Klebemittel, z. B. 3MTM flüssiges UV-härtbares Klebemittel LC-3200, enthalten. Darauf Bezug nehmend kann die Klebeschichtstruktur 110 einen acrylat-basierten Kleber oder irgendeinen anderen Kleber, die eine lösbare Verbindung des Wafers 102 und des Trägers 106 bereitstellen kann, z. B. eine Licht-zu-Wärme-Umsetzungslösungs-Schicht.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer 102 auf den Träger 106 geklebt sein, um den Wafer 102 auf dem Träger 106 zu montieren, und der Kleber kann entfernt oder deaktiviert werden, z. B. über ein Lösungsmittel, über UV-Licht und/oder über einen mechanischen Entfernungsprozess, um den Wafer 102 von dem Träger 106 zu lösen, z. B. nachdem das Bearbeiten beendet ist und/oder nachdem das Prüfen beendet ist. Nachdem er gereinigt ist, kann der Träger 106 erneut zum Montieren eines Wafers 102 verwendet werden.
  • Verschiedene Modifikationen und/oder Konfigurationen der Waferanordnung 100 und Einzelheiten, die sich auf die elektronische Komponente 104, die Klebeschichtstruktur 110, den Träger 106 und die Kontaktstruktur 108 beziehen, sind im Folgenden beschrieben, wobei die Merkmale und/oder Funktionalitäten, die mit Bezug auf die 1A und 1B beschrieben sind, analog enthalten sein können. Ferner können die Merkmale und/oder Funktionalitäten, die im Folgenden beschrieben sind, in der Waferanordnung 100 enthalten sein oder können mit der Waferanordnung 100 kombiniert sein, wie vorstehend mit Bezug auf die 1A und 1B beschrieben ist.
  • Wie in 2A dargestellt ist, kann der Wafer 102 mehrere elektronische Komponenten 104 enthalten, wobei jede elektronische Komponente 104 aus den mehreren elektronischen Komponenten 104 wenigstens einen elektronischen Kontakt 104c enthalten kann. Ferner kann der Träger 106 mehrere Kontaktstrukturen 108 enthalten, oder die Kontaktstruktur 108 des Trägers 106 kann mehrere Kontakte 108 enthalten. Gemäß verschiedenen Ausführungsformen kann der Träger 106 konstruiert sein, so dass die mehreren Kontaktstrukturen 108 mit den elektronischen Kontakten 104c der mehreren elektronischen Komponenten 104 des Wafers 102 übereinstimmen. 2A stellt die Waferanordnung 100 in einem nicht komprimierten Zustand, z. B. während der Bearbeitung des montierten Wafers 102, dar.
  • Ferner, wie in 2B dargestellt ist, können der Wafer 102 und der Träger 106 zusammengedrückt sein, so dass die elektronischen Kontakte 104c der mehreren elektronischen Komponenten 104 mit den mehreren Kontaktstrukturen 108 des Trägers 106 in Kontakt sein (oder in Kontakt gebracht werden) können, oder so, dass wenigstens ein Teil der elektronischen Kontakte 104c der mehreren elektronischen Komponenten 104 mit wenigstens einem Teil der mehreren Kontaktstrukturen 108 des Trägers 106 in Kontakt sein können. Gemäß verschiedenen Ausführungsformen kann der Träger 106 eine einzelne Kontaktstruktur 108 für jeden elektronischen Kontakt 104c, der mit dem Träger 106 verbunden sein soll, enthalten. Die Kontaktstruktur 108 kann ferner eine Umverteilungsverdrahtung enthalten.
  • Gemäß verschiedenen Ausführungsformen können sich die Kontaktstrukturen 108 durch den Träger 106 erstrecken, z. B. von der Oberfläche 106s des Trägers 106, die zu dem Wafer 102 zeigt, zu der entgegengesetzten Oberfläche des Trägers, der von dem Wafer 102 weg zeigt. Mit anderen Worten kann der Träger 106 ein oder mehrere Löcher (Durchgangslöcher) enthalten, die mit einem elektrisch leitenden Material gefüllt sind, das die ein oder die mehreren Kontaktstrukturen 108 bereitstellt. Die eine oder die mehreren Kontaktstrukturen 108 können ein Metall mit einer ausreichend hohen Härte enthalten, z. B. Wolfram, Titan, Tantal und/oder Stahl, so dass die eine oder die mehreren Kontaktstrukturen 108, die aus der Oberfläche 106s des Trägers 106 vorstehen, nicht aufgrund des direkten Kontakts mit dem Wafer 102 oder mit den elektronischen Komponenten 104 beschädigt oder gebrochen werden können, während der Wafer 102 gegen den Träger 106 gedrückt wird.
  • Der Träger 106 kann ein Glasträger sein, wobei mehrere Löcher durch den Träger 106 gebildet sein können, z. B. durch mechanisches Bohren, Laserbohren, Ätzen und Ähnliches, und wobei die mehreren Löcher, die durch den Träger 106 gebildet sind, mit einem Metall, z. B. Wolfram, oder mit mehr als einem Metall gefüllt sein können. Alternativ kann der Träger über ein Keramikmaterial (z. B. ein Keramikpulver, das gesintert werden soll) vorgeformt sein, die eine oder die mehreren Kontaktstrukturen 108 können innerhalb des Keramikmaterials angeordnet sein (z. B. ein oder mehrere Metallstifte können in dem Keramikmaterial positioniert sein), und nachfolgend kann das Keramikmaterial gesintert werden, was einen Keramikträger 106 bereitstellt, der die eine oder die mehreren Kontaktstrukturen 108 enthält. Alternativ kann eine Form zum Injizieren des Keramikmaterials bereitgestellt sein, um den Träger 106 bereitzustellen, wobei die eine oder die mehreren Kontaktstrukturen 108 innerhalb der Form angeordnet sein können (z. B. ein oder mehrere Metallstifte können in der Form positioniert sein), das Keramikmaterial kann in die Form injiziert werden, und nachfolgend kann das Keramikmaterial gesintert werden, was einen Keramikträger 106 bereitstellt, der die eine oder die mehreren Kontaktstrukturen 108 enthält. Alternativ kann der Träger 106 ein Halbleiterträger sein, wobei die Kontaktstruktur 108 durch Strukturieren des Halbleiterträgers 106 und Füllen des strukturierten Halbleiterträgers über ein Metall bereitgestellt werden kann, und dadurch die eine oder die mehreren Kontaktstrukturen 108 bereitgestellt werden. Mit anderen Worten kann der Träger 106, der die Kontaktstruktur 108 enthält, über Halbleiterbearbeitung (Schichten, Strukturieren und Ähnliches) des Trägers 106 gebildet werden. Ferner können die eine oder die mehreren Kontaktstrukturen 108 durch Dotieren des Trägers 106, z. B. zum Implantieren von Ionen in den Halbleiterträger 106, bereitgestellt oder teilweise bereitgestellt werden. Ferner kann gemäß verschiedenen Ausführungsformen der Träger einen eingebettetes Waferebenen-Kugelgitterfeld oder eine Konstruktion ähnlich einem eingebetteten Waferebenen-Kugelgitterfeld enthalten.
  • Wie in 3A dargestellt ist, kann der Wafer 102 wenigstens einen Transistor 104, z. B. einen vertikalen IGBT oder einen vertikalen Leistungstransistor, enthalten, wobei der wenigstens eine Transistor 104 einen Source-Kontakt 104s auf einer ersten Oberfläche 302a des Wafers 102 und einen Drain-Kontakt 104d auf einer zweiten Oberfläche 302b des Wafers 102 enthalten kann, wobei ein Stromfluss von dem Source-Kontakt 104s auf der ersten Oberfläche 302a des Wafers 102 und dem Drain-Kontakt 104d auf der zweiten Oberfläche 302b des Wafers 102 über eine Gate-Struktur gesteuert werden kann, die über einen Gate-Kontakt 104g auf der ersten Oberfläche 302a des Wafers 102 adressiert wird. Anschaulich kann die elektronische Komponente 104 eine elektronische vertikale Komponente sein, wobei das Funktionieren der elektronischen vertikalen Komponente auf einem Stromfluss von einem ersten Kontakt 104s auf der ersten Oberfläche 302a zu einem zweiten Kontakt 104d auf der zweiten Oberfläche 302b des Wafers basieren kann. Gemäß verschiedenen Ausführungsformen kann der Wafer 102 eine Dicke (oder Höhe) im Bereich von etwa 50 μm bis etwa 150 μm aufweisen.
  • Ferner kann der Träger 106 mehrere Kontaktstrukturen 108 zum elektrischen Kontaktieren des elektronischen Kontakts 104s, 104g der elektronischen Komponente 104 enthalten, z. B. kann eine Kontaktstruktur 108g des Trägers 106 konfiguriert sein, den Gate-Kontakt 104g der elektronischen Komponente 104 elektrisch zu kontaktieren, und eine weitere Kontaktstruktur 108s des Trägers 106 kann konfiguriert sein, den Source-Kontakt 104s der elektronischen Komponente 104 elektrisch zu kontaktieren. Gemäß verschiedenen Ausführungsformen kann die Kontaktstruktur 108s, die den Source-Kontakt 104s der elektronischen Komponente 104 kontaktiert, konstruiert sein, einen höheren elektrischen Strom zu führen oder zu transportieren als die Kontaktstruktur 108g, die den Gate-Kontakt 104g der elektronischen Komponente 104 kontaktiert. Gemäß verschiedenen Ausführungsformen kann der Träger 106 konstruiert sein, so dass die Kontaktstrukturen 108g, 108s mit den elektronischen Kontakten 104g, 104s der elektronischen Komponente 104 (des Transistors 104) des Wafers 102 übereinstimmen. 2A stellt die Waferanordnung 100 in einem Zustand ohne einen externen angewandten Druck, um die elektronischen Kontakte mit den Kontaktstrukturen zu verbinden, dar, z. B. einen Zustand während der Bearbeitung des montierten Wafers.
  • Ferner, wie in 3B dargestellt ist, können der Wafer 102 und der Träger 106 zusammengedrückt sein, so dass die elektronischen Kontakte 104g, 104s des Transistors 104 in Kontakt mit den Kontaktstrukturen 108g, 108s des Trägers 106 sein können. Gemäß verschiedenen Ausführungsformen, wie in den 3A und 3B dargestellt ist, kann die Kontaktstruktur 108 wenigstens einen Bereich 308 enthalten, der aus der Oberfläche 106s des Trägers 106 vorsteht, wobei der Bereich 308 der Kontaktstruktur 108 eine konische Form aufweisen kann, z. B. die Form eines Kegelstumpfs oder einer stumpfen Pyramide (oder allgemein eines stumpfen Prismas). In diesem Fall kann die Kontaktstruktur 108 das Material der Klebeschichtstruktur 110 leichter verlagern, während der Wafer 102 in die Richtung des Trägers 106 gedrückt werden kann, so dass die elektrische Verbindung zwischen dem elektronischen Kontakt 104c und der entsprechenden Kontaktstruktur 108 aufgebaut werden kann. Falls das Material der Klebeschichtstruktur 110 in dem Bereich zwischen dem elektronischen Kontakt 104c und der entsprechenden Kontaktstruktur 108 verlagert ist, können die Oberflächen 109g, 109s der Kontaktstrukturen 108g, 108s in direktem Kontakt mit den Oberflächen 111g, 111s der elektronischen Kontakte 104g, 104s sein.
  • Wie in 3B dargestellt ist, kann gemäß verschiedenen Ausführungsformen die Waferanordnung 100 elektrisch leitend mit einer Prüfeinrichtung 312 verbunden sein. Mit anderen Worten kann die elektronische Komponente 104 des Wafers 102 mit einer externen Prüfeinrichtung 312 elektrisch leitend verbunden sein. Dadurch kann beispielsweise der Drain-Kontakt 104d direkt mit der Prüfeinrichtung 312 verbunden sein, z. B. über eine Verdrahtung (z. B. einen Bonddraht) oder über eine Sondenkarte oder eine Nadelkontaktstelle. Die Prüfeinrichtung 312 kann ein Wafer-Prober sein oder kann eine geeignete Prüfeinrichtung zum Prüfen und/oder Diagnostizieren der wenigstens einen elektronischen Komponente 104 des Wafers 102 sein. Ferner können auch der Source-Kontakt 104s und der Gate-Kontakt 104g der elektronischen Komponente 104 mit der externen Prüfeinrichtung 312 über die Kontaktstrukturen 108g, 108s des Trägers 106 elektrisch leitend verbunden sein, da die elektronischen Kontakte 104g, 104s auf der Oberfläche 102s des Wafers nicht direkt zugänglich sein können.
  • Deshalb können die eine oder die mehreren Kontaktstrukturen 108 des Trägers elektrisch mit der Prüfeinrichtung 312 gekoppelt sein, z. B. über eine Verdrahtung (z. B. einen Bonddraht) oder über eine Sondenkarte oder eine Nadelkontaktstelle. Gemäß verschiedenen Ausführungsformen kann die Prüfeinrichtung 312 konfiguriert sein, alle elektronischen Komponenten 104, die auf dem Wafer 102 angeordnet sind, oder eine ausgewählte Anzahl von elektronischen Komponenten 104, die auf dem Wafer 102 angeordnet sind, automatisch zu prüfen. Ferner kann ein Prüfmuster auf den Wafer 102 oder auf die elektronischen Komponenten 104 des Wafers 102 angewendet werden, das die Funktionalität des Wafers 102 oder der elektronischen Komponenten 104 des Wafers 102 überprüft. Deshalb kann die elektronische Komponente 104 bearbeitet werden, so dass sie an dieser Bearbeitungsstufe bereits arbeitet. Ferner kann der Wafer einer weiteren Bearbeitung, z. B. einem Paketierungsprozess, unterzogen werden, oder die elektronischen Komponenten 104 können in eine elektronische Vorrichtung integriert werden, nachdem das Prüfen des Wafers 102 oder der elektronischen Komponenten 104 des Wafers 102 beendet worden ist. Deshalb kann das Prüfen die Effizienz der Bearbeitung erhöben, da ein defekter Wafer 102 oder eine defekte elektronische Komponente 104 an einer frühesten Bearbeitungsstufe aussortiert werden kann.
  • Gemäß verschiedenen Ausführungsformen können die elektronischen Komponenten 104 durch ein Zerschneiden des Wafers 102 voneinander getrennt werden. Deshalb kann der Wafer 102 von dem Träger 106 auf ein Schneideband übertragen werden. Nachfolgend können die einzelnen elektronischen Komponenten 104 beispielsweise in Gehäuse eingekapselt werden (die elektronischen Komponenten 104 können paketiert werden), oder die elektronischen Komponenten 104 können in elektronische Vorrichtungen oder andere elektronische Komponenten integriert werden.
  • In Analogie zu der Waferanordnung 100, die in den 3A und 3B dargestellt ist, ist in 4 eine Waferanordnung 100 gezeigt, die mehrere elektronische Komponenten 104, z. B. mehrere elektronische vertikale Transistoren 104, enthält. Die Source-Kontakte und die Gate-Kontakte der elektronischen Komponenten 104 können mit der Kontaktstruktur 108 des Trägers 106 in dem Fall, dass der Wafer 102 auf den Träger gedrückt wird, oder in dem Fall, dass wenigstens ein Abschnitt des Wafers 102 auf den Träger 106 gedrückt wird, elektrisch leitend verbunden sein. Gemäß verschiedenen Ausführungsformen kann ein Stempel 304 verwendet werden, um den Wafer 102 in die Richtung des Trägers 106 zu drücken, wobei der Träger 106 mechanisch befestigt sein kann, um die Gegenkraft bereitzustellen. Der Stempel 304 kann ferner konfiguriert sein, die elektrische Verbindung mit dem Drain-Kontakt 104d zur gleichen Zeit bereitzustellen.
  • Alternativ kann die Verbindungsstruktur verwendet werden, um die elektrische Verbindung mit dem Drain-Kontakt 104d bereitzustellen. Ferner kann eine Verbindungsstruktur verwendet werden, um sich mit den Kontaktstrukturen 108g, 108s des Trägers 108 zu verbinden.
  • Ferner kann gemäß verschiedenen Ausführungsformen der Träger 106 eine Verdrahtung enthalten, die in den Träger 106 eingebettet ist. Der Träger 106 und der Wafer 102 können im Wesentlichen dieselbe seitliche Ausdehnung (Durchmesser) aufweisen. Der Träger 106 und/oder der Wafer 102 können einen Durchmesser in dem Bereich von etwa einigen Zentimetern bis etwa einigen zehn Zentimetern aufweisen, z. B. einen Durchmesser in dem Bereich von etwa 10 cm bis etwa 30 cm oder sogar größer als 30 cm.
  • Der Träger 106 kann Glas (Siliziumoxid-basiert oder ein anderes Glas) enthalten, das eine Dicke in dem Bereich von etwa 0,1 mm bis etwa 10 mm aufweist, z. B. in dem Bereich von etwa 0,3 mm bis etwa 1 mm. Gemäß verschiedenen Ausführungsformen kann die Breite (seitliche Ausdehnung) der Kontaktstruktur 108 ein dem Bereich von etwa 50 μm bis etwa 300 μm sein, z. B. in dem Bereich von etwa 80 μm bis etwa 200 μm. Gemäß verschiedenen Ausführungsformen kann der Träger elektrisch isolierend sein, oder das Trägermaterial kann wenigstens in ein elektrisch isolierendes Material eingekapselt sein.
  • Gemäß verschiedenen Ausführungsformen kann der Kleber, der die Klebeschichtstruktur 110 bildet, elektrisch isolierend sein. Ferner kann der Kleber, der die Klebeschichtstruktur 110 bildet, wenigstens teilweise verlagerbar sein, deshalb kann, wie in 4 schematisch gezeigt ist, nur ein Abschnitt des Wafers in Kontakt mit dem Träger sein, da der Wafer unter dem durch den Stempel 304 verursachten Druck gebogen sein kann. Der Kleber der Klebeschichtstruktur 110 kann verhindern, dass die Kontaktstruktur 108 die Oberfläche 102s des Wafers 102, die zu dem Träger 106 zeigt, zerkratzt, z. B. während des Transports, der Bearbeitung und/oder des Schleifens des Wafers 102. Zum Prüfen des Wafers kann der Kleber der Klebeschichtstruktur 110 durch die Kontaktstruktur 108, die sich dem elektronischen Kontakt 104c der elektronischen Komponente 104 nähert, weggeschoben werden, und die Kontaktstruktur 108 kann in direktem Kontakt mit dem elektronischen Kontakt 104c sein, so dass ein Strom durch die Kontaktstruktur 108 in die elektronische Komponente 104 fließen kann.
  • Abhängig von der Komprimierbarkeit und/oder Viskosität des Klebers kann mehr als eine elektronische Komponente 104 zur gleichen Zeit geprüft werden, oder alle elektronischen Komponenten 104 des Wafers 102 können zur gleichen Zeit geprüft werden.
  • Gemäß verschiedenen Ausführungsformen kann die Breite der Kontaktstruktur 108 größer sein als die Breite des entsprechenden elektronischen Kontakts 104c, so dass es leichter sein kann, den Wafer 102 über dem Träger 106 zu positionieren, um einen elektrischen Kontakt während des Prüfen sicherzustellen. Ferner können mehr als eine Kontaktstruktur 108 für einen entsprechenden einzelnen elektronischen Kontakt 104c bereitgestellt sein, so dass es leichter sein kann, den Wafer 102 über dem Träger 106 zu positionieren, um einen elektrischen Kontakt während des Prüfens sicherzustellen.
  • Zum Montieren (Banden) des Wafers 102 auf dem Träger 106 kann ein Kleber über der Oberfläche 106s des Trägers 106 und/oder der Oberfläche 102s des Wafers 102 aufgebracht sein, wobei die Oberfläche 106s des Trägers 106 zu der Oberfläche 102s des Wafers 102 zeigt.
  • Nachdem der Wafer 102 auf dem Träger 106 positioniert sein kann, kann der Kleber gehärtet werden (z. B. getempert oder gehärtet über UV-Licht).
  • Zum Demontieren (Entfernen, Lösen oder Entbonden) des Wafers 102 von dem Träger 106 kann wenigstens ein Abschnitt der Klebeschichtstruktur 110 über ein geeignetes Lösungsmittel aufgelöst werden. In diesem Fall kann der Träger für elektromagnetische Strahlung (z. B. Licht, z. B. UV-Licht) durchlässig oder nichtdurchlässig sein. Alternativ kann der Wafer 102 von den Träger 106 über einen UV-Entbondungsprozess entbondet werden, wobei wenigstens ein Abschnitt der Klebeschichtstruktur 110 einem ultravioletten Licht (UV-Licht) zum Erwärmen wenigstens eines Abschnitts der Klebeschichtstruktur 110 ausgesetzt wird. Nachfolgend kann der Wafer 102 mechanisch von dem Träger 106 entfernt werden, z. B. kann der Wafer 102 auf eine Folie übertragen werden, und der verbleibende Kleber kann von dem Träger entfert werden, z. B. kann der Träger 106 chemisch gereinigt werden. In diesem Fall kann der Träger für das jeweilige Licht, das zum Härten des Klebers und zum Erwärmen wenigstens eines Abschnitts der Klebeschichtstruktur 110 verwendet wird, durchlässig sein, z. B. kann der Träger für UV-Licht durchlässig sein. Deshalb kann der Träger 106 beispielsweise Korund (Al2O3) enthalten. Gemäß verschiedenen Ausführungsformen kann der Träger außerdem ein durchlässiges Polymer oder Gemisch enthalten.
  • 5 zeigt eine schematische Draufsicht des Trägers 106, der in der Waferanordnung 100 enthalten ist, gemäß verschiedenen Ausführungsformen. Der Träger 106 kann eine Verdrahtung (Verdrahtungsstruktur) 506w enthalten, wobei die Verdrahtung die eine oder die mehreren Kontaktstrukturen 108 des Trägers 106 elektrisch leitend verbinden kann. Deshalb können mehrere elektronische Komponenten 104 zur gleichen Zeit geprüft werden, z. B. parallel. Ferner kann die Anzahl von Kontakten, die den Träger 106 mit der Prüfeinrichtung 312 verbinden, reduziert werden, z. B. können nur zwei Kontakte notwendig sein, wobei ein erster alle Gate-Kontaktstrukturen 108g mit der Prüfeinrichtung 312 verbindet und ein zweiter alle Source-Kontaktstrukturen 108s mit der Prüfeinrichtung 312 verbindet. Darauf Bezug nehmend kann die jeweilige elektronische Komponente 104, die geprüft werden soll, durch Drücken der jeweiligen elektronischen Komponente 104 auf den Träger 106 ausgewählt werden, so dass die elektronischen Kontakte 104c, z. B. der Source-Kontakt 104s und der Gate-Kontakt 104g, der elektronischen Komponente 104 mit der jeweiligen Source-Kontaktstruktur 108s und Gate-Kontaktstruktur 108g verbunden sein können. Ein paralleles Prüfen der elektronischen Komponenten 104 kann durch Drücken von mehr als einer elektronischen Komponente 104 in Richtung des Trägers 106 möglich sein.
  • Wie in 5 gezeigt ist, können sich die mehreren Gate-Kontaktstrukturen 108g über eine mäanderförmige Gate-Verdrahtungsstruktur 508g (eine erste Verdrahtung) miteinander verbinden, und die mehreren Source-Kontaktstrukturen 108s können sich über eine mäanderförmige Source-Verdrahtungsstruktur 508s (eine zweite Verdrahtung) miteinander verbinden.
  • Gemäß verschiedenen Ausführungsformen kann ein Träger 106 zum Tragen eines Wafers 102 Folgendes enthalten: eine elektrisch leitende mäanderförmige erste Verdrahtung 508g und eine elektrisch leitende mäanderförmige zweite Verdrahtung 508s, wobei die zweite Verdrahtung 508s von der ersten Verdrahtung 508g elektrisch isoliert ist und eine erste Kontaktstruktur 108g mit der ersten Verdrahtung 508g elektrisch verbunden ist; und eine zweite Kontaktstruktur 508s, die mit der zweiten Verdrahtung 508s elektrisch verbunden ist, wobei die erste Kontaktstruktur 108g und die zweite Kontaktstruktur 108s aus einer ersten Oberfläche 106s des Trägers 106 vorstehen können, um sich mit einem Wafer 102, der in einer Entfernung über der ersten Oberfläche 106s des Trägers 106 angeordnet ist, elektrisch zu verbinden.
  • 6 zeigt ein schematisches Flussdiagramm eines Verfahrens 600 zum Bearbeiten eines Wafers oder eines Verfahrens 600 zum Herstellen einer Waferanordnung gemäß verschiedenen Ausführungsformen; das Verfahren 600 kann Folgendes enthalten: in 610, Bereitstellen eines Trägers 106, wobei der Träger 106 eine Kontaktstruktur 108 an einer ersten Oberfläche 106s des Trägers 106 enthält, wobei die Kontaktstruktur 108 durch eine Klebeschichtstruktur 110 bedeckt sein kann; in 620, Bereitstellen eines Wafers 102, wobei der Wafer 102 wenigstens eine elektronische Komponente 104 enthält, die wenigstens einen elektronischen Kontakt 104c aufweist, der auf einer ersten Oberfläche 102s des Wafers 102 freigelegt ist; und in 630, Kleben des Wafers 102 aus den Träger 106, so dass der wenigstens eine elektronische Kontakt 104c der elektronischen Komponente 104 an der Kontaktstruktur 108 des Trägers 106 ausgerichtet sein kann, so dass durch Ausüben einer mechanischen Belastung 105d auf den Wafer 102 die Kontaktstruktur 108 des Trägers 106 in elektrischen Kontakt mit dem wenigstens einen elektronischen Kontakt 104c der elektronischen Komponente 104 gebracht werden kann.
  • 7 zeigt ein schematisches Flussdiagramm eines Verfahrens 700 zum Prüfen eines Wafers 102 gemäß verschiedenen Ausführungsformen, wobei das Verfahren 700 Folgendes enthalten kann: in 710, Bereitstellen einer Waferanordnung 100, wie vorstehend beschrieben; in 720, Drücken wenigstens eines Abschnitts des Wafers 102 in Richtung des Trägers 106 und dadurch Bereitstellen eines elektrischen Kontakts zwischen der Kontaktstruktur 108 des Trägers 106 und dem wenigstens einen elektronischen Kontakt 104c der elektronischen Komponente 104 des Wafers 102; und in 730, Ausführen einer elektrischen Prüfung der elektronischen Komponente 104 über die Kontaktstruktur 108 des Trägers 106. Dadurch kann die bereitgestellte Waferanordnung 100 Folgendes enthalten: einen Wafer 102, der wenigstens eine elektronisch Komponente 104 enthält, die wenigstens einen elektronischen Kontakt 104c aufweist, der auf einer Oberfläche 102s des Wafers 102 freigelegt ist; eine Klebeschichtstruktur 110, die über der Oberfläche 102s des Wafers 102 aufgebracht ist, wobei die Klebeschichtstruktur 110 den wenigstens einen elektronischen Kontakt 104c bedeckt; einen Träger 106, der über die Klebeschichtstruktur 110 an den Wafer 102 geklebt ist, wobei der Träger 106 eine Kontaktstruktur 108 an einer ersten Oberfläche 106s des Trägers 106 enthalten kann, die an dem wenigstens einen elektronischen Kontakt 104c ausgerichtet ist, so dass die Kontaktstruktur 108 durch Drücken des Wafers 102 in Richtung des Trägers 106 in elektrischen Kontakt mit dem wenigstens einen elektronischen Kontakt 104c der elektronischen Komponente 104 gebracht werden kann.
  • Gemäß verschiedenen Ausführungsformen können das Verfahren 600 zum Herstellen einer Waferanordnung und das Verfahren 700 zum Prüfen eines Wafers ausgeführt werden und ausgelegt sein, wie vorstehend mit Bezug auf die Waferanordnung 100 beschrieben ist.
  • Gemäß verschiedenen Ausführungsformen kann eine Waferanordnung 100 Folgendes enthalten: einen Wafer, der wenigstens eine elektronisch Komponente enthält, die wenigstens einen elektronischen Kontakt aufweist, der auf einer Oberfläche des Wafers freigelegt ist; eine Klebeschichtstruktur, die über der Oberfläche des Wafers aufgebracht ist, wobei die Klebeschichtstruktur den wenigstens einen elektronischen Kontakt bedeckt; einen Träger, der über die Klebeschichtstruktur an den Wafer geklebt ist, wobei der Träger eine Kontaktstruktur an einer Oberfläche des Trägers enthalten kann, die an dem wenigstens einen elektronischen Kontakt ausgerichtet ist, so dass die Kontaktstruktur durch Drücken des Wafers in Richtung des Trägers in elektrischen Kontakt mit dem wenigstens einen elektronischen Kontakt der elektronischen Komponente gebracht werden kann.
  • Gemäß verschiedenen Ausführungsformen kann das Trägermaterial des Trägers für elektromagnetische Strahlung, z. B. für ultraviolettes Licht (UV-Licht), durchlässig sein.
  • Gemäß verschiedenen Ausführungsformen kann die Kontaktstruktur einen oder mehrere Kontakte enthalten, die aus der Oberfläche des Trägers vorstehen, wobei die Oberfläche des Trägers zu dem Wafer zeigt.
  • Gemäß verschiedenen Ausführungsformen kann die Kontaktstruktur einen oder mehrere Kontakte enthalten, die sich durch den Träger von der Oberfläche des Trägers zu einer entgegengesetzten Oberfläche des Trägers erstrecken, z. B. von einer ersten Oberfläche des Träges, die zu dem Wafer zeigt, zu einer zweiten Oberfläche des Trägers, die von dem Wafer weg zeigt.
  • Gemäß verschiedenen Ausführungsformen kann die Kontaktstruktur teilweise in dem Träger eingebettet sein.
  • Gemäß verschiedenen Ausführungsformen kann die Kontaktstruktur einen oder mehrere Löcher enthalten, die sich durch den Träger von der Oberfläche des Trägers zu einer entgegengesetzten Oberfläche des Trägers erstrecken (z. B. von einer ersten Oberfläche des Träges, die zu dem Wafer zeigt, zu einer zweiten Oberfläche des Trägers, die von dem Wafer weg zeigt), wobei das eine oder die mehreren Löcher mit einem elektrisch leitenden Material gefüllt sein können.
  • Gemäß verschiedenen Ausführungsformen kann die Kontaktstruktur ein oder mehrere Löcher enthalten, die sich durch den Träger von der ersten Oberfläche des Trägers zu einer zweiten Oberfläche des Trägers, die der ersten Oberfläche des Trägers entgegengesetzt ist, ausdehnen, wobei das eine oder die mehreren Löcher mit einem elektrisch leitenden Material gefüllt sind.
  • Gemäß verschiedenen Ausführungsformen können das eine oder die mehreren Lacher mit wenigstens einem Material aus der folgenden Gruppe von Materialien gefüllt sein, wobei die Gruppe Folgendes enthält: Wolfram, Titan, Titannitrid, Tantal und Stahl.
  • Gemäß verschiedenen Ausführungsformen kann die Kontaktstruktur eine Verdrahtungsstruktur enthalten, die in dem Träger eingebettet ist; die Verdrahtungsstruktur kann ein elektrisch leitendes Material enthalten.
  • Gemäß verschiedenen Ausführungsformen kann die Verdrahtungsstruktur eine erste Verdrahtung und eine zweite Verdrahtung enthalten, wobei die erste Verdrahtung von der zweiten Verdrahtung elektrisch isoliert sein kann.
  • Gemäß verschiedenen Ausführungsformen kann die Kontaktstruktur eine erste Gruppe von Kontakten und eine zweite Gruppe von Kontakten enthalten, die jeweils aus der Oberfläche des Trägers vorstehen, wobei die erste Gruppe von Kontakten mit der ersten Verdrahtung elektrisch gekoppelt sein kann und die zweite Gruppe von Kontakten mit der zweiten Verdrahtung elektrisch gekoppelt sein kann.
  • Gemäß verschiedenen Ausführungsformen kann die Klebeschichtstruktur elektrisch isolierenden Kleber enthalten.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zum Bearbeiten eines Wafers Folgendes enthalten: Bereitstellen eines Trägers, wobei der Träger eine Kontaktstruktur an einer ersten Oberfläche des Trägers enthält, wobei die Kontaktstruktur durch eine Klebeschichtstruktur bedeckt ist; Bereitstellen eines Wafer, wobei der Wafer wenigstens eine elektronische Komponente enthält, die wenigstens einen elektronischen Kontakt aufweist, der auf einer ersten Oberfläche des Wafers freigelegt ist; und Kleben des Wafers auf den Träger, so dass der elektronische Kontakt des Wafers an der Kontaktstruktur des Trägers ausgerichtet ist, so dass die Kontaktstruktur des Trägers durch Ausüben einer mechanischen Belastung auf den Wafer in elektrischen Kontakt mit dem wenigstens einen elektronischen Kontakt der elektronischen Komponente gebracht werden kann.
  • Gemäß verschiedenen Ausführungsformen kann das Bereitstellen eines Trägers das Bedecken der ersten Oberfläche des Trägers und der Kontaktstruktur des Trägers mit wenigstens einer Schicht, die elektrisch isolierenden Kleber enthält, enthalten, wobei der elektrisch isolierende Kleber die Klebeschichtstruktur bereitstellt.
  • Gemäß verschiedenen Ausführungsformen kann die erste Oberfläche des Wafers, die in Kontakt mit der Klebeschichtstruktur ist, fertig bearbeitet sein, bevor sie an die Klebeschichtstruktur geklebt wird.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zum Bearbeiten eines Wafers ferner Folgendes enthalten: Bearbeiten einer zweiten Oberfläche des Wafers entgegengesetzt der ersten Oberfläche des Wafers, nachdem der Wafer an den Träger geklebt ist.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zum Bearbeiten eines Wafers ferner Folgendes enthalten: Aussetzen wenigstens eines Teils des Wafers einer mechanischen Belastung und dadurch elektrisches Verbinden des wenigstens einen Kontakts der elektronischen Komponente mit der Kontaktstruktur des Trägers.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zum Bearbeiten eines Wafers ferner Folgendes enthalten: elektrisches Prüfen der elektronischen Komponente des Wafers durch Bereitstellen eines elektrischen Stroms und/oder einer elektrischen Spannung für die wenigstens eine elektronische Komponente über die Kontaktstruktur des Trägers nach dem Aussetzen wenigstens eines Teils des Wafers der mechanischen Belastung. Gemäß verschiedenen Ausführungsformen kann das elektrische Prüfen der elektronischen Komponente des Wafers das Bereitstellen eines Prüfsignals für die elektronische Komponente 104 und/oder das Empfangen eines Antwortprüfsignals von der elektronischen Komponente 104 enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zum Bearbeiten eines Wafers ferner Folgendes enthalten: Entfernen des Wafers von dem Träger über chemische Beeinflussung der Klebeschichtstruktur. Gemäß verschiedenen Ausführungsformen kann das chemische Beeinflussen das Auflösen des Klebers, Deaktivieren des Klebers und/oder Härten des Klebers enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zum Bearbeiten eines Wafers ferner Folgendes enthalten: Entfernen des Wafers von dem Träger über Aussetzen der Klebeschichtstruktur einer elektromagnetischen Strahlung, z. B. UV-Licht. Gemäß verschiedenen Ausführungsformen kann das Verfahren zum Bearbeiten eines Wafers ferner Folgendes enthalten: Entfernen des Wafers von dem Träger über Aussetzen der Klebeschichtstruktur einer elektromagnetischen Strahlung, z. B. UV-Licht. Gemäß verschiedenen Ausführungsformen kann das Verfahren zum Bearbeiten eines Wafers ferner Folgendes enthalten: Entfernen des Wafers von dem Träger über Härten der Klebeschichtstruktur über UV-Licht und, z. B. nachfolgend, mechanisches Entfernen des Wafers von dem Träger. Gemäß verschiedenen Ausführungsformen kann das Verfahren zum Bearbeiten eines Wafers ferner Folgendes enthalten: Reinigen des Trägers, nachdem der Wafer von dem Träger entfernt worden ist, um die übrige Klebeschichtstruktur von dem Träger zu entfernen.
  • Gemäß verschiedenen Aüsführungsformen kann das Verfahren zum Bearbeiten eines Wafers ferner Folgendes enthalten: Dünnen des Wafers, nachdem der Wafer an den Träger geklebt worden ist.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zum Prüfen eines Wafers Folgendes enthalten: Bereitstellen einer Waferanordnung, wobei die Waferanordnung Folgendes enthält: einen Wafer, der wenigstens eine elektronisch Komponente enthält, die wenigstens einen elektronischen Kontakt aufweist, der auf einer Oberfläche des Wafers freigelegt ist; eine Klebeschichtstruktur, die über der Oberfläche des Wafers aufgebracht ist, wobei die Klebeschichtstruktur den wenigstens einen elektronischen Kontakt bedeckt; einen Träger, der an den Wafer über die Klebeschichtstruktur geklebt ist, wobei der Träger eine Kontaktstruktur an einer ersten Oberfläche des Trägers enthalten kann, die an dem wenigstens einen elektronischen Kontakt ausgerichtet ist, so dass die Kontaktstruktur durch Drücken des Wafers in Richtung des Trägers in elektrischen Kontakt mit dem wenigstens einen elektronischen Kontakt der elektronischen Komponente gebracht werden kann; und ferner Drücken wenigstens eines Abschnitts des Wafers in Richtung des Trägers, dadurch Bereitstellen eines elektrischen Kontakts zwischen der Kontaktstruktur und dem wenigstens einen elektronischen Kontakt der elektronischen Komponente; und Ausführen einer elektrischen Prüfung der elektronischen Komponente über die Kontaktstruktur des Trägers.
  • Gemäß verschiedenen Ausführungsformen kann eine Anordnung zum Bearbeiten eines Wafers Folgendes enthalten: einen Träger, der eine Kontaktstruktur an einer ersten Oberfläche des Trägers enthält; eine Klebeschichtstruktur, die wenigstens einen elektrisch isolierenden Klebstoff enthält, der wenigstens teilweise über einer Oberfläche des Trägers aufgebracht ist, wobei der Klebstoff die Kontaktstruktur bedeckt; ein Wafer, der über die Klebeschichtstruktur an den Träger geklebt ist, wobei der Wafer wenigstens eine elektronische Komponente enthalten kann, die wenigstens einen freigelegten elektronischen Kontakt aufweist, wobei der wenigstens eine freigelegte elektronische Kontakt an der Kontaktstruktur ausgerichtet ist, so dass durch Ausüben einer mechanischen Belastung auf den Wafer die Kontaktstruktur des Trägers in elektrischen Kontakt mit dem wenigstens einen elektronischen Kontakt des Wafers gebracht werden kann.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zum Bearbeiten eines Wafers Folgendes enthalten: Montieren eines Wafers auf einen Waferträger, wobei der Waferträger Folgendes enthält: eine Schicht, die über einer ersten Oberfläche des Waferträgers angeordnet ist, wobei die Schicht ein elektrisch leitendes flexibles Material enthält; eine Kontaktstruktur, die aus der ersten Oberfläche des Waferträgers vorsteht und die sich in das flexible Material der Schicht erstreckt, wobei die Kontaktstruktur durch das flexible Material der Schicht bedeckt ist, so dass ein Wafer, der über der flexiblen Schicht angeordnet ist, von der Kontaktstruktur elektrisch isoliert ist, und so dass sich der Wafer mit der Kontaktstruktur elektrisch verbindet, falls der Wafer und der Waferträger zusammen gedrückt werden; und ferner Bearbeiten des Wafers; Drücken des Wafers auf den Träger, um den Wafer mit der Kontaktstruktur des Trägers elektrisch zu verbinden; und elektrisches Prüfen des Wafers, der in Kontakt mit dem Waferträger ist, über den Waferträger.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer geschliffen werden, nachdem er auf dem Träger montiert ist, so dass der dünner gemachte Wafer durch den Träger getragen (gestützt) werden kann.
  • Gemäß verschiedenen Ausführungsformen kann der Träger zwei Trägerkontakte 108s, 108g für jede elektronische Komponente 104, mit der er verbunden werden soll, enthalten. Gemäß verschiedenen Ausführungsformen kann der Wafer mehrere elektronische Komponenten 104 enthalten, z. B. mehr als zehn, mehr als 20, mehr als 50, mehr als 100 elektronische Komponenten 104.
  • Gemäß verschiedenen Ausführungsformen kann der Träger z. B. durch keramisches Spritzgießen hergestellt werden, wobei ein Keramikmaterial, z. B. als ein Pulver, in eine Gussform gespritzt werden kann und wobei die Kontaktstruktur 108 innerhalb der Gussform positioniert sein kann, während das Keramikmaterial eingespritzt wird. Die Anordnung, die das Keramikmaterial und die Kontaktstruktur 108 enthält, kann danach gesintert werden.
  • Gemäß verschiedenen Ausführungsformen kann der Träger ein eingebettetes Waferebenen-Kugelgitterfeld enthalten, das konfiguriert ist, den Träger und die Kontaktstruktur 108 wie vorstehend beschrieben bereitzustellen.
  • Gemäß verschiedenen Ausführungsformen kann die Klebeschichtstruktur 110 konfiguriert sein, so dass sie temperaturstabil ist, z. B. bis zu Temperaturen von etwa 200°C, oder z. B. bis zu Temperaturen von etwa 300°C, oder z. B. bis zu Temperaturen von etwa 400°C, oder sogar bis zu höheren Temperaturen. Gemäß verschiedenen Ausführungsformen können der Träger und die Kontaktstruktur konfiguriert sein, so dass sie temperaturstabil ist, z. B. bis zu Temperaturen von etwa 200°C, oder z. B. bis zu Temperaturen von etwa 300°C, oder z. B. bis zu Temperaturen von etwa 400°C, oder sogar bis zu höheren Temperaturen.
  • Gemäß verschiedenen Ausführungsformen kann das Material des Trägers ausgewählt sein, so dass es mit dem thermischen Ausdehnungskoeffizienten des Wafers zusammenpasst oder im Wesentlichen zusammenpasst.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer nicht direkt den Träger kontaktieren, während er auf dem Träger montiert ist, beispielsweise kann der elektronische Kontakt der elektronischen Komponente die Kontaktstruktur des Trägers kontaktieren.
  • Gemäß verschiedenen Ausführungsformen kann der Abschnitt der Kontaktstruktur 108, der aus der Oberfläche des Trägers vorsteht, eine konische Form oder eine stumpfe Form aufweisen.
  • Diese Form kann durch Ausführen von chemisch-mechanischem Glätten der Oberfläche des Trägers gebildet werden.
  • Gemäß verschiedenen Ausführungsformen kann die Klebeschichtstruktur 110 eine erste Klebeschicht, die in Kontakt mit dem Wafer ist, und eine zweite Klebeschicht, die in Kontakt mit dem Träger ist, enthalten. Die erste Klebeschicht kann eine Licht-zu-Wärme-Umsetzungslösungsbeschichtung (LTHC) enthalten, und die zweite Klebeschicht kann einen weiteren Klebstoff (z. B. einen lichtgehärteten flüssigen Klebstoff) enthalten, so dass z. B. der Wafer dadurch entfernbar sein kann, dass LTHC Licht ausgesetzt wird, z. B. unter Verwendung eines Laserbestrahlungsvorrichtung, die UV-Licht mit einer ausreichend hohen Intensität bereitstellt.
  • Gemäß verschiedenen Ausführungsformen kann die Waferanordnung ähnlich zu einem 3MTM Wafer-Unterlagersystemprozessablauf gehandhabt werden. Der Prozessablauf zum Bonden kann Rotationsbeschichtung eines flüssigen 3MTM UV-härtbaren Klebstoffs auf den Wafer enthalten; nachfolgend Vakkum-Bonden des Wafers auf den Träger, wobei der Träger mit einer 3MTM Licht-zu-Wärme-Umsetzungs-Beschichtung (LTHC-Beschichtung) beschichtet worden ist; und nachfolgend kann der Klebstoff über UV-Licht gehärtet werden. Nachdem der Wafer auf den Träger gebondet worden ist, kann der Wafer unter Verwendung eines Standardrückschleifprozesses oder Dünnungsprozesses dünner gemacht werden, und nachfolgend kann der Wafer unter Verwendung von Halbleitertechnologie bearbeitet werden.
  • Nachdem die Waferbearbeitung fertiggestellt ist, kann ein Schneideband auf die freigelegte Oberfläche des Wafers, die von dem Träger weg zeigt, aufgebracht werden. Nachfolgend kann der Wafer von dem Träger entbondet werden, falls gewünscht, z. B. nachdem das Prüfen des Wafers ausgeführt worden ist. Der Prozess des Entbondens kann Folgendes enthalten: Ausführen eines Laser-Entbondens dadurch, dass die LTHC-Beschichtung Licht ausgesetzt wird, und nachfolgend Trennen des Trägers von dem Wafer. Der Wafer kann in dieser Bearbeitungsstufe an das Schneideband, das mit der gehärteten Klebeschicht bedeckt ist, geklebt werden. Der Träger kann gereinigt werden und kann wiederverwendet werden. Der gehärtete Klebstoff kann von der Oberfläche des Wafers etnfernt werden, z. B. über 3MTM Wafer-Bandentfernungsband 3305, um den UV-Klebstoff abzuschälen.
  • Gemäß verschiedenen Ausführungsformen kann die Handhabung der Waferanordnung jede andere geeignete Technologie zum Handhaben von dünnen Wafer enthalten.
  • Obwohl die Erfindung insbesondere mit Bezug auf spezielle Ausführungsformen gezeigt und beschrieben worden ist, ist durch Fachleute zu verstehen, dass verschiedene Änderungen in der Form und ein Einzelheiten daran vorgenommen werden können, ohne von dem Geist und dem Schutzbereich der Erfindung, wie sie durch die beigefügten Ansprüche definiert sind, abzuweichen. Der Schutzbereich der Erfindung ist somit durch die beigefügten Ansprüche angegeben, und alle Änderungen, die innerhalb der Bedeutung und dem Äquivalenzbereich der Ansprüche liegen, sollen somit eingeschlossen sein.

Claims (15)

  1. Waferanordnung (100), die Folgendes aufweist: einen Wafer (102), der wenigstens eine elektronische Komponente (104) aufweist, die wenigstens einen elektronischen Kontakt (104c) aufweist, der auf einer Oberfläche (102s) des Wafers (102) freigelegt ist; eine Klebeschichtstruktur (110), die über der Oberfläche des Wafers (102) angeordnet ist, wobei die Klebeschichtstruktur (110) den wenigstens einen elektronischen Kontakt (104c) bedeckt; und einen Träger (106), der an den Wafer (102) über die Klebeschichtstruktur (110) geklebt ist, wobei der Träger (106) eine Kontaktstruktur (108) an einer Oberfläche des Trägers (106) aufweist, die an dem wenigstens einen elektronischen Kontakt (104c) ausgerichtet ist, so dass die Kontaktstruktur (108) durch Drücken (105d) des Wafers (102) in Richtung des Trägers (106) in elektrischen Kontakt mit dem wenigstens einen elektronischen Kontakt (104c) der wenigstens einen elektronischen Komponente (104) gebracht werden kann.
  2. Waferanordnung (100) nach Anspruch 1, wobei die Kontaktstruktur (108) eine oder mehrere Kontakte aufweist, die aus der Oberfläche des Trägers (106) vorstehen.
  3. Waferanordnung (100) nach Anspruch 1 oder 2, wobei die Kontaktstruktur (108) teilweise in den Träger (106) eingebettet ist.
  4. Waferanordnung (100) nach einem der Ansprüche 1 bis 3, wobei die Kontaktstruktur (108) ein oder mehrere Löcher aufweist, die sich durch den Träger (106) von der Oberfläche des Trägers (106) zu einer weiteren Oberfläche des Trägers (106) entgegengesetzt der Oberfläche des Trägers (106) erstrecken, wobei das eine oder die mehreren Löcher mit einem elektrisch leitenden Material gefüllt sind; wobei optional das eine oder die mehreren Löcher mit wenigstens einem Material aus einer Gruppe von Materialien gefüllt sind, bestehend aus: Wolfram; Titan; Titannitrid; Tantal; und Stahl.
  5. Waferanordnung (100) nach einem der Ansprüche 1 bis 4, wobei die Kontaktstruktur (108) eine Verdrahtungsstruktur aufweist, die in den Träger (106) eingebettet ist; wobei die Verdrahtungsstruktur ein elektrisch leitendes Material aufweist; wobei optional die Verdrahtungsstruktur eine erste Verdrahtung und eine zweite Verdrahtung aufweist; und wobei optional die erste Verdrahtung von der zweiten Verdrahtung elektrisch isoliert ist; wobei weiter optional die Kontaktstruktur (108) eine erste Gruppe von Kontakten und eine zweite Gruppe von Kontakten aufweist, die jeweils aus der Oberfläche des Trägers (106) vorstehen, wobei die erste Gruppe von Kontakten mit der ersten Verdrahtung elektrisch gekoppelt ist und die zweite Gruppe von Kontakten mit der zweiten Verdrahtung elektrisch gekoppelt ist,
  6. Waferanordnung (100) nach einem der Ansprüche 1 bis 5, wobei die Klebeschichtstruktur (110) einen elektrisch isolierenden Klebstoff aufweist.
  7. Verfahren zum Bearbeiten eines Wafers (102), wobei das Verfahren Folgendes aufweist: Bereitstellen eines Trägers (106), wobei der Träger (106) eine Kontaktstruktur (108) an einer Oberfläche des Trägers (106) aufweist, wobei die Kontaktstruktur (108) durch eine Klebeschichtstruktur (110) bedeckt ist. Bereitstellen eines Wafers (102), wobei der Wafer (102) wenigstens eine elektronische Komponente (104) aufweist, die wenigstens einen elektronischen Kontakt (104c) aufweist, der auf einer Oberfläche (102s) des Wafers (102) freigelegt ist; Kleben des Wafers (102) auf den Träger (106), so dass der wenigstens eine elektronische Kontakt (104c) des Wafers (102) an der Kontaktstruktur (108) des Trägers (106) ausgerichtet ist, so dass die Kontaktstruktur (108) des Trägers (106) durch Ausüben einer mechanischen Belastung auf den Wafer (102) in elektrischem Kontakt mit dem wenigstens einen elektronischen Kontakt (104c) der wenigstens einen elektronischen Komponente (104) gebracht werden kann.
  8. Verfahren nach Anspruch 7, wobei das Bereitstellen des Trägers (106) oder Bereitstellen des Wafers (102) das Bedecken der Oberfläche des Trägers (106) und der Kontaktstruktur (108) des Trägers (106) oder der Oberfläche (102s) des Wafers (102) mit einem elektrisch isolierenden Kleber aufweist, wobei der elektrisch isolierende Kleber wenigstens einen Teil der Klebeschichtstruktur (110) bereitstellt.
  9. Verfahren nach Anspruch 7 oder 8, wobei die Oberfläche (102s) des Wafers (102), die in Kontakt mit der Klebeschichtstruktur (110) ist, fertig bearbeitet ist, bevor sie an die Klebeschichtstruktur (110) geklebt wird.
  10. Verfahren nach einem der Ansprüche 7 bis 9, das ferner Folgendes aufweist: Bearbeiten einer weiteren Oberfläche des Wafers (102) entgegengesetzt der Oberfläche (102s) des Wafers (102), nachdem der Wafer (102) an den Träger (106) geklebt ist.
  11. Verfahren nach einem der Ansprüche 7 bis 10, das ferner Folgendes aufweist: Aussetzen wenigstens eines Teils des Wafers (102) einer mechanischen Belastung und dadurch elektrisches Verbinden des wenigstens einen Kontakts der wenigstens einen elektronischen Komponente (104) mit der Kontaktstruktur (108) des Trägers (106); wobei optional das Verfahren ferner Folgendes aufweist: elektrisches Prüfen der wenigstens einen elektronischen Komponente (104) des Wafers (102) durch Bereitstellen eines elektrischen Stroms und/oder einer elektrischen Spannung für die wenigstens eine elektronische Komponente (104) über die Kontaktstruktur (108) des Trägers (106) nach dem Aussetzen wenigstens eines Teils des Wafers (102) der mechanischen Belastung.
  12. Verfahren nach einem der Ansprüche 7 bis 11, das ferner Folgendes aufweist: Entfernen des Wafers (102) von dem Träger (106) über chemische Beeinflussung der Klebeschichtstruktur (110).
  13. Verfahren nach einem der Ansprüche 7 bis 12, das ferner Folgendes aufweist: Entfernen des Wafers (102) von dem Träger (106) über Aussetzen der Klebeschichtstruktur (110) einer elektromagnetischen Strahlung; wobei optional das Verfahren ferner Folgendes aufweist: Reinigen des Trägers (106), nachdem der Wafer (102) von dem Träger (106) entfernt worden ist, um die Klebeschichtstruktur (110) von dem Träger (106) zu entfernen.
  14. Verfahren nach einem der Ansprüche 7 bis 13, das ferner Folgendes aufweist: Dünnen des Wafers (102), nachdem der Wafer (102) an den Träger (106) geklebt worden ist.
  15. Verfahren zum Prüfen eines Wafers (102), wobei das Verfahren Folgendes aufweist: Bereitstellen einer Waferanordnung (100), wobei die Waferanordnung (100) Folgendes aufweist: einen Wafer (102), der wenigstens eine elektronische Komponente (104) aufweist, die wenigstens einen elektronischen Kontakt (104c) aufweist, der auf einer Oberfläche (102s) des Wafers (102) freigelegt ist; eine Klebeschichtstruktur (110), die über der Oberfläche (102s) des Wafers (102) angeordnet ist, wobei die Klebeschichtstruktur (110) den wenigstens einen elektronischen Kontakt (104c) bedeckt; einen Träger (106), der an den Wafer (102) über die Klebeschichtstruktur (110) geklebt ist, wobei der Träger (106) eine Kontaktstruktur (108) an einer Oberfläche des Trägers (106) aufweist, die an dem wenigstens einen elektronischen Kontakt (104c) ausgerichtet ist, so dass die Kontaktstruktur (108) durch Drücken (105d) des Wafers (102) in Richtung des Trägers (106) in elektrischen Kontakt mit dem wenigstens einen elektronischen Kontakt (104c) der wenigstens einen elektronischen Komponente (104) gebracht werden kann; Drücken (105d) wenigstens eines Abschnitts des Wafers (102) in Richtung des Trägers (106) und dadurch Bereitstellen eines elektrischen Kontakts zwischen der Kontaktstruktur (108) und dem wenigstens einen elektronischen Kontakt (104c) der wenigstens einen elektronischen Komponente (104); und Ausführen einer elektrischen Prüfung der wenigstens einen elektronischen Komponente (104) über eine Prüfeinrichtung, die mit der Kontaktstruktur (108) des Trägers (106) elektrisch gekoppelt ist.
DE201410115549 2013-10-28 2014-10-27 Waferanordnung, verfahren zum prüfen eines wafers und verfahren zum bearbeiten eines wafers Withdrawn DE102014115549A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/064,271 US9627341B2 (en) 2013-10-28 2013-10-28 Wafer arrangement, a method for testing a wafer, and a method for processing a wafer
US14/064,271 2013-10-28

Publications (1)

Publication Number Publication Date
DE102014115549A1 true DE102014115549A1 (de) 2015-04-30

Family

ID=52811900

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201410115549 Withdrawn DE102014115549A1 (de) 2013-10-28 2014-10-27 Waferanordnung, verfahren zum prüfen eines wafers und verfahren zum bearbeiten eines wafers

Country Status (2)

Country Link
US (2) US9627341B2 (de)
DE (1) DE102014115549A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10859598B1 (en) * 2018-02-27 2020-12-08 Tektronix, Inc. Back-drilled via attachment technique using a UV-cure conductive adhesive
TW202101527A (zh) * 2019-03-15 2021-01-01 日商索尼半導體解決方案公司 攝像裝置及攝像裝置之製造方法以及半導體裝置
CN113270528B (zh) * 2021-05-19 2022-04-29 厦门多彩光电子科技有限公司 一种紫外固晶胶质量评估方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336930A (en) * 1992-06-26 1994-08-09 The United States Of America As Represented By The Secretary Of The Air Force Backside support for thin wafers
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
US5955888A (en) * 1997-09-10 1999-09-21 Xilinx, Inc. Apparatus and method for testing ball grid array packaged integrated circuits
US20050045697A1 (en) * 2003-08-26 2005-03-03 Lacap Efren M. Wafer-level chip scale package
US8278142B2 (en) * 2008-05-22 2012-10-02 Texas Instruments Incorporated Combined metallic bonding and molding for electronic assemblies including void-reduced underfill
TWI401753B (zh) * 2009-12-31 2013-07-11 Advanced Semiconductor Eng 可堆疊式封裝結構之製造方法
US8368187B2 (en) * 2010-02-03 2013-02-05 Stats Chippac, Ltd. Semiconductor device and method of forming air gap adjacent to stress sensitive region of the die
US10181454B2 (en) * 2010-03-03 2019-01-15 Ati Technologies Ulc Dummy TSV to improve process uniformity and heat dissipation
TWI564106B (zh) 2011-03-28 2017-01-01 山田尖端科技股份有限公司 接合裝置以及接合方法

Also Published As

Publication number Publication date
US9627341B2 (en) 2017-04-18
US20150115444A1 (en) 2015-04-30
US20170213773A1 (en) 2017-07-27
US10056305B2 (en) 2018-08-21

Similar Documents

Publication Publication Date Title
DE102019115275B4 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102006042026B4 (de) Vorrichtung zum Halten eines Substrats und Verfahren zur Behandlung eines Substrats
DE102012109484B4 (de) Gepackte Halbleitervorrichtung und Verfahren zum Packen der Halbleitervorrichtung
DE102015120541B4 (de) Halbleiterchip
DE10315780B4 (de) Herstellungsverfahren für Halbleitervorrichtungen
DE102015105981B4 (de) Gehäuse und Verfahren zum Bilden von Gehäusen
DE102014114932B4 (de) Verfahren zum Ausbilden einer gedünnten, gekapselten Chip- oder Halbleiterstruktur mit Dünnung nach Häusung unter Verwendung von Trennstruktur als Stopp
DE102011084525B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP0666595B1 (de) Verfahren zur Herstellung einer kubisch integrierten Schaltungsanordnung
DE102014111420B4 (de) Gemoldetes Halbleitergehäuse mit Rückseitennacktchipmetallisierung und Verfahren zur Herstellung eines Halbleitergehäuses
DE102014115653A1 (de) Elektrisch leitfähiger Rahmen auf einem Substrat zum Aufnehmen von elektronischen Chips
DE102013113469A1 (de) Flip-chip-wafer-level-baueinheit und diesbezügliche verfahren
DE102013105470B4 (de) Verfahren zum Herstellen einer Vorrichtung unter Verwendung eines elektrostatischen Chucks
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE112015004453T5 (de) Niedertemperatur-Haftmittelharze zum Verbinden von Wafern
DE102015118309B4 (de) Verfahren zum bearbeiten eines substrats
DE102014115549A1 (de) Waferanordnung, verfahren zum prüfen eines wafers und verfahren zum bearbeiten eines wafers
DE102017103095A1 (de) Handhaben eines dünnen Wafers während der Chipherstellung
DE102016113837B4 (de) Halbleiterbauelement, Verfahren zum Testen eines Halbleiterbauelements und Verfahren zum Bilden eines Halbleiterbauelements
DE10297818T5 (de) Anbringen von Flipchips an Substraten
DE102017215354A1 (de) Halbleiter und verfahren zum herstellen von halbleiterbauelementen
DE102012110606B4 (de) Verfahren zum Trennen einer Mehrzahl von Chips und Bearbeitungsvorrichtung zum Trennen einer Mehrzahl von Chips
DE102015113421B4 (de) Verfahren zum Herstellen von Halbleiterchips
DE102011077778B4 (de) Verfahren zum Messen der Eigenschaften eines Halbleiterelements und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011013228B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements für 3D-Integration

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023482000

Ipc: G01R0031280000

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee