DE102012110606B4 - Verfahren zum Trennen einer Mehrzahl von Chips und Bearbeitungsvorrichtung zum Trennen einer Mehrzahl von Chips - Google Patents

Verfahren zum Trennen einer Mehrzahl von Chips und Bearbeitungsvorrichtung zum Trennen einer Mehrzahl von Chips Download PDF

Info

Publication number
DE102012110606B4
DE102012110606B4 DE102012110606.1A DE102012110606A DE102012110606B4 DE 102012110606 B4 DE102012110606 B4 DE 102012110606B4 DE 102012110606 A DE102012110606 A DE 102012110606A DE 102012110606 B4 DE102012110606 B4 DE 102012110606B4
Authority
DE
Germany
Prior art keywords
chips
carrier
regions
over
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012110606.1A
Other languages
English (en)
Other versions
DE102012110606A1 (de
Inventor
Helmut Brunner
Manfred Engelhardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102012110606A1 publication Critical patent/DE102012110606A1/de
Application granted granted Critical
Publication of DE102012110606B4 publication Critical patent/DE102012110606B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Abstract

Verfahren zum Trennen einer Mehrzahl von Chips (216a, 216b), wobei das Verfahren aufweist:• selektives Entfernen eines oder mehrerer Bereiche (214) von einem Träger (202), der die Mehrzahl von Chips (216a, 216b) aufweist, zum Trennen der Mehrzahl von Chips (216a, 216b) entlang des selektiv entfernten einen oder der selektiv entfernten mehreren Bereiche (214), wobei der eine oder die mehreren Bereiche (214) zwischen den Chips (216a, 216b) angeordnet sind, wobei durch das selektive Entfernen eines oder mehrerer Bereiche (214) ein oder mehrere Zwischenräume (234) mit Seitenwänden (236, 238) zwischen der Mehrzahl von Chips (216a, 216b) gebildet werden;• Ausbilden einer oder mehrerer Schichten (232) über den Rückseiten der Mehrzahl von Chips (206a, 206b) und in dem einen oder den mehreren Zwischenräumen (234);• anschließendes Abscheiden eines Füllmaterials (242) in den einen oder in die mehreren Zwischenräume (234), die die Mehrzahl von Chips (216a, 216b) voneinander trennen;• anschließendes Ausbilden mindestens einer Metallisierungsschicht (244) über den Rückseiten (206a, 206b) von den Chips (216a, 216b) zum Einhäusen der Chips (216a, 216b), wobei das Füllmaterial (242) in dem einen oder den mehreren Zwischenräumen (234) verhindert, dass die mindestens eine Metallisierungsschicht (244) auf den Seitenwänden (236, 238) des einen oder der mehreren Zwischenräume (234) ausgebildet wird;• Entfernen des Füllmaterials (242) von dem einen oder den mehreren Zwischenräumen (234), die die Mehrzahl der Chips (216a, 216b) voneinander trennen; und• Entfernen der einen oder der mehreren Schichten (232) von dem einen oder den mehreren Zwischenräumen (234), die die Mehrzahl der Chips (216a, 216b) voneinander trennen.

Description

  • Verschiedene Ausführungsformen betreffen allgemein ein Verfahren zum Trennen einer Mehrzahl von Chips und eine Bearbeitungsvorrichtung zum Trennen einer Mehrzahl von Chips.
  • Chips, beispielsweise Halbleiterchips, beispielsweise Halbleiterdies, werden konventionell von einem Wafer mittels Dicens, d.h. Zersägens, des Wafers getrennt. Die Chips werden konventionell voneinander mittels Zersägens des Wafers getrennt. Das Zersägen kann zu den folgenden Auswirkungen wie Absplittern und Rissbildung führen, welche wiederum die Zuverlässigkeit des Chips oder gar die elektrische Funktionalität beeinflussen können.
  • Aus dem Dokument US 2002 / 0 048 903 A1 ist ein Verfahren zum Herstellen einer Halbleitervorrichtung bekannt, bei dem mehrere Bereiche von einem Träger entfernt und dadurch ein oder mehrere Zwischenräume gebildet werden. In einen Zwischenraum wird ein Füllmaterial mit einer Breite kleiner als dieser Zwischenraum abgeschieden, und anschließend wird eine Metallschicht über der Rückseite des Trägers und den Seitenwänden des Zwischenraums abgeschieden.
  • Aus dem Dokument US 5 998 238 A ist ein Verfahren zum Herstellen einer Halbleitervorrichtung bekannt, bei dem mehrere Bereiche von einem Träger entfernt und dadurch ein oder mehrere Zwischenräume gebildet werden. In einen Zwischenraum werden eine zweite Metallschicht und anschließend ein Füllmaterial abgeschieden. Anschließend werden eine leitfähige Schicht und zwei Metallisierungsschichten zum Ausbilden einer Wärmesenke auf der Trägerrückseite und in dem Zwischenraum abgeschieden. Die Wärmesenke wird dabei auch über den Seitenwänden des Zwischenraums abgeschieden.
  • Aus den Dokumenten WO 2008 / 019 377 A2 und US 2007 / 0 212 854 A1 ist jeweils ein Verfahren zum Herstellen einer Halbleitervorrichtung bekannt. Mehrere Chips werden auf einem Träger angeordnet, wobei die Chips durch Zwischenräume voneinander getrennt sind. Ein Füllmaterial wird in die Zwischenräume zwischen den Chips eingebracht und eine nachfolgend abgeschiedene Metallschicht bedeckt die Seitenwände der Chips.
  • Gemäß der Erfindung werden ein Verfahren mit den Merkmalen des Patentanspruchs 1 und eine Bearbeitungsvorrichtung zum Trennen einer Mehrzahl von Chips mit den Merkmalen des Patentanspruchs 18 bereitgestellt. In den Unteransprüchen sind Ausgestaltungen der Erfindung angegeben.
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen im Allgemeinen auf die gleichen Teile in den verschiedenen Ansichten. Die Zeichnungen sind nicht zwangsläufig maßstabgerecht, der Schwerpunkt wird stattdessen allgemein auf die Darstellung der Prinzipien der Erfindung gelegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung mit Bezug auf die folgenden Zeichnungen beschrieben, in denen:
    • 1 ein Verfahren zum Trennen einer Mehrzahl von Chips gemäß einer Ausführungsform zeigt;
    • 2A bis 2I ein Verfahren zum Trennen einer Mehrzahl von Chips gemäß einer Ausführungsform zeigen;
    • 3 eine Bearbeitungsvorrichtung zum Trennen einer Mehrzahl von Chips gemäß einer Ausführungsform zeigt.
  • Die folgende detaillierte Beschreibung nimmt Bezug auf die zugehörigen Zeichnungen, die zur Veranschaulichung spezifische Details und Ausführungsformen zeigen, gemäß denen die Erfindung angewendet werden kann.
  • Das Wort „beispielsweise“ wird hier mit der Bedeutung „als ein Beispiel dienend, Vorgang oder Darstellung“ genutzt. Jegliche Ausführungsform oder Anordnung, die nachstehend als „beispielhaft“ beschrieben wird, ist nicht zwangsläufig als bevorzugt oder vorteilhaft gegenüber weiteren Ausführungsformen oder Anordnungen auszulegen.
  • Das Wort „über“, hier genutzt zum Beschreiben des Ausbildens eines Strukturmerkmals, beispielsweise einer Schicht „über“ einer Seite oder Fläche, kann genutzt werden um Auszudrücken, dass das Strukturmerkmal, beispielsweise die Schicht, „direkt auf“ etwas ausgebildet sein kann, beispielsweise in direktem Kontakt mit der implizierten Seite oder Fläche. Das Wort „über“, hier genutzt zum Beschreiben des Ausbildens eines Strukturmerkmals, beispielsweise einer Schicht „über“ einer Seite oder Fläche, kann genutzt werden um Auszudrücken, dass das Strukturmerkmal, beispielsweise die Schicht, „indirekt auf“ der implizierten Seite oder Fläche ausgebildet sein kann, wobei eine oder mehrere zusätzliche Schichten, die zwischen der implizierten Seite oder Fläche und der ausgebildeten Schicht angeordnet sind, möglich sind.
  • Verschiedene Ausführungsformen betreffen ein Verfahren zum Dicen von Wafern, beispielsweise ein Trennen einer Mehrzahl von Chips (beispielsweise ein Vereinzeln einer Mehrzahl von Chips), und zum Abscheiden einer rückseitigen Metallisierung, wobei das Abscheiden von rückseitigem Metall in die Dice-Fuge zu vermeiden ist.
  • Konventionell werden Chips, beispielsweise Halbleiterchips, beispielsweise Halbleiterdies in einem Wafer mittels Sägens durch einen Träger individualisiert, d.h. vereinzelt, zum Trennen eines Chips von einem anderen Chip. Ein Träger, beispielsweise ein Halbleiterwafer, kann einen oder mehrere Chips aufweisen, beispielsweise einen, zwei, drei, vier, fünf, sechs, sieben, acht, neun, zehn oder noch weitere Chips wie mehrere zehn oder Hunderte von Chips. Eine oder mehrere Halbleitervorrichtungen, beispielsweise eine Diode, beispielsweise ein Transistor, beispielsweise ein bipolarer Flächentransistor, beispielsweise ein Feldeffekttransistor, beispielsweise ein Widerstand, beispielsweise einen Kondensator, beispielsweise eine Induktivität, beispielsweise ein Thyristor können in dem Träger ausgebildet werden. Ein Chip kann eine oder mehrere Halbleitervorrichtungen aufweisen.
  • Eine oder mehrere Halbleitervorrichtungen können gemäß einem Front-end-of-line-Prozess (FEOL-Prozess) bearbeitet werden, wobei ein FEOL-Prozess mindestens einen Vorgang aufweist, in dem ein aktives elektrisches Bauteil der Halbleitervorrichtung ausgebildet wird, beispielsweise das Ausbilden der Source/Drain-Bereiche, Kanal-Bereiche, p-dotierte Bereiche, n-dotierte Bereiche.
  • Ein Back-end-of-line-Prozess (BEOL-Prozess) kann ausgeführt werden, wobei Metallisierungsschichten zum elektrischen Verbinden des einen oder der mehreren Halbleiter in und/oder auf dem Träger ausgebildet werden können.
  • Nach den FEOL- und BEOL-Prozessen ist die Mehrzahl von Chips noch immer Teil des einzigen Trägers, d.h. dem Wafer. Mit anderen Worten, die Mehrzahl von Chips bildet einen Teil des Trägers und die Mehrzahl der Chips ist noch nicht individualisiert, d.h. vereinzelt worden in einzelne Chips. Eine rückseitige Metallisierungsschicht kann auf den Chips abgeschieden werden, während die Chips noch Teil des einzigen Trägers sind. Die rückseitige Metallisierungsschicht kann eine Metallschicht sein, beispielsweise Gold, abgeschieden über einer Rückseite des Trägers, und somit über den Rückseiten der Chips, welche noch Teil des einzigen Trägers sind. Die rückseitige Metallisierung kann ein eutektisches Haftmittel aufweisen, welches zum Befestigen eines Chips an einem Chipgehäuse zwischen mindestens einem Chip aus der Mehrzahl von Chips und einem Chipgehäuse genutzt werden kann.
  • Nach Abscheiden der rückseitigen Metallisierungsschicht über der Rückseite des Trägers und somit über den Rückseiten der Chips kann die Mehrzahl der Chips, die Teil des einzigen Trägers sind, vereinzelt werden mittels Sägens durch die Bereiche, beispielsweise Fugenbereiche des Trägers, zum Trennen der Mehrzahl von Chips in individualisierte Chips. Ein individualisierter Chip kann dann an einem Chipgehäuse befestigt werden.
  • 1 zeigt ein Verfahren 100 zum Trennen einer Mehrzahl von Chips.
  • Das Verfahren weist auf: selektives Entfernen eines oder mehrerer Bereiche von einem Träger, der eine Mehrzahl von Chips aufweist, zum Trennen der Mehrzahl von Chips entlang des selektiv entfernten einen oder den selektiv entfernten mehreren Bereichen, wobei der eine oder die mehreren Bereiche zwischen den Chips angeordnet sind (in 110); und anschließend Ausbilden mindestens einer Metallisierungsschicht zum Einhäusen der Chips über den Rückseiten der Chips (in 120).
  • Die 2A bis 2I zeigen ein Verfahren gemäß dem Verfahren 100 zum Trennen einer Mehrzahl von Chips.
  • Die 2A zeigt einen Träger 202, der eine Mehrzahl von Chips 216a, 216b aufweist. Der Träger 202 kann einen Halbleiterwafer aufweisen, beispielsweise ein Halbleitersubstrat, beispielsweise ein Halbleiterträgermaterial. Der Träger 202 kann mindestens eines aus der folgenden Gruppe von Materialien aufweisen, wobei die Gruppe die Materialien Silizium, Siliziumcarbid und Galliumarsenid aufweist oder daraus besteht. Der Träger 202 kann eine Mehrzahl von Chips 216a, 216b aufweisen, wobei die Mehrzahl von Chips 216a, 216b in und/oder auf dem Träger 202 ausgebildet sein kann. Der Träger 202 kann eine Trägervorderseite 204 und eine Trägerrückseite 206 aufweisen, wobei die Trägervorderseite 204 derart eingerichtet sein kann, dass sie in eine Richtung 208 zeigt, die entgegengesetzt zur Richtung 212 ist, in welche die Trägerrückseite 206 zeigt. Die Trägerrückseite 206 kann eine oder mehrere Chiprückseiten 206a, 206b aufweisen, d.h. die Rückseiten der Mehrzahl der Chips 206a, 206b.
  • Die Mehrzahl von Chips 216a, 216b kann Halbleiterchips, beispielsweise Halbleiterdies, aufweisen. Der Träger 202, beispielsweise ein Halbleiterwafer, kann einen oder mehrere Chips aufweisen. Der Träger 202 kann eine Mehrzahl von Chips 216a, 216b aufweisen, beispielsweise einen, zwei, drei, vier, fünf, sechs, sieben, acht, neun, zehn oder noch mehr Chips wie mehrere zehn oder Hunderte von Chips.
  • Die Mehrzahl von Chips 216a, 216b kann jeweils eine oder mehrere Halbleitervorrichtungen, beispielsweise eine Diode, beispielsweise einen Transistor, beispielsweise einen bipolaren Flächentransistor, beispielsweise einen Feldeffekttransistor, beispielsweise einen Widerstand, beispielsweise einen Kondensator, beispielsweise eine Induktivität, beispielsweise einen Thyristor, aufweisen. Die eine oder mehreren Halbleitervorrichtungen können gemäß einem front-end-of-line-Verfahren (FEOL-Verfahren) bearbeitet worden sein, wobei ein FEOL-Verfahren mindestens einen Vorgang aufweist, in dem ein aktives elektrisches Bauteil aus der Halbleitervorrichtung ausgebildet wird, beispielsweise das Ausbilden der Source/Drain-Bereiche, Kanal-Bereich, p-dotierte Bereiche, n-dotierte Bereiche.
  • Ein Back-end-of-line-Prozess (BEOL-Prozess) kann ausgeführt worden sein, wobei Metallisierungsschichten zum elektrischen Verbinden des einen oder der mehreren Halbleiter in und/oder auf dem Träger ausgebildet sein können. Die Mehrzahl von Chips 216a, 216b kann Teil des einzigen Trägers 202, d.h. dem Wafer, sein. Die FEOL- und BEOL-Prozesse werden ausgeführt, während die Mehrzahl der Chips 216a, 216b Teil des einzigen Trägers 202 sein können. Die Mehrzahl der Chips 216a, 216b kann mittels des Trägers 202 miteinander verbunden sein.
  • Ein oder mehrere Bereiche 214 können selektiv vom Träger 202 entfernt werden, der eine Mehrzahl von Chips 216a, 216b aufweist, zum Trennen der Mehrzahl von Chips 216a, 216b entlang des selektiv entfernten einen oder den selektiv entfernten mehreren Bereichen 214, wobei der eine oder die mehreren Bereiche zwischen den Chips 216a, 216b angeordnet sind.
  • In 2A kann der Träger 202, der eine Mehrzahl von Chips 216a, 216b aufweist, gehalten werden, beispielsweise abgestützt, mittels eines Trägermaterials 218, wobei der Träger 202 mittels des Trägermaterials 218 von der Trägervorderseite 204 gehalten werden kann. Der Träger 202, der eine Mehrzahl von Chips 216a, 216b aufweist, kann befestigt werden, beispielsweise nicht-permanent befestigt, an dem Trägermaterial 218 von der Trägervorderseite 204 mittels eines Haftmittels 222, beispielsweise eines Klebstoffs, welches bzw. welcher zwischen der Trägervorderseite 204 und dem Trägermaterial 218 ausgebildet sein kann. Das Trägermaterial 218 kann weitere Wafersubstrate wie beispielsweise Silizium, Siliziumcarbid oder Quarz oder Keramiken aufweisen. Eine Justiermarke 224, die im selektiven Entfernen eines oder mehrerer Bereiche 214 in anschließenden Prozessschritten Verwendung finden kann, kann auf der Trägervorderseite 204 ausgebildet sein. Eine Stoppschicht 226 kann auf der Trägervorderseite 204 über einem oder mehreren Bereichen 214 ausgebildet sein, die selektiv zu entfernen sind, und zum selektiven Entfernen des einen oder der mehreren Bereiche in anschließenden Prozessschritten Verwendung finden.
  • In 2B kann eine Maskenschicht 228, beispielsweise eine Fotolackschicht, strukturiert werden, beispielsweise mittels Verwendens von Fotolithografie zum Ätzen, beispielsweise Plasmaätzen, entlang der Dice-Fugen. Die Maskenschicht 228 kann über der Trägerrückseite 206 ausgebildet sein, wobei die Maskenschicht 228 es ermöglicht, einen oder mehrere Bereiche 214, d.h. einen oder mehrere Fugenbereiche des Trägers 202, selektiv zu entfernen und dabei die Chips 216a, 216b vor dem Plasmaätzen zu schützen. Die Maskenschicht 228 kann unter Verwenden der Justiermarke 224, die auf der Trägervorderseite 204 ausgebildet ist, strukturiert werden. Die Justiermarke 224 kann über dem einen oder den mehreren Bereichen 214 ausgebildet werden, welche selektiv zu entfernen sind, womit es ermöglicht wird, die Maskenschicht 228 zu strukturieren, und damit die Bereiche zu definieren, d.h. Bereiche 214, welche selektiv zu entfernen sind.
  • Die Stoppschicht 226 kann über der Trägervorderseite 204 ausgebildet werden, beispielsweise vor dem Befestigen des Trägers 202 an dem Trägermaterial 218. Die Justiermarke 224 kann über der Trägervorderseite 204 ausgebildet sein, beispielsweise vor dem Befestigen des Trägers 202 an dem Trägermaterial 218.
  • In Fig.2C können ein oder mehrere Bereiche 214 von dem Träger 202 selektiv entfernt werden, wobei der eine oder die mehreren Bereiche zwischen den Chips 216a, 216b angeordnet sind. Der eine oder die mehreren Bereiche 214 können von der Trägerrückseite 206 selektiv entfernt werden. Der eine oder die mehreren Bereiche 214 können von der Trägerrückseite 206 selektiv entfernt werden, bis die Stoppschicht 226, ausgebildet auf der Trägervorderseite 204, von der Trägerrückseite 206 aus freigelegt werden kann.
  • Ein oder mehrere Bereiche 214 können mittels chemischen Ätzens selektiv entfernt werden, beispielsweise mittels chemischen Ätzens des einen oder der mehreren Bereiche 214 von der Trägerrückseite 206, bis die Stoppschicht 226, ausgebildet auf der Trägervorderseite 204, von der Trägerrückseite 206 aus freigelegt werden kann. Beispielsweise kann ein Plasmaätzen ausgeführt werden unter Berücksichtigung der Ätzchemie der Prozessgase.
  • Ein oder mehrere Bereiche 214 können mittels Plasmaätzens selektiv entfernt werden, beispielsweise mittels Plasmaätzens des einen oder der mehreren Bereiche 214 von der Trägerrückseite 206, bis die Stoppschicht 226, ausgebildet auf der Trägervorderseite 204, von der Trägerrückseite 206 aus freigelegt werden kann. Die Verfahren zum Plasmaätzen weisen reaktives Ionenätzen (reactive ion etching, RIE), beispielsweise tiefes reaktive Ionenätzen, auf. Die Prozessparameter des Plasmaätzprozesses, der für das Plasma-Dicen verwendet wird, hängen jeweils von dem zu entfernenden Material und der verwendeten Ausstattung zum Plasmaätzen ab.
  • Das selektive Entfernen des einen oder der mehreren Bereiche 214 vereinzelt die Chips 216a, 216b entlang des entfernten einen oder der entfernten mehreren Bereiche 214. Selbst nachdem der eine oder die mehreren Bereiche 214 selektiv entfernt wurden, kann die vereinzelte Mehrzahl von Chips 216a, 216b mittels des Trägermaterials 218 gehalten werden.
  • Die Maskenschicht 228 kann entfernt werden, beispielsweise mittels Auflösens der Fotolackschicht.
  • In Fig.2D können ein oder mehrere Schichten 232, beispielsweise eine Sperrschicht 232a, beispielsweise eine Keimschicht 232b, über den Rückseiten 206a, 206b der Mehrzahl von Chips 216a, 216b ausgebildet werden zum anschließenden Ausbilden mindestens einer Metallisierungsschicht 244. Die eine oder die mehreren Schichten 232, beispielsweise Sperrschichten 232a, beispielsweise Keimschichten 232b, können über den Rückseiten der Mehrzahl von Chips 206a, 206b ausgebildet werden.
  • Eine oder mehrere Schichten 232 können die Sperrschicht 232a aufweisen. Die Sperrschicht 232a kann die Diffusion eines Metalls in den Träger 202 verhindern. Die Sperrschicht 232a kann über der Trägerrückseite 206 abgeschieden sein, und somit über den Rückseiten der Mehrzahl von Chips 206a, 206b nach dem selektiven Entfernen des einen oder der mehreren Bereiche 214, beispielsweise nach dem Ätzen, beispielsweise nach dem Plasmaätzen der Dice-Fugen auf der Rückseite des Wafers. Wenn die Startschicht 232b zum anschließenden Ausbilden einer rückseitigen Metallisierungsschicht mittels Verwendens eines elektrochemischen Abscheidens erforderlich ist, kann die Keimschicht 232b über der Trägerrückseite 206 abgeschieden werden, und somit über den Rückseiten der Mehrzahl von Chips 206a, 206b, beispielsweise über der Sperrschicht 232a, beispielsweise unmittelbar auf der Sperrschicht 232a. Die Sperrschicht 232a kann eine Dicke in einem Bereich von ungefähr 0,01 µm bis ungefähr 1 µm aufweisen, beispielsweise von ungefähr 0,05 µm bis ungefähr 0,8 µm, beispielsweise von ungefähr 0,2 µm bis ungefähr 0,6 µm. Die Sperrschicht 232a kann mindestens eines aus der folgenden Gruppe von Materialien aufweisen, wobei die Gruppe die Materialien Tantal, Titan, Titannitrid, Wolfram und Titan-Wolfram aufweist oder daraus besteht. Die Keimschicht 232b kann eine Dicke in einem Bereich von ungefähr 0,01 µm bis ungefähr 1 µm aufweisen, beispielsweise von ungefähr 0,05 µm bis ungefähr 0,8 µm, beispielsweise von ungefähr 0,2 µm bis ungefähr 0,6 µm. Die Keimschicht 232b kann das Material Kupfer aufweisen oder daraus bestehen.
  • Ein Ausbilden des einen oder der mehreren Bereiche 232, beispielsweise der Sperrschicht 232a, beispielsweise der Keimschicht 232b, über der Trägerrückseite 206 kann das Ausbilden der einen oder den mehreren Schichten 232 in dem einen oder den mehreren Zwischenräumen 234 aufweisen, die die Mehrzahl von Chips 216a, 216b voneinander trennen. Der eine oder die mehreren Zwischenräume 234 können aus den Bereichen zwischen der Mehrzahl von Chips 216a, 216b entstehen, nachdem der eine oder die mehreren Bereiche 214 selektiv entfernt wurden. Der eine oder die mehreren Zwischenräume 234 zwischen der Mehrzahl von Chips 216a, 216b können einen oder mehrere Gräben aufweisen, die von der Trägerrückseite 206 zu der Stoppschicht 226 reichen. Die Tiefe des einen oder der mehreren Gräben, d.h. des einen oder der mehreren Zwischenräume 234, kann definiert werden mittels der Höhe von einer oder mehreren Seitenwänden 236, 238 der Mehrzahl von Chips 216a, 216b, die sich zwischen der Trägerrückseite 206 und der Stoppschicht 226 erstrecken. Die Stoppschicht 226 kann als Teil einer Basis des einen oder der mehreren Gräben ausgebildet sein.
  • Das Ausbilden der einen oder der mehreren Schichten 232, beispielsweise der Sperrschicht 232a, beispielsweise der Keimschicht 232b, über der Trägerrückseite 206 kann das Ausbilden der einen oder der mehreren Schichten 232 über der einen oder den mehreren Seitenwänden 236, 238 der Mehrzahl von Chips 216a, 216b aufweisen.
  • Das Ausbilden der einen oder den mehreren Schichten 232, beispielsweise der Sperrschicht 232a, beispielsweise der Keimschicht 232b, über der Trägerrückseite 206 kann das Ausbilden der einen oder den mehreren Schichten 232 über der Stoppschicht 226 von der Trägerrückseite 206 aufweisen. Die Stoppschicht 226 kann von der Trägerrückseite 206 aus freigelegt werden, aufgrund des selektiven Entfernens von dem einen oder den mehreren Bereichen 214.
  • In 2E kann ein Füllmaterial 242 in dem einen oder den mehreren Zwischenräumen 234 abgeschieden werden, d.h. in dem einen oder den mehreren Gräben, die die Mehrzahl von Chips 216a, 216b voneinander trennen. Die Stoppschicht 226 kann einen Boden von dem einen oder den mehreren Gräben definieren; die Tiefe von dem einen oder den mehreren Gräben wird mittels der Höhe von der einen oder den mehreren Seitenwänden 236, 238 der Mehrzahl von Chips 216a, 216b definiert.
  • Ein oder mehrere Zwischenräume 234, d.h. ein oder mehrere Gräben, können mit dem Füllmaterial 242 gefüllt werden, wobei das Füllmaterial 242 ein organisches Material aufweisen kann, beispielsweise eine Fotolackschicht, beispielsweise ein Polyimid, beispielsweise einen organischen Fotolack, beispielsweise Polybenzoxazol, beispielsweise SiLK. Das Füllmaterial 242 kann ein Material sein, welches später im weiteren Prozessablauf einfach entfernt werden kann, beispielsweise ein Material mit einer ausreichend hohen Selektivität gegenüber den weiteren Materialien auf dem Träger 202, beispielsweise der rückseitigen Metallisierungsschicht 244, nachfolgend ausgebildet auf dem Träger 202. Nach dem Füllen des einen oder der mehreren Zwischenräume 234, welche auch als Dice-Fugen bekannt sind, mit dem Füllmaterial 242 kann ein Rückätzen des Füllmaterials 242 ausgeführt werden, d.h. das Füllmaterial 242 kann in dem einen oder in den mehreren Gräben von der Trägerrückseite 206 zurückgeätzt werden. Mit anderen Worten, das Füllmaterial 242, welches auf der Trägerrückseite 206 und in dem einen oder mehreren Zwischenräumen 234, d.h. dem einen oder in den mehreren Gräben, abgeschieden wurde, kann zurückgeätzt werden, wobei das Füllmaterial 242 ausschließlich in den geätzten Gräben verbleibt. Mit anderen Worten, das Füllmaterial 242 kann innerhalb des einen oder der mehreren Zwischenräume 234 enthalten sein, d.h. innerhalb des einen oder der mehreren Gräben. Mit anderen Worten, das Füllmaterial 242 kann niedriger in dem einen oder den mehreren Gräben ausgebildet werden als auf der Oberfläche der Trägerrückseite 206, d.h. auf der Oberfläche der Rückseiten der Chips 206a, 206b. Der eine oder die mehreren Zwischenräume 234 und somit der eine oder die mehreren geätzten Gräben können als Dice-Fugen ausgebildet sein, die die Mehrzahl von Chips 216a, 216b voneinander trennen.
  • In 2F kann die mindestens eine Metallisierungsschicht 244, d.h. die rückseitige Metallisierungsschicht 244, zum Einhäusen der Chips 216a, 216b nachfolgend über den Rückseiten der Chips 206a, 206b ausgebildet werden. Mit anderen Worten, die mindestens eine Metallisierungsschicht 244 zum Einhäusen der Chips 216a, 216b kann nachfolgend ausgebildet werden über den Rückseiten der Chips 206a, 206b nach dem selektiven Entfernen des einen oder der mehreren Bereiche von dem Träger 202, der eine Mehrzahl von Chips 216a, 216b aufweist, zum Trennen der Mehrzahl von Chips 216a, 216b entlang des selektiv entfernten einen oder entlang der selektiv entfernten mehreren Bereiche 214, wobei der eine oder die mehreren Bereiche 214 zwischen den Chips 216a, 216b angeordnet sind. Die gehäusten Chips 216a, 216b weisen das Befestigen mindestens eines Chips 216a, 216b aus der Mehrzahl von Chips 216a, 216b an einem Chipgehäuse mittels der mindestens einen Metallisierungsschicht 244 auf.
  • Das Ausbilden der mindestens einen Metallisierungsschicht 244 über den Rückseiten der Chips 206a, 206b kann das Ausbilden der rückseitigen Metallisierungsschicht 244 über den Rückseiten der Mehrzahl von Chips 206a, 206b aufweisen. Das Ausbilden der mindestens einen Metallisierungsschicht 244 über den Rückseiten der Chips 206a, 206b kann das Ausbilden eines eutektischen Haftmittels zwischen mindestens einem Chip 216a, 216b aus der Mehrzahl von Chips 216a, 216b und einem Chipgehäuse aufweisen.
  • Die mindestens eine Metallisierungsschicht 244 kann eine rückseitige Metallisierungsschicht 244 aufweisen, wobei die rückseitige Metallisierungsschicht 244 das Haftmittel aufweisen kann, beispielsweise das eutektisches Haftmittel, welches zum Befestigen des Chips 216a, 216b an einem Chipgehäuse verwendet werden kann, beispielsweise zum Befestigen des mindestens einen Chips 216a, 216b aus der Mehrzahl von Chips 216a, 216b an einem Chipgehäuse. Die mindestens eine Metallisierungsschicht 244, d.h. die rückseitige Metallisierungsschicht 244, kann eines aus der folgenden Gruppe von Materialien aufweisen, wobei die Gruppe die Materialien Gold und Gold-Zinn aufweist oder daraus besteht.
  • Die mindestens eine Metallisierungsschicht 244, beispielsweise die rückseitige Metallisierungsschicht 244, kann mittels elektrochemischen Abscheidens (electrochemical deposition, ECD) oder stromlosen Abscheidens ausgebildet werden.
  • Das Ausbilden der einen oder der mehreren Schichten 232 über den Rückseiten der Mehrzahl von Chips 206a, 206b kann das Ausbilden der Keimschicht 232b über den Rückseiten der Mehrzahl von Chips 206a, 206b zum elektrochemischen Abscheiden der mindestens einen Metallisierungsschicht 244 aufweisen. Die mindestens eine Metallisierungsschicht 244, beispielsweise die rückseitige Metallisierungsschicht 244, kann mittels elektrochemischen Abscheidens (ECD) oder stromlosen Abscheidens der Metallisierungsschicht 244 ausgebildet sein. Mit anderen Worten, die Keimschicht 232b und die Metallisierungsschicht 244 können dieselben Materialien aufweisen, beispielsweise Kupfer.
  • Die mindestens eine Metallisierungsschicht 244, beispielsweise eine rückseitige Metallisierungsschicht 244, kann mittels Techniken wie Sputtern oder Bedampfen ausgebildet sein. Die Keimschicht 232b kann in diesem Fall nicht erforderlich sein.
  • Das Ausbilden der einen oder den mehreren Schichten 232 über den Rückseiten einer Mehrzahl von Chips 206a, 206b und Abscheiden des Füllmaterials 242 in den einen oder den mehreren Zwischenräumen 234, die die Mehrzahl von Chips voneinander trennen, kann vor dem nachfolgenden Ausbilden der mindestens einen Metallisierungsschicht 244 über den Rückseiten der Chips 206a, 206b ausgeführt werden.
  • Das Abscheiden des Füllmaterials 242 in den einen oder den mehreren Zwischenräumen 234, die die Mehrzahl von Chips 216a, 216b voneinander trennen, kann verhindern, dass die mindestens eine Metallisierungsschicht 244 in den einen oder den mehreren Zwischenräumen 234, die die Mehrzahl von Chips 216a, 216b voneinander trennen, ausgebildet wird. Das Füllmaterial 242 kann das Abscheiden von der rückseitigen Metallisierungsschicht 244 in die Dice-Fugen blockieren, beispielsweise auf die eine oder die mehreren Seitenwände 236, 238.
  • 2G zeigt, dass das Füllmaterial 242 von dem einen oder den mehreren Zwischenräumen 234, die die Mehrzahl von Chips 216a, 216b voneinander trennen, entfernt werden kann.
  • 2H zeigt, dass die Stoppschicht 226 von dem einen oder den mehreren Zwischenräumen 234, die die Mehrzahl von Chips 216a, 216b voneinander trennen, entfernt werden kann.
  • 2I zeigt, dass die eine oder die mehreren Schichten 232 von dem einen oder den mehreren Zwischenräumen 234, die die Mehrzahl von Chips 216a, 216b voneinander trennen, entfernt werden können. Die eine oder die mehreren Schichten 232, beispielsweise die Sperrschicht 232a, beispielsweise die Keimschicht 232b, können mittels anisotropen Ätzens entfernt werden, wenn gewünscht wird, dass die eine oder die mehreren Schichten 232 über den Seitenwänden 236, 238 verbleiben. Die Seitenwände 236, 238 der Chips 216a, 216b können einen Bereich zum Potentialausgleich sein. Die eine oder die mehreren Schichten 232, beispielsweise die Sperrschicht 232a, beispielsweise die Keimschicht 232b, können mittels isotropen Ätzens entfernt werden, wenn ein Entfernen der einen oder der mehreren Schichten 232, ausgebildet über den Seitenwänden 236, 238, gewünscht wird.
  • Das Entfernen des Füllmaterials 242 und der einen oder der mehreren Schichten 232, beispielsweise der Sperrschicht 232a, beispielsweise der Keimschicht 232b, und - sofern notwendig - der Stoppschicht 226, kann selektiv zur rückseitigen Metallisierungsschicht 244 sein. Mit anderen Worten, die rückseitige Metallisierungsschicht 244 kann nicht mittels Ätzens zum Entfernen des Füllmaterials 242 und der einen oder der mehreren Schichten 232, beispielsweise der Sperrschicht 232a, beispielsweise der Keimschicht 232b, entfernt werden.
  • Die vereinzelte Mehrzahl von Chips 216a, 216b kann mittels des Trägermaterials 218 gehalten werden und kann von dem Trägermaterial 218 abgelöst werden nach dem nachfolgenden Ausbilden der mindestens einen Metallisierungsschicht 244 zum Einhäusen der Chips über den Rückseiten der Mehrzahl von Chips 216a, 216b.
  • Die vereinzelte Mehrzahl von Chips 216a, 216b kann mittels des Trägermaterials 218 gehalten werden; und kann von dem Trägermaterial 218 abgelöst werden nach Entfernen des Füllmaterials 242. Die vereinzelte Mehrzahl von Chips 216a, 216b kann mittels des Trägermaterials 218 gehalten werden und kann von dem Trägermaterial 218 abgelöst werden nach Entfernen des Füllmaterials 242, der einen oder der mehreren Schichten 232, beispielsweise der Sperrschicht 232a, beispielsweise der Keimschicht 232b, und - sofern notwendig - der Stoppschicht 226.
  • Ein individualisierter Chip, d.h. der vereinzelte Chip 216a, 216b, von der vereinzelten Mehrzahl von Chips 216a, 216b, kann nachfolgend an einem Chipgehäuse befestigt werden. Die mindestens eine Metallisierungsschicht 244 kann zum Befestigen des individualisierten Chips, d.h. des vereinzelten Chips 216a, 216b, an einem Chipgehäuse verwendet werden. Die mindestens eine Metallisierungsschicht 244 kann zum Ausbilden des eutektischen Haftmittels zwischen dem individualisierten Chip, d.h. dem vereinzelten Chip 216a, 216b, und dem Chipgehäuse verwendet werden. Das Chipgehäuse kann einen Teil eines Bonddrahts aufweisen. Das Chipgehäuse kann einen Teil eines Chipträgers zum Tragen von Chips aufweisen.
  • 3 zeigt eine Bearbeitungsvorrichtung 346 zum Trennen der Mehrzahl von Chips 216a, 216b gemäß dem mit Bezug auf die 1 und die 2A bis 2I beschriebenen Verfahren.
  • Die Bearbeitungsvorrichtung 346 kann aufweisen: eine Trennvorrichtung 348, eingerichtet zum selektiven Entfernen des einen oder der mehreren Bereiche 214 von dem Träger 202, der die Mehrzahl von Chips 216a, 216b aufweist, zum Trennen der Mehrzahl von Chips 216a, 216b entlang des selektiv entfernten einen oder der selektiv entfernten mehreren Bereiche 214, wobei der eine oder die mehreren Bereiche 214 zwischen den Chips 216a, 216b angeordnet sind, gemäß dem mit Bezug auf die 1 und die 2A bis 2I beschriebenen Verfahren; eine Abscheidevorrichtung 352, eingerichtet zum nachfolgenden Ausbilden der mindestens einen Metallisierungsschicht 244 über den Rückseiten der Chips 206a, 206b zum Einhäusen der Chips 216a, 216b; eine Einhäuse-Vorrichtung 354 zum Einhäusen der Chips 216a, 216b gemäß dem mit Bezug auf die 1 und die 2A bis 2I beschriebenen Verfahren; und eine Einbring-Vorrichtung 356 zum Einbringen der vereinzelten Chips 216a, 216b in die Abscheidevorrichtung 352 gemäß dem mit Bezug auf die 1 und die 2A bis 2I beschriebenen Verfahren.
  • Das Verfahren zum Trennen einer Mehrzahl von Chips 216a, 216b weist auf: selektives Entfernen eines oder mehrerer Bereiche 214 von einem Träger 202, der die Mehrzahl von Chips 216a, 216b aufweist, zum Trennen der Mehrzahl von Chips 216a, 216b entlang des selektiv entfernten einen oder der selektiv entfernten mehreren Bereiche 214, wobei der eine oder die mehreren Bereiche 214 zwischen den Chips 216a, 216b angeordnet sind, wobei durch das selektive Entfernen eines oder mehrerer Bereiche 214 ein oder mehrere Zwischenräume 234 mit Seitenwänden 236, 238 zwischen der Mehrzahl von Chips 216a, 216b gebildet werden; Ausbilden einer oder mehrerer Schichten 232 über den Rückseiten der Mehrzahl von Chips und in dem einen oder den mehreren Zwischenräumen 234; anschließendes Abscheiden eines Füllmaterials 242 in den einen oder in die mehreren Zwischenräume 234, die die Mehrzahl von Chips 216a, 216b voneinander trennen; anschließendes Ausbilden mindestens einer Metallisierungsschicht 244 über den Rückseiten von den Chips zum Einhäusen der Chips 216a, 216b, wobei das Füllmaterial 242 in dem einen oder den mehreren Zwischenräumen 234 verhindert, dass die mindestens eine Metallisierungsschicht 244 auf den Seitenwänden 236, 238 des einen oder der mehreren Zwischenräume 234 ausgebildet wird; Entfernen des Füllmaterials 242 von dem einen oder den mehreren Zwischenräumen 234, die die Mehrzahl der Chips 216a, 216b voneinander trennen; und Entfernen der einen oder der mehreren Schichten 232 von dem einen oder den mehreren Zwischenräumen 234, die die Mehrzahl der Chips 216a, 216b voneinander trennen.
  • Gemäß einer Ausführungsform kann das Verfahren ferner ein Halten der vereinzelten Mehrzahl von Chips mittels eines Trägermaterials aufweisen; und ein Ablösen der Mehrzahl von Chips aus dem Trägermaterial nach dem nachfolgenden Ausbilden mindestens einer Metallisierungsschicht über den Rückseiten der Chips zum Einhäusen der Chips.
  • Gemäß einer Ausführungsform kann das Verfahren ferner ein Halten des Trägers aufweisen, der eine Mehrzahl von Chips mittels eines Trägermaterials aufweist, wobei der Träger mittels des Trägermaterials von einer Trägervorderseite gehalten wird; und wobei das selektive Entfernen des einen oder der mehreren Bereiche von dem Träger ein selektives Entfernen des einen oder der mehreren Bereiche von einer Trägerrückseite aufweist.
  • Gemäß einer Ausführungsform weist das selektive Entfernen des einen oder der mehreren Bereiche von dem Träger das Ausbilden einer Maskenschicht über der Trägerrückseite auf, wobei die Maskenschicht ermöglicht, den einen oder die mehreren Bereiche selektiv zu entfernen und die Chips vor dem Entfernen, anschaulich vor den damit verbundenen Prozessschritten und deren unmittelbaren Wirken auf den Chip, schützt.
  • Gemäß einer Ausführungsform weist das selektive Entfernen des einen oder der mehreren Bereiche von dem Träger ein selektives Entfernen des einen oder der mehreren Bereiche von der Trägerrückseite auf, bis eine Stoppschicht, ausgebildet auf der Trägervorderseite, von der Trägerrückseite aus freigelegt wird.
  • Gemäß einer Ausführungsform weist das selektive Entfernen des einen oder der mehreren Bereiche von dem Träger ein selektives Entfernen des einen oder der mehreren Bereiche mittels chemischen Ätzens auf.
  • Gemäß einer Ausführungsform kann das Verfahren ferner ein selektives Entfernen des einen oder der mehreren Bereiche von dem Träger aufweisen, wobei das Verfahren ein selektives Entfernen des einen oder der mehreren Bereiche mittels Plasmaätzens aufweisen kann.
  • Gemäß einer Ausführungsform kann das Verfahren ferner ein Ausbilden der einen oder den mehreren Schichten über den Rückseiten der Mehrzahl von Chips und das Abscheiden des Füllmaterials in den einen oder die mehreren Zwischenräume, die die Mehrzahl von Chips voneinander trennen, aufweisen, wobei das Ausbilden der einen oder der mehreren Schichten und das Abscheiden des Füllmaterials vor dem nachfolgenden Ausbilden der mindestens einen Metallisierungsschicht über den Rückseiten der Chips zum Einhäusen der Chips ausgeführt wird.
  • Gemäß einer Ausführungsform verhindert das Abscheiden des Füllmaterials in dem einen oder den mehreren Zwischenräumen, die die Mehrzahl von Chips voneinander trennen, dass die mindestens eine Metallisierungsschicht in dem einen oder den mehreren Zwischenräumen, die die Mehrzahl von Chips voneinander trennen, ausgebildet wird.
  • Gemäß einer Ausführungsform weist das Ausbilden der einen oder der mehreren Schichten über den Rückseiten der Mehrzahl von Chips eine Keimschicht über den Rückseiten der Mehrzahl von Chips zum elektrochemischen Abscheiden der mindestens einen Metallisierungsschicht auf.
  • Gemäß einer Ausführungsform weist das Ausbilden der einen oder der mehreren Schichten über den Rückseiten der Mehrzahl von Chips ein Ausbilden einer Sperrschicht über den Rückseiten der Mehrzahl von Chips auf.
  • Gemäß einer Ausführungsform weist das Ausbilden der einen oder der mehreren Schichten über den Rückseiten der Mehrzahl von Chips ein Ausbilden der einen oder der mehreren Schichten in dem einen oder in den mehreren Zwischenräumen, die die Mehrzahl von Chips voneinander trennen, auf.
  • Gemäß einer Ausführungsform weist ein nachfolgendes Ausbilden der mindestens einen Metallisierungsschicht über den Rückseiten der Mehrzahl von Chips ein nachfolgendes Ausbilden der rückseitigen Metallisierungsschicht über den Rückseiten der Mehrzahl von Chips auf.
  • Gemäß einer Ausführungsform kann das Verfahren ferner aufweisen, dass ein nachfolgendes Ausbilden der mindestens einen Metallisierungsschicht über den Rückseiten einer Mehrzahl von Chips ein nachfolgendes Ausbilden der mindestens einen Metallisierungsschicht zum Ausbilden eines eutektischen Haftmittels zwischen mindestens einem Chip aus der Mehrzahl von Chips und einem Chipgehäuse aufweist.
  • Gemäß einer Ausführungsform weist das Einhäusen des Chips ein Befestigen mindestens eines Chips aus der Mehrzahl von Chips an dem Chipgehäuse mittels der mindestens einen Metallisierungsschicht auf.
  • Gemäß einer Ausführungsform weist das Chipgehäuse einen Bonddraht auf.
  • Gemäß einer Ausführungsform weist das Chipgehäuse einen Chipträger zum Tragen von Chips auf.
  • Die Bearbeitungsvorrichtung weist auf: eine Trennvorrichtung, eingerichtet zum selektiven Entfernen eines oder mehrerer Bereiche von einem Träger, der eine Mehrzahl von Chips aufweist, zum Trennen der Mehrzahl von Chips entlang des selektiv entfernten einen oder der selektiv entfernten mehreren Bereiche, wobei der eine oder die mehreren Bereiche zwischen den Chips angeordnet sind, wobei durch das selektive Entfernen eines oder mehrerer Bereiche ein oder mehrere Zwischenräume mit Seitenwänden zwischen der Mehrzahl von Chips gebildet werden, eine Abscheidevorrichtung, eingerichtet zum Ausbilden einer oder mehrerer Schichten über den Rückseiten der Mehrzahl von Chips und in dem einen oder in den mehreren Zwischenräumen, eingerichtet zum Abscheiden eines Füllmaterials in den einen oder in die mehreren Zwischenräume, die die Mehrzahl von Chips voneinander trennen, und eingerichtet zum nachfolgenden Ausbilden mindestens einer Metallisierungsschicht über den Rückseiten der Chips zum Einhäusen der Chips, wobei das Füllmaterial in dem einen oder den mehreren Zwischenräumen verhindert, dass die mindestens eine Metallisierungsschicht auf den Seitenwänden des einen oder der mehreren Zwischenräume ausgebildet wird, wobei das Füllmaterial nach dem Ausbilden der mindestens einen Metallisierungsschicht von dem einen oder den mehreren Zwischenräumen, die die Mehrzahl der Chips voneinander trennen, entfernt wird und wobei nach dem Entfernen des Füllmaterials die eine oder die mehreren Schichten von dem einen oder den mehreren Zwischenräumen, die die Mehrzahl der Chips voneinander trennen, entfernt werden, eine Einhäuse-Vorrichtung zum Einhäusen der Chips und eine Einbring-Vorrichtung zum Einbringen der vereinzelten Chips in die Abscheidevorrichtung.

Claims (18)

  1. Verfahren zum Trennen einer Mehrzahl von Chips (216a, 216b), wobei das Verfahren aufweist: • selektives Entfernen eines oder mehrerer Bereiche (214) von einem Träger (202), der die Mehrzahl von Chips (216a, 216b) aufweist, zum Trennen der Mehrzahl von Chips (216a, 216b) entlang des selektiv entfernten einen oder der selektiv entfernten mehreren Bereiche (214), wobei der eine oder die mehreren Bereiche (214) zwischen den Chips (216a, 216b) angeordnet sind, wobei durch das selektive Entfernen eines oder mehrerer Bereiche (214) ein oder mehrere Zwischenräume (234) mit Seitenwänden (236, 238) zwischen der Mehrzahl von Chips (216a, 216b) gebildet werden; • Ausbilden einer oder mehrerer Schichten (232) über den Rückseiten der Mehrzahl von Chips (206a, 206b) und in dem einen oder den mehreren Zwischenräumen (234); • anschließendes Abscheiden eines Füllmaterials (242) in den einen oder in die mehreren Zwischenräume (234), die die Mehrzahl von Chips (216a, 216b) voneinander trennen; • anschließendes Ausbilden mindestens einer Metallisierungsschicht (244) über den Rückseiten (206a, 206b) von den Chips (216a, 216b) zum Einhäusen der Chips (216a, 216b), wobei das Füllmaterial (242) in dem einen oder den mehreren Zwischenräumen (234) verhindert, dass die mindestens eine Metallisierungsschicht (244) auf den Seitenwänden (236, 238) des einen oder der mehreren Zwischenräume (234) ausgebildet wird; • Entfernen des Füllmaterials (242) von dem einen oder den mehreren Zwischenräumen (234), die die Mehrzahl der Chips (216a, 216b) voneinander trennen; und • Entfernen der einen oder der mehreren Schichten (232) von dem einen oder den mehreren Zwischenräumen (234), die die Mehrzahl der Chips (216a, 216b) voneinander trennen.
  2. Verfahren gemäß Anspruch 1, ferner aufweisend: • Halten der Mehrzahl von Chips (216a, 216b) mittels eines Trägermaterials (218); und • Ablösen der Mehrzahl von Chips (216a, 216b) von dem Trägermaterial (218) nach dem anschließenden Ausbilden der mindestens einen Metallisierungsschicht (244) zum Einhäusen der Chips (216a, 216b) über den Rückseiten (206a, 206b) der Chips (216a, 216b).
  3. Verfahren gemäß Anspruch 1 oder 2, ferner aufweisend: • Halten des Trägers (202), der eine Mehrzahl von Chips (216a, 216b) mittels eines Trägermaterials (218) aufweist, wobei der Träger (202) mittels des Trägermaterials (218) von einer Vorderseite des Trägers (204) gehalten wird; und • wobei das selektive Entfernen des einen oder der mehreren Bereiche (214) von dem Träger (202) ein selektives Entfernen des einen oder der mehreren Bereiche (214) von der Rückseite des Trägers (206) aufweist.
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, • wobei das selektive Entfernen des einen oder der mehreren Bereiche (214) von dem Träger (202) ein Ausbilden einer Maskenschicht (228) über einer Trägerrückseite (206) aufweist, • wobei die Maskenschicht (228) ermöglicht, dass der eine oder die mehreren Bereiche (214) selektiv entfernbar sind und die Chips (216a, 216b) vor einem Entfernen schützt.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, wobei das selektive Entfernen des einen oder der mehreren Bereiche (214) von dem Träger (202) aufweist ein selektives Entfernen des einen oder der mehreren Bereiche (214) von einer Trägerrückseite (206), bis eine Stoppschicht (226), ausgebildet in einer Trägervorderseite (204), von der Trägerrückseite (206) aus freigelegt ist.
  6. Verfahren gemäß einem der Ansprüche 1 bis 5, wobei das selektive Entfernen des einen oder der mehreren Bereiche (214) von dem Träger (202) aufweist ein selektives Entfernen des einen oder der mehreren Bereiche (214) mittels chemischen Ätzens.
  7. Verfahren gemäß Anspruch 6, wobei das selektive Entfernen des einen oder der mehreren Bereiche (214) von dem Träger (202) aufweist ein selektives Entfernen des einen oder der mehreren Bereiche (214) mittels Plasmaätzens.
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, ferner aufweisend • Ausbilden einer oder mehrerer Schichten (232) über den Rückseiten der Mehrzahl von Chips (206a, 206b) und Abscheiden eines Füllmaterials (242) in den einen oder den mehreren Zwischenräumen (234), die die Mehrzahl von Chips (216a, 216b) voneinander trennen; • wobei das Ausbilden der einen oder der mehreren Schichten (232) und das Abscheiden des Füllmaterials (242) ausgeführt wird vor dem anschließenden Ausbilden der mindestens einen Metallisierungsschicht (244) zum Einhäusen der Chips (216a, 216b) über den Rückseiten (206a, 206b) der Chips (216a, 216b).
  9. Verfahren gemäß einem der Ansprüche 1 bis 8, wobei das Abscheiden des Füllmaterials (242) in den einen oder den mehreren Zwischenräumen (234), die die Mehrzahl von Chips (216a, 216b) voneinander trennen, verhindert, dass die mindestens eine Metallisierungsschicht (244) in dem einen oder die mehreren Zwischenräumen (234), die die Mehrzahl der Chips (216a, 216b) voneinander trennen, ausgebildet wird.
  10. Verfahren gemäß Anspruch 1 bis 9, wobei das Ausbilden der einen oder der mehreren Schichten (232) über den Rückseiten der Mehrzahl von Chips (206a, 206b) das Ausbilden einer Keimschicht (232b) über den Rückseiten (206a, 206b) der Mehrzahl von Chips (216a, 216b) zum elektrochemischen Abscheiden der mindestens einen Metallisierungsschicht (244) aufweist.
  11. Verfahren gemäß einem der Ansprüche 1 bis 10, wobei das Ausbilden der einen oder der mehreren Schichten (232) über den Rückseiten (206a, 206b) der Mehrzahl von Chips (216a, 216b) das Ausbilden einer Sperrschicht (232a) über den Rückseiten (206a, 206b) der Mehrzahl von Chips (216a, 216b) aufweist.
  12. Verfahren gemäß einem der Ansprüche 1 bis 11, wobei das Ausbilden der einen oder der mehreren Schichten (232) über den Rückseiten (206a, 206b) der Mehrzahl von Chips (216a, 216b) das Ausbilden der einen oder der mehreren Schichten (232) in dem einen oder den mehreren Zwischenräumen (234), die die Mehrzahl von Chips (216a, 216b) voneinander trennen, aufweist.
  13. Verfahren gemäß einem der Ansprüche 1 bis 12, wobei ein anschließendes Ausbilden der mindestens einen Metallisierungsschicht (244) über den Rückseiten (206a, 206b) der Mehrzahl von Chips (216a, 216b) ein anschließendes Ausbilden einer rückseitigen Metallisierungsschicht (244) über den Rückseiten (206a, 206b) der Mehrzahl von Chips (216a, 216b) aufweist.
  14. Verfahren gemäß einem der Ansprüche 1 bis 13, wobei das anschließende Ausbilden der mindestens einen Metallisierungsschicht (244) über den Rückseiten (206a, 206b) der Mehrzahl von Chips (216a, 216b) ein anschließendes Ausbilden der mindestens einen Metallisierungsschicht (244) zum Ausbilden eines eutektischen Haftmittels zwischen mindestens einem Chip (216a, 216b) der Mehrzahl von Chips (216a, 216b) und dem Chipgehäuse aufweist.
  15. Verfahren gemäß einem der Ansprüche 1 bis 14, wobei das Einhäusen der Chips (216a, 216b) ein Befestigen mindestens eines Chips (216a, 216b) der Mehrzahl von Chips (216a, 216b) an einem Chipgehäuse mittels der mindestens einen Metallisierungsschicht (244) aufweist.
  16. Verfahren gemäß Anspruch 15, wobei das Chipgehäuse einen Bonddraht aufweist.
  17. Verfahren gemäß Anspruch 15 oder 16, wobei das Chipgehäuse einen Chipträger zum Tragen von Chips aufweist.
  18. Bearbeitungsvorrichtung (346) zum Trennen einer Mehrzahl von Chips (216a, 216b), wobei die Bearbeitungsvorrichtung (346) aufweist: • eine Trennvorrichtung (348), eingerichtet zum selektiven Entfernen eines oder mehrerer Bereiche (214) eines Trägers (202), der eine Mehrzahl von Chips (216a, 216b) aufweist, zum Trennen der Mehrzahl von Chips (216a, 216b) entlang des selektiv entfernten einen oder der selektiv entfernten mehreren Bereiche (214), wobei der eine oder die mehreren Bereiche (214) zwischen den Chips (216a, 216b) angeordnet sind, wobei durch das selektive Entfernen eines oder mehrerer Bereiche (214) ein oder mehrere Zwischenräume (234) mit Seitenwänden (236, 238) zwischen der Mehrzahl von Chips (216a, 216b) gebildet werden; • eine Abscheidevorrichtung (352), eingerichtet zum Ausbilden einer oder mehrerer Schichten (232) über den Rückseiten (206a, 206b) der Mehrzahl von Chips (216a, 216b) und in dem einen oder in den mehreren Zwischenräumen (234), eingerichtet zum Abscheiden eines Füllmaterials (242) in den einen oder in die mehreren Zwischenräume (234), die die Mehrzahl von Chips (216a, 216b) voneinander trennen, und eingerichtet zum anschließenden Ausbilden mindestens einer Metallisierungsschicht (244) zum Einhäusen der Chips (216a, 216b) über den Rückseiten (206a, 206b) der Mehrzahl von Chips (216a, 216b), wobei das Füllmaterial (242) in dem einen oder den mehreren Zwischenräumen (234) verhindert, dass die mindestens eine Metallisierungsschicht (244) auf den Seitenwänden (236, 238) des einen oder der mehreren Zwischenräume (234) ausgebildet wird, wobei das Füllmaterial (242) nach dem Ausbilden der mindestens einen Metallisierungsschicht (244) von dem einen oder den mehreren Zwischenräumen (234), die die Mehrzahl der Chips (216a, 216b) voneinander trennen, entfernt wird und wobei nach dem Entfernen des Füllmaterials (242) die eine oder die mehreren Schichten (232) von dem einen oder den mehreren Zwischenräumen (234), die die Mehrzahl der Chips (216a, 216b) voneinander trennen, entfernt werden; • eine Einhäuse-Vorrichtung (354) zum Einhäusen der Chips (216a, 216b); und • eine Einbring-Vorrichtung (356) zum Einbringen der vereinzelten Chips (216a, 216b) in die Abscheidevorrichtung (352).
DE102012110606.1A 2011-11-07 2012-11-06 Verfahren zum Trennen einer Mehrzahl von Chips und Bearbeitungsvorrichtung zum Trennen einer Mehrzahl von Chips Active DE102012110606B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/290,201 2011-11-07
US13/290,201 US9165895B2 (en) 2011-11-07 2011-11-07 Method for separating a plurality of dies and a processing device for separating a plurality of dies

Publications (2)

Publication Number Publication Date
DE102012110606A1 DE102012110606A1 (de) 2013-05-08
DE102012110606B4 true DE102012110606B4 (de) 2018-07-12

Family

ID=48129064

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012110606.1A Active DE102012110606B4 (de) 2011-11-07 2012-11-06 Verfahren zum Trennen einer Mehrzahl von Chips und Bearbeitungsvorrichtung zum Trennen einer Mehrzahl von Chips

Country Status (3)

Country Link
US (1) US9165895B2 (de)
CN (1) CN103094170B (de)
DE (1) DE102012110606B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219011B2 (en) 2013-08-29 2015-12-22 Infineon Technologies Ag Separation of chips on a substrate
US9196519B2 (en) 2013-11-21 2015-11-24 Globalfoundries Inc. Achieving uniform capacitance between an electrostatic chuck and a semiconductor wafer
US9449876B2 (en) * 2014-01-17 2016-09-20 Infineon Technologies Ag Singulation of semiconductor dies with contact metallization by electrical discharge machining
CN107195606A (zh) * 2017-06-26 2017-09-22 昆山昊盛泰纳米科技有限公司 一种硅片背面金属化薄膜及其制作方法
US10607889B1 (en) * 2018-09-19 2020-03-31 Semiconductor Components Industries, Llc Jet ablation die singulation systems and related methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998238A (en) 1994-10-26 1999-12-07 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor device
US20020048903A1 (en) 1999-05-18 2002-04-25 Katsuya Kosaki Semiconductor device
US20070212854A1 (en) 2006-03-09 2007-09-13 Chen-Fu Chu Method of separating semiconductor dies
WO2008019377A2 (en) 2006-08-07 2008-02-14 Semi-Photonics Co., Ltd. Method of separating semiconductor dies

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040108217A1 (en) * 2002-12-05 2004-06-10 Dubin Valery M. Methods for forming copper interconnect structures by co-plating of noble metals and structures formed thereby
JP2004228152A (ja) 2003-01-20 2004-08-12 Shinko Electric Ind Co Ltd ウエハのダイシング方法
TWI228295B (en) * 2003-11-10 2005-02-21 Shih-Hsien Tseng IC structure and a manufacturing method
KR100632004B1 (ko) * 2005-08-12 2006-10-09 삼성전기주식회사 질화물 단결정 기판 제조방법 및 질화물 반도체 발광소자 제조방법
US9159888B2 (en) * 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
JP4539773B2 (ja) * 2008-03-07 2010-09-08 株式会社デンソー 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998238A (en) 1994-10-26 1999-12-07 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor device
US20020048903A1 (en) 1999-05-18 2002-04-25 Katsuya Kosaki Semiconductor device
US20070212854A1 (en) 2006-03-09 2007-09-13 Chen-Fu Chu Method of separating semiconductor dies
WO2008019377A2 (en) 2006-08-07 2008-02-14 Semi-Photonics Co., Ltd. Method of separating semiconductor dies

Also Published As

Publication number Publication date
CN103094170B (zh) 2016-07-06
US9165895B2 (en) 2015-10-20
CN103094170A (zh) 2013-05-08
US20130115736A1 (en) 2013-05-09
DE102012110606A1 (de) 2013-05-08

Similar Documents

Publication Publication Date Title
DE102019115275B4 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102017123045B4 (de) Integrierter Schaltkreis und Verfahren zur Herstellung eines integrierten Schaltkreises
DE102016100270B4 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE102015114903B4 (de) Dreidimensionale integrierte Schaltungsstruktur und gebondete Struktur
DE102012110606B4 (de) Verfahren zum Trennen einer Mehrzahl von Chips und Bearbeitungsvorrichtung zum Trennen einer Mehrzahl von Chips
DE102013108946B4 (de) Halbleitervorrichtung
DE102013104048B4 (de) Verfahren zum Ausbilden von Halbleiterbauelementen
DE102014115653A1 (de) Elektrisch leitfähiger Rahmen auf einem Substrat zum Aufnehmen von elektronischen Chips
DE102013112797B4 (de) Anordnung mit halbleitervorrichtung einschliesslich eines chipträgers, halbleiterwafer und verfahren zum herstellen einer halbleitervorrichtung
DE102018117689A1 (de) Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
DE102013108585B4 (de) Halbleitervorrichtung mit einer entspannungsschicht und herstellungsverfahren
DE102018106434B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102012111358A1 (de) Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
DE102015104476A1 (de) Kerbenvorbereitung für Rückseitenmetallisierung
DE102010017371A1 (de) Teststrukturen und -verfahren für Halbleiterbauelemente
DE102016100565B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102013221788B4 (de) Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
DE102019002710A1 (de) SOI-Substrat und verwandte Verfahren
DE102012111520B4 (de) Leiterrahmen-freies und Die-Befestigungsprozess-Material-freies Chipgehäuse und Verfahren zum Bilden eines Leiterrahmen-freien und Die-Befestigungsprozess-Material-freien Chipgehäuses
DE102015104507B4 (de) Integrierte Fan-Out-Struktur mit Öffnungen in einer Pufferschicht und deren Herstellungsverfahren
DE102014110362A1 (de) Leitende Kontaktinseln und Verfahren zu ihrer Herstellung
DE102016118709B3 (de) Schutzvorrichtung vor elektrostatischer entladung und elektronische schaltvorrichtung
DE102018103169A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102012109868B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102017109670B4 (de) Herstellungsverfahren für ein Chippackage mit Seitenwandmetallisierung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative