DE112018003116T5 - Halbleiterbauelementherstellungsverfahren und struktur mit befestigtem wafer - Google Patents

Halbleiterbauelementherstellungsverfahren und struktur mit befestigtem wafer Download PDF

Info

Publication number
DE112018003116T5
DE112018003116T5 DE112018003116.0T DE112018003116T DE112018003116T5 DE 112018003116 T5 DE112018003116 T5 DE 112018003116T5 DE 112018003116 T DE112018003116 T DE 112018003116T DE 112018003116 T5 DE112018003116 T5 DE 112018003116T5
Authority
DE
Germany
Prior art keywords
semiconductor wafer
wafer
semiconductor
source
wafer source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018003116.0T
Other languages
English (en)
Inventor
Masatoshi Aketa
Kazunori Fuji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE112018003116T5 publication Critical patent/DE112018003116T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/04—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices

Abstract

Ein Verfahren zur Herstellung eines Halbleiterbauelements weist einen Schritt des Vorbereitens einer Halbleiterwaferquelle, die eine erste Hauptfläche auf einer Seite, eine zweite Hauptfläche auf der anderen Seite und eine die erste Hauptfläche und die zweite Hauptfläche verbindende Seitenwand aufweist, einen Elementbildungsschritt des Einrichtens mehrerer Elementbildungsgebiete auf der ersten Hauptfläche der Halbleiterwaferquelle und Bildens eines Halbleiterelements in jedem der mehreren Elementbildungsgebiete und einen Waferquellentrennschritt des Abschneidens der Halbleiterwaferquelle von einem Dickenrichtungszwischenteil entlang einer Horizontalrichtung parallel zu der ersten Hauptfläche und Trennens der Halbleiterwaferquelle in einen Elementbildungswafer und einen kein Element bildenden Wafer nach dem Elementbildungsschritt auf.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements und eine Struktur mit befestigtem Wafer.
  • Stand der Technik
  • Patentliteratur 1 offenbart ein Verfahren zur Herstellung eines Halbleiterbauelements, das einen Schritt des Schleifens und Dünnens eines Halbleiterwafers und einen Schritt des Ausschneidens mehrerer Halbleiterchips (Halbleiterbauelemente) aus dem gedünnten Halbleiterwafer beinhaltet.
  • Liste der Anführungen
  • Patentliteratur
  • Patentliteratur 1: japanische Patentanmeldungsveröffentlichung Nr. 2010-016188.
  • Kurzdarstellung der Erfindung
  • Technisches Problem
  • In den letzten Jahren sind mit der Entwicklung der Halbleiterbauelementherstellungstechnologie Halbleiterbauelemente dünner gemacht worden. Andererseits wurde mit der Entwicklung der Halbleiterbauelementherstellungstechnologie der Durchmesser von Halbleiterwafern vergrößert. Ein Halbleiterwafer weist im Hinblick auf ein Unterbinden eines Durchbiegens usw. aufgrund seines Eigengewichts im Verhältnis zu einer Größe des Durchmessers eine vergrößerte Dicke auf. Das heißt, die Halbleiterwaferherstellungstechnologie entwickelt sich in Richtung eines Vergrößerns der Dicke des Halbleiterwafers im Gegensatz zu der Herstellungstechnologie des Halbleiterbauelements, die die Dicke des Halbleiterbauelements reduzieren will.
  • In einem herkömmlichen Herstellungsverfahren, das in Patentliteratur 1 offenbart ist, werden mehrere Halbleiterbauelemente nach dem Schleifen und Dünnen eines dicken Halbleiterwafers ausgeschnitten. Dieses Herstellungsverfahren kann unabhängig von der Dicke eines Halbleiterwafers ein Halbleiterbauelement mit einer gewünschten Dicke herstellen.
  • Bei dem herkömmlichen Herstellungsverfahren vergrößert sich jedoch der durch Schleifen zu entfernende Teil des Halbleiterwafers, wenn die Dicke eines Halbleiterwafers vergrößert ist. Das heißt, gemäß dem herkömmlichen Herstellungsverfahren führt ein Halbleiterwafer mit einem größeren Durchmesser und einer größeren Dicke zu einer längeren Schleifzeit zum Dünnen eines Halbleiterbauelements und ferner zu einer relativen Verringerung der Anzahl erhaltener Halbleiterbauelemente pro Volumeneinheit im Vergleich zu einem Halbleiterwafer mit einem kleineren Durchmesser und einer geringeren Dicke. Aus diesem Grunde kann der Halbleiterwafer nicht effizient verbraucht werden.
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung stellt ein Verfahren zur Herstellung eines Halbleiterbauelements, das einen Halbleiterwafer effizient verbrauchen kann, und eine Struktur mit befestigtem Wafer, die auch dazu in der Lage ist, bereit.
  • Lösung des Problems
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung stellt ein Verfahren zur Herstellung eines Halbleiterbauelements bereit, das einen Schritt des Vorbereitens einer Halbleiterwaferquelle, die eine erste Hauptfläche auf einer Seite, eine zweite Hauptfläche auf der anderen Seite und eine die erste Hauptfläche und die zweite Hauptfläche verbindende Seitenwand aufweist, einen Elementbildungsschritt des Einrichtens mehrerer Elementbildungsgebiete auf der ersten Hauptfläche der Halbleiterwaferquelle und Bildens eines Halbleiterelements in jedem der mehreren Elementbildungsgebiete und einen Waferquellentrennschritt des Abschneidens der Halbleiterwaferquelle ausgehend von einem Dickenrichtungszwischenteil bzw. von einem in Dickenrichtung mittleren Abschnitt entlang einer Horizontalrichtung parallel zu der ersten Hauptfläche und des Trennens der Halbleiterwaferquelle in einen Elementbildungswafer (elementbildenden Wafer) und einen kein Element bildenden Wafer nach dem Elementbildungsschritt aufweist.
  • Gemäß diesem Verfahren zur Herstellung des Halbleiterbauelements kann der kein Element bildende Wafer, obgleich mehrere Halbleiterbauelemente aus dem Elementbildungswafer (elementbildenden Wafer) ausgeschnitten werden können, auch als eine neue Halbleiterwaferquelle wiederverwendet werden. Dadurch ist es möglich, eine Herstellungsverzögerung zu unterbinden und auch einen übermäßigen Verbrauch der Halbleiterwaferquelle zu unterbinden. Somit ist es möglich, das Verfahren zur Herstellung des Halbleiterbauelements bereitzustellen, das die Halbleiterwaferquelle effizient verbrauchen kann.
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung stellt eine Struktur mit befestigtem Wafer bereit, die eine Halbleiterwaferquelle mit einer ersten Hauptfläche als eine Elementbildungsfläche und einer zweiten Hauptfläche, die auf der der ersten Hauptfläche gegenüberliegenden Seite positioniert ist, aufweist und eine ausreichende Dicke hat, so dass sie entlang einer Horizontalrichtung parallel zu der ersten Hauptfläche von einem Dickenrichtungszwischenteil geschnitten werden kann, und ein Stützglied mit einer ersten Stützhauptfläche, die an der zweiten Hauptfläche der Halbleiterwaferquelle befestigt ist, und einer zweiten Stützhauptfläche, die auf der der ersten Stützhauptfläche gegenüberliegenden Seite positioniert ist, aufweist.
  • Gemäß dieser Struktur mit befestigtem Wafer kann die Halbleiterwaferquelle, die ein Halbleiterelement in der ersten Hauptfläche aufweist, entlang einer Horizontalrichtung parallel zu der ersten Hauptfläche von einem Dickenrichtungszwischenteil davon geschnitten werden. Dadurch ist es möglich, die Halbleiterwaferquelle in einen Elementbildungswafer (elementbildenden Wafer), der ein Halbleiterelement aufweist, und einen kein Element bildenden Wafer zu trennen.
  • Obgleich mehrere Halbleiterbauelemente aus dem Elementbildungswafer ausgeschnitten werden können, kann dann der auf dem Stützglied gestützte kein Element bildende Wafer auch als eine neue Halbleiterwaferquelle wiederverwendet werden. Dadurch ist es möglich, eine Herstellungsverzögerung zu unterbinden und auch einen übermäßigen Verbrauch der Halbleiterwaferquelle zu unterbinden. Somit ist es möglich, eine Struktur mit befestigtem Wafer bereitzustellen, die die Halbleiterwaferquelle effizient verbrauchen kann.
  • Die oben genannten oder andere Aufgaben, Merkmale und Wirkungen der vorliegenden Erfindung werden durch die folgende Beschreibung bevorzugter Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen verdeutlicht. Kurze Beschreibung der Zeichnungen
    • [1A] 1A ist eine perspektivische Ansicht zum Beschreiben eines Beispiels für eine Halbleiterwaferquelle, die auf ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung angewandt werden kann.
    • [1B] 1B ist eine perspektivische Ansicht zum Beschreiben eines Beispiels für eine Struktur mit befestigtem Wafer, die auf das Verfahren zur Herstellung des Halbleiterbauelements gemäß der ersten bevorzugten Ausführungsform der vorliegenden Erfindung angewandt werden kann.
    • [2A] 2A ist ein Flussdiagramm zum Beschreiben des Verfahrens zur Herstellung des Halbleiterbauelements gemäß der ersten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [2B] 2B ist ein Flussdiagramm zum Beschreiben eines an einem aus einem in 2A gezeigten Schritt erhaltenen Elementbildungswafer durchgeführten Schritts.
    • [3A] 3A ist eine schematische Querschnittsansicht zum Beschreiben des in 2A und 2B gezeigten Herstellungsverfahrens.
    • [3B] 3B ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 3A anschließenden Schritts.
    • [3C] 3C ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 3B anschließenden Schritts.
    • [3D] 3D ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 3C anschließenden Schritts.
    • [3E] 3E ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 3D anschließenden Schritts.
    • [3F] 3F ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 3E anschließenden Schritts.
    • [3G] 3G ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 3F anschließenden Schritts.
    • [3H] 3H ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 3G anschließenden Schritts.
    • [3I] 3I ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 3H anschließenden Schritts.
    • [3J] 3J ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 3I anschließenden Schritts.
    • [3K] 3K ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 3J anschließenden Schritts.
    • [4] 4 ist ein Flussdiagramm zum Beschreiben eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [5] 5 ist ein Flussdiagramm zum Beschreiben eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [6A] 6A ist ein Flussdiagramm zum Beschreiben eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [6B] 6B ist ein Flussdiagramm zum Beschreiben eines an einem aus einem in 6A gezeigten Schritt erhaltenen Elementbildungswafer durchgeführten Schritts.
    • [7A] 7A ist eine schematische Querschnittsansicht zum Beschreiben des in 6A und 6B gezeigten Herstellungsverfahrens.
    • [7B] 7B ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 7A anschließenden Schritts.
    • [7C] 7C ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 3B anschließenden Schritts.
    • [7D] 7D ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 7C anschließenden Schritts.
    • [7E] 7E ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 7D anschließenden Schritts.
    • [7F] 7F ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 7E anschließenden Schritts.
    • [7G] 7G ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 7F anschließenden Schritts.
    • [8A] 8A ist ein Flussdiagramm zum Beschreiben eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einer fünften bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [8B] 8B ist ein Flussdiagramm zum Beschreiben eines an einem aus einem in 8A gezeigten Schritt erhaltenen Elementbildungswafer durchgeführten Schritts.
    • [9A] 9A ist eine schematische Querschnittsansicht zum Beschreiben des in 8A und 8B gezeigten Herstellungsverfahrens.
    • [9B] 9B ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 9A anschließenden Schritts.
    • [9C] 9C ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 9B anschließenden Schritts.
    • [9D] 9D ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 9C anschließenden Schritts.
    • [9E] 9E ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 9D anschließenden Schritts.
    • [9F] 9F ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 9E anschließenden Schritts.
    • [9G] 9G ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 9F anschließenden Schritts.
    • [9H] 9H ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 9G anschließenden Schritts.
    • [9I] 9I ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 9H anschließenden Schritts.
    • [9J] 9J ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 9I anschließenden Schritts.
    • [9K] 9K ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 9J anschließenden Schritts.
    • [9L] 9L ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 9K anschließenden Schritts.
    • [9M] 9M ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 9L anschließenden Schritts.
    • [10] 10 ist eine Querschnittsansicht, die ein Halbleiterbauelement gemäß einem Beispiel der vorliegenden Erfindung zeigt.
    • [11A] 11A ist ein Flussdiagramm zum Beschreiben eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einer sechsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [11B] 11 B ist ein Flussdiagramm zum Beschreiben eines an einem aus einem in 11A gezeigten Schritt erhaltenen Elementbildungswafer durchgeführten Schritts.
    • [12A] 12A ist eine schematische Querschnittsansicht zum Beschreiben des in 11A und 11 B gezeigten Herstellungsverfahrens durch Anwenden des in 11A in 11B gezeigten Herstellungsverfahrens auf das Verfahren zur Herstellung des in 10 gezeigten Halbleiterbauelements.
    • [12B] 12B ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 12A anschließenden Schritts.
    • [12C] 12C ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 12B anschließenden Schritts.
    • [12D] 12D ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 12C anschließenden Schritts.
    • [12E] 12E ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 12D anschließenden Schritts.
    • [12F] 12F ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 12E anschließenden Schritts.
    • [12G] 12G ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 12F anschließenden Schritts.
    • [12H] 12H ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 12G anschließenden Schritts.
    • [121] 121 ist eine Querschnittsansicht zum Beschreiben eines sich an den Schritt von 12H anschließenden Schritts.
    • [13] 13 ist eine Querschnittsansicht, die ein erstes Modifikationsbeispiel für eine Struktur mit befestigtem Wafer zeigt.
    • [14] 14 ist eine perspektivische Ansicht, die ein zweites Modifikationsbeispiel für die Struktur mit befestigtem Wafer zeigt.
  • Beschreibung der Ausführungsformen
  • 1A ist eine perspektivische Ansicht zum Beschreiben eines Beispiels für eine Halbleiterwaferquelle 1, die auf das Verfahren zur Herstellung des Halbleiterbauelements gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung angewandt werden kann.
  • Mit Bezugnahme auf 1A kann eine scheibenförmige Halbleiterwaferquelle 1 auf die Herstellung eines Halbleiterbauelements angewandt werden. Bei dieser Durchführungsart weist die Halbleiterwaferquelle 1 SiC (Siliciumcarbid) auf. Insbesondere ist die Halbleiterwaferquelle 1 aus einem monokristallinen SiC-Halbleiterwafer gebildet.
  • Die Halbleiterwaferquelle 1 weist eine erste Hauptfläche 2 auf einer Seite, eine zweite Hauptfläche 3 auf der anderen Seite und eine die erste Hauptfläche 2 und die zweiten Hauptfläche 3 verbindende Seitenwand 4 auf. Die erste Hauptfläche 2 der Halbleiterwaferquelle 1 ist eine Elementbildungsfläche, in der ein Halbleiterelement gebildet wird.
  • Die Halbleiterwaferquelle 1 weist eine Dicke T1 auf, die ein Schneiden entlang einer Horizontalrichtung parallel zur ersten Hauptfläche 2 von einem Dickenrichtungszwischenteil davon gestattet. Die Dicke T1 der Halbleiterwaferquelle 1 übersteigt die Dicke eines Halbleitersubstrats eines Halbleiterbauelements (Halbleiterchips), das (der) erhalten werden soll. Die Dicke T1 der Halbleiterwaferquelle 1 darf nicht weniger als 100 µm und nicht mehr als 1000 µm betragen. Die Dicke T1 der Halbleiterwaferquelle 1 darf nicht weniger als 250 µm und nicht mehr als 500 µm betragen.
  • Die Halbleiterwaferquelle 1 weist einen ersten Waferrandteil 5 und einen zweiten Waferrandteil 6 auf. Der erste Waferrandteil 5 verbindet die erste Hauptfläche 2 und die Seitenwand 4. Insbesondere verbindet der erste Waferrandteil 5 die erste Hauptfläche 2 und die Seitenwand 4 in einem rechten Winkel. Das heißt, der erste Waferrandteil 5 ist nicht abgeschrägt.
  • Der zweite Waferrandteil 6 verbindet die zweite Hauptfläche 3 und die Seitenwand 4. Insbesondere verbindet der zweite Waferrandteil 6 die zweite Hauptfläche 3 und die Seitenwand 4 in einem rechten Winkel. Das heißt, der zweite Waferrandteil 6 ist nicht abgeschrägt. Bei der Halbleiterwaferquelle 1 wird bevorzugt, dass mindestens der zweite Waferrandteil 6 nicht abgeschrägt ist.
  • In der Halbleiterwaferquelle 1 ist eine erste Ausrichtungsabflachung 7 (erste Markierung) ausgebildet, die eine Kristallausrichtung angibt. Die erste Ausrichtungsabflachung 7 weist einen gekerbten Teil auf, der an einem Umfangsrand der Halbleiterwaferquelle 1 ausgebildet ist. Die erste Ausrichtungsabflachung 7 erstreckt sich linear an einem Umfangsrand der Halbleiterwaferquelle 1.
  • In der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 sind mehrere Elementbildungsgebiete 10 (Chipbildungsgebiete) eingerichtet. In jedem der mehreren Elementbildungsgebiete 10 ist ein Halbleiterelement 11 ausgebildet. Die mehreren Elementbildungsgebiete 10 können in einer Matrixform in gegenseitigem Abstand voneinander eingerichtet sein. Jedes der Elementbildungsgebiete 10 kann bei Betrachtung in Draufsicht aus einer Normalrichtung der ersten Hauptfläche 2 in einer Rechteckform eingerichtet sein.
  • Das Halbleiterelement 11 kann verschiedene funktionale Elemente aufweisen, die durch Verwendung eines Halbleitermaterials, Eigenschaften von Halbleitermaterialien oder dergleichen gebildet sind. Das Halbleiterelement 11 kann mindestens eines von einem Halbleitergleichrichterelement, einem Halbleiterschaltelement und einem passiven Halbleiterelement beinhalten.
  • Das Halbleitergleichrichterelement kann verschiedene Arten von Diodenelementen, wie zum Beispiel eine Diode mit pn-Übergang, eine Zener-Diode, eine Schottky-Barriere-Diode und eine Fast-Recovery-Diode, beinhalten. Das Halbleiterschaltelement kann verschiedene Arten von Transistoren, wie zum Beispiel einen Bipolartransistor, einen MISFET (Metal Insulator Semiconductor Field Effekt Transistor) und einen IGBT (Insulated Gate Bipolar Transistor) beinhalten. Das passive Halbleiterelement kann verschiedene Arten von passiven Elementen, wie zum Beispiel einen Kondensator, einen Widerstand und eine Drosselspule, beinhalten.
  • Das Halbleiterelement 11 kann ein Schaltungsnetzwerk aufweisen, in dem beliebige zwei oder mehr von einem Halbleitergleichrichterelement, einem Halbleiterschaltelement und einem passiven Halbleiterelement selektiv kombiniert sind. Das Schaltungsnetzwerk kann einen Teil oder eine Gesamtheit einer integrierten Schaltung bilden.
  • Die integrierte Schaltung kann eine SSI (Small Scale Integration), eine LSI (Large Scale Integration), eine MSI (Medium Scale Integration) und eine ULSI (Ultra-Very Large Scale Integration) aufweisen.
  • An einem Grenzgebiet zwischen den mehreren Elementbildungsgebieten 10 ist eine Zerteilungslinie 12 definiert. Die Halbleiterwaferquelle 1 wird entlang der Zerteilungslinie 12 geschnitten, derart, dass mehrere Halbleiterbauelemente ausgeschnitten werden.
  • 1B ist eine perspektivische Ansicht zum Beschreiben eines Beispiels für eine Struktur 101 mit befestigtem Wafer, die auf das Verfahren zur Herstellung des Halbleiterbauelements gemäß der ersten bevorzugten Ausführungsform der vorliegenden Erfindung angewandt werden kann.
  • Mit Bezugnahme auf 1B kann eine scheibenförmige Struktur 101 mit befestigtem Wafer auf die Herstellung des Halbleiterbauelements angewandt werden. Die Struktur 101 mit befestigtem Wafer weist eine laminierte Struktur auf, die eine Halbleiterwaferquelle 1 und ein erstes Stützglied 21 aufweist. Die Halbleiterwaferquelle 1 ist an dem ersten Stützglied 21 befestigt.
  • Gemäß der Struktur 101 mit befestigtem Wafer werden die Halbleiterwaferquelle 1 und das erste Stützglied 21 auf eine integrierte Weise gehandhabt. Dadurch wird die bequeme Handhabung der Halbleiterwaferquelle 1 verbessert. In dieser Beschreibung beinhaltet der Begriff „Handhabung“ nicht nur das Einbringen/Ausbringen einer Einrichtung zur Herstellung von Halbleiterbauelementen, sondern auch die Verteilung davon auf dem Markt. Das heißt, die Struktur 101 mit befestigtem Wafer kann ein Transaktionsobjekt auf einem Markt sein.
  • Das erste Stützglied 21 wird durch ein scheibenförmiges Substrat (Wafer) gebildet und stützt die Halbleiterwaferquelle 1 von der Seite der zweiten Hauptfläche 3 aus. Das erste Stützglied 21 weist eine erste Stützhauptfläche 22 auf einer Seite, eine zweite Stützhauptfläche 23 auf der anderen Seite und eine die erste Stützhauptfläche 22 und die zweite Stützhauptfläche 23 verbindende Stützseitenwand 24 auf.
  • Das erste Stützglied 21 weist einen ersten Stützrandteil 25 und einen zweiten Stützrandteil 26 auf. Der erste Stützrandteil 25 verbindet die erste Stützhauptfläche 22 und die Stützseitenwand 24. Der erste Stützrandteil 25 weist einen abgeschrägten Teil auf, der abgeschrägt ist. Der erste Stützrandteil 25 kann C-förmig abgeschrägt sein. Der erste Stützrandteil 25 kann R-förmig abgeschrägt sein. In diesem Fall kann der erste Stützrandteil 25 einen abgeschrägten Teil aufweisen, der in einer konvex gekrümmten Form oder in einer Form nahe einer konvex gekrümmten Form abgeschrägt ist.
  • Der erste Stützrandteil 25 kann mindestens durch ein beliebiges von einem Verarbeitungsverfahren mit Drahtsäge, einem Verarbeitungsverfahren mit Zerteilungsklinge und einem Ätzverarbeitungsverfahren abgeschrägt sein. Die bequeme Handhabung der Struktur 101 mit befestigtem Wafer wird durch Abschrägen des ersten Stützrandteils 25 verbessert.
  • Der zweite Stützrandteil 26 verbindet die zweite Stützhauptfläche 23 und die Stützseitenwand 24. Der zweite Stützrandteil 26 weist einen abgeschrägten Teil auf, der abgeschrägt worden ist. Der zweite Stützrandteil 26 kann C-förmig abgeschrägt sein. Der zweite Stützrandteil 26 kann R-förmig abgeschrägt sein. In diesem Fall kann der zweite Stützrandteil 26 einen abgeschrägten Teil aufweisen, der in einer konvex gekrümmten Form oder in einer Form nahe einer konvex gekrümmten Form abgeschrägt ist.
  • Der zweite Stützrandteil 26 kann mindestens durch ein beliebiges von einem Verarbeitungsverfahren mit Drahtsäge, einem Verarbeitungsverfahren mit Zerteilungsklinge und einem Ätzverarbeitungsverfahren abgeschrägt sein. Die bequeme Handhabung der Struktur 101 mit befestigtem Wafer wird durch Abschrägen des ersten Stützrandteils 25 verbessert.
  • Das erste Stützglied 21 stützt die Halbleiterwaferquelle 1 von der zweiten Hauptfläche 3 aus. Das heißt, die Halbleiterwaferquelle 1 ist in einer Stellung auf der ersten Stützhauptfläche 22 des ersten Stützglied 21 angeordnet, in der die zweite Hauptfläche 3 zu der ersten Stützhauptfläche 22 des ersten Stützglieds 21 weist. Die erste Stützhauptfläche 22 des ersten Stützglieds 21 ist an der zweiten Hauptfläche 3 der Halbleiterwaferquelle 1 befestigt.
  • Bei dieser Durchführungsart wird das erste Stützglied 21 so ausgebildet, dass es in einer planaren Fläche größer als die Halbleiterwaferquelle 1 ist. Die Struktur 101 mit befestigtem Wafer kann bequemer gehandhabt werden. In einem Zustand, in dem die Halbleiterwaferquelle 1 am mittleren Teil des ersten Stützglieds 21 gestützt wird, darf ein Abstand D zwischen einem Umfangsrand der Halbleiterwaferquelle 1 und einem Umfangsrand des ersten Stützglieds 21 nicht weniger als 0 mm und nicht mehr als 10 mm betragen.
  • Es können verschiedene Arten von Materialien als ein Material des ersten Stützglieds 21 verwendet werden, solange sie die Halbleiterwaferquelle 1 fixieren und stützen können. Im Hinblick auf das Stützen der Halbleiterwaferquelle 1 wird bevorzugt, dass das erste Stützglied 21 physikalische Eigenschaften hat, die relativ nahe an jenen der Halbleiterwaferquelle 1 sind. Die physikalischen Eigenschaften beinhalten zum Beispiel einen Wärmeausdehnungskoeffizienten und einen Schmelzpunkt.
  • Ein Verhältnis von Wärmeausdehnungskoeffizient des ersten Stützglieds 21 zu dem Wärmeausdehnungskoeffizienten der Halbleiterwaferquelle 1 darf nicht weniger als 0,5 und nicht mehr als 1,5 betragen. Es wird bevorzugt, dass das Wärmeausdehnungskoeffizientverhältnis nicht weniger als 0,8 und nicht mehr als 1,2 ist. Ein Schmelzpunkt des ersten Stützglieds 21 darf nicht unter einem Schmelzpunkt der Halbleiterwaferquelle 1 liegen. Der Schmelzpunkt des ersten Stützglieds 21 darf nicht unter 1600°C liegen.
  • Es wird bevorzugt, dass das erste Stützglied 21 ein Material aufweist, das von der gleichen Art wie die Halbleiterwaferquelle 1 ist. Das heißt, das erste Stützglied 21 weist vorzugsweise SiC (Siliciumcarbid) auf. Es wird besonders bevorzugt, dass das erste Stützglied 21 aus einem monokristallinen SiC-Halbleiterwafer gebildet ist. Dadurch sind physikalische Eigenschaften des ersten Stützglieds 21 ungefähr gleich jenen der Halbleiterwaferquelle 1.
  • Eine Dicke T2 des ersten Stützglieds 21 darf nicht weniger als 100 µm und nicht mehr als 1000 µm betragen. Die Dicke T2 des ersten Stützglieds 21 darf nicht weniger als 250 µm und nicht mehr als 500 µm betragen. Die Dicke T2 des ersten Stützglieds 21 kann gleich der Dicke T1 der Halbleiterwaferquelle 1 sein.
  • Bei dem Verfahren zur Herstellung des Halbleiterbauelements kann Laserlicht über das erste Stützglied 21 auf die Halbleiterwaferquelle 1 gestrahlt werden. In diesem Fall wird bevorzugt, dass das erste Stützglied 21 optisch transparent ist. Das erste Stützglied 21 ist vorzugsweise ein lichtdurchlässiger Wafer, der eine Schwächung von in die Halbleiterwaferquelle 1 gestrahltem Laserlicht unterbindet. Der lichtdurchlässige Wafer kann einen durchscheinenden Wafer und einen durchsichtigen Wafer beinhalten.
  • Das erste Stützglied 21 ist vorzugsweise ein monokristalliner Halbleiterwafer (monokristalliner SiC-Halbleiterwafer), mit dem keine Störstellen dotiert werden oder der geringe Störstellenkonzentrationen hat. In diesem Fall wird eine Absorption (Schwächung) von Laserlicht durch das erste Stützglied 21 unterbunden.
  • In einem Fall, dass das erste Stützglied 21 Störstellen aufweist, hat das erste Stützglied 21 vorzugsweise keine Störstellenkonzentrationen von mehr als 1,0 × 1018 cm-3. Es sei darauf hingewiesen, dass Laserlicht mit einer Wellenlänge von nicht mehr als 390 µm unabhängig davon, ob Störstellen dotiert sind, eine Tendenz hat, durch das aus einem monokristallinen SiC-Halbleiterwafer gebildete erste Stützglied 21 absorbiert (geschwächt) zu werden.
  • Das erste Stützglied 21 kann ein monokristalliner Halbleiterwafer (monokristalliner SiC-Halbleiterwafer) sein, der mit Vanadium dotiert ist. Das erste Stützglied 21 kann ein monokristalliner Halbleiterwafer (monokristalliner SiC-Halbleiterwafer) sein, der mit p-Störstellen dotiert ist. Das erste Stützglied 21 kann ein monokristalliner Halbleiterwafer (monokristalliner SiC-Halbleiterwafer) sein, der mit n-Störstellen dotiert ist.
  • Das erste Stützglied 21 kann ein monokristalliner Halbleiterwafer (monokristalliner SiC-Halbleiterwafer) sein, der mit p-Störstellen und n-Störstellen dotiert ist. Die p-Störstellen und die n-Störstellen können ähnliche Konzentration aufweisen. Bei anderen Durchführungsartn kann das aus verschiedenen Materialarten gebildete erste Stützglied 21 basierend auf physikalischen Eigenschaften der Halbleiterwaferquelle 1 und einer Laserlichtwellenlänge verwendet werden.
  • In dem ersten Stützglied 21 ist eine zweite Ausrichtungsabflachung 27 (zweite Markierung), die eine Kristallausrichtung usw. angibt, ausgebildet. Die zweite Ausrichtungsabflachung 27 weist einen gekerbten Teil auf, der an einem Umfangsrand des ersten Stützglieds 21 gebildet ist. Die zweite Ausrichtungsabflachung 27 erstreckt sich linear an einem Umfangsrand des ersten Stützglieds 21.
  • Die zweite Ausrichtungsabflachung 27 des ersten Stützglieds 21 kann eine Kristallausrichtung angeben, die der der ersten Ausrichtungsabflachung 7 der Halbleiterwaferquelle 1 entspricht. Dadurch ist es möglich, bei bekannter Kristallausrichtung die Halbleiterwaferquelle 1 an dem ersten Stützglied 21 zu befestigen.
  • Die zweite Ausrichtungsabflachung 27 des ersten Stützglieds 21 kann positionsmäßig auf die erste Ausrichtungsabflachung 7 der Halbleiterwaferquelle 1 ausgerichtet sein. Das heißt, die zweite Ausrichtungsabflachung 27 kann sich an einer Stelle nahe der ersten Ausrichtungsabflachung 7 parallel entlang der ersten Ausrichtungsabflachung 7 erstrecken.
  • Dadurch steht die Kristallausrichtung der Halbleiterwaferquelle 1 in Einklang mit der des ersten Stützglieds 21, wodurch ermöglicht wird, die Kristallausrichtung der Halbleiterwaferquelle 1 leicht zu beurteilen. Dadurch kann die bequeme Handhabung der Struktur 101 mit befestigtem Wafer verbessert werden.
  • 2A ist ein Flussdiagramm zum Beschreiben des Verfahrens zur Herstellung des Halbleiterbauelements gemäß der ersten bevorzugten Ausführungsform der vorliegenden Erfindung. 2B ist ein Flussdiagramm zum Beschreiben eines an einem aus einem in 2A gezeigten Schritt erhaltenen Elementbildungswafer 41 (einer neuen Halbleiterwaferquelle 51, einem elementbildenden Wafer) durchgeführten Schritts.
  • 3A bis 3K sind jeweils schematische Querschnittsansichten zum Beschreiben des in 2A und 2B gezeigten Herstellungsverfahrens. In 3A bis 3K werden für eine zweckmäßige Beschreibung eine Struktur der Halbleiterwaferquelle 1 und die des ersten Stützglieds 21 auf eine vereinfachte Weise gezeigt.
  • Mit Bezugnahme auf 3A wird zunächst die Halbleiterwaferquelle 1 vorbereitet (Schritt S1 von 2A). Das erste Stützglied 21 wird auch vorbereitet.
  • Mit Bezugnahme auf 3B wird als Nächstes die Halbleiterwaferquelle 1 an dem ersten Stützglied 21 befestigt (Schritt S2 von 2A). Die Halbleiterwaferquelle 1 wird in einer solchen Stellung an dem ersten Stützglied 21 befestigt, dass die zweite Hauptfläche 3 zu der ersten Stützhauptfläche 22 des ersten Stützglieds 21 weist. Dadurch wird die Struktur 101 mit befestigtem Wafer gebildet.
  • Die Halbleiterwaferquelle 1 kann durch ein Klebemittel an dem ersten Stützglied 21 befestigt werden. In einem Fall, dass die Halbleiterwaferquelle 1 und das erste Stützglied 21 aus der gleichen Art von Material (SiC) hergestellt sind, kann die Halbleiterwaferquelle 1 durch ein DWB-Verfahren (DWB - direct wafer bonding) mit dem ersten Stützglied 21 verbunden werden. Das DWB-Verfahren kann ein Verbindungsverfahren bei Raumtemperatur, ein Hydroxylgruppenverbindungsverfahren oder ein Plasmaverbindungsverfahren beinhalten.
  • Bei dem Verbindungsverfahren bei Raumtemperatur werden zunächst lonenstrahlen sowohl auf die zweite Hauptfläche 3 der Halbleiterwaferquelle 1 als auch auf die erste Stützhauptfläche 22 des ersten Stützglieds 21 gestrahlt. Dadurch wird sowohl auf der zweiten Hauptfläche 3 der Halbleiterwaferquelle 1 als auch auf der ersten Stützhauptfläche 22 des ersten Stützglieds 21 eine Atombindung gebildet. Danach wird die zweite Hauptfläche 3 der Halbleiterwaferquelle 1 an der ersten Stützhauptfläche 22 des ersten Stützglieds 21 befestigt.
  • Bei dem Hydroxylgruppenverbindungsverfahren wird zunächst eine hydrophile Behandlung sowohl an der zweiten Hauptfläche 3 der Halbleiterwaferquelle 1 als auch an der ersten Stützhauptfläche 22 des ersten Stützglieds 21 durchgeführt. Es kann eine oxidierende chemische Flüssigkeit, wie zum Beispiel Schwefelsäure/Wasserstoffperoxid bei der hydrophilen Behandlung verwendet werden. Dadurch wird sowohl in die zweite Hauptfläche 3 der Halbleiterwaferquelle 1 als auch in die erste Stützhauptfläche 22 des ersten Stützglieds 21 eine Hydroxylgruppe eingebracht. Danach wird die zweite Hauptfläche 3 der Halbleiterwaferquelle 1 an der ersten Stützhauptfläche 22 des ersten Stützglieds 21 befestigt.
  • Bei dem Plasmaverbindungsverfahren wird zunächst eine Sauerstoffplasmabehandlung sowohl an der zweiten Hauptfläche 3 der Halbleiterwaferquelle 1 als auch an der ersten Stützhauptfläche 22 des ersten Stützglieds 21 durchgeführt. Dadurch wird sowohl auf der zweiten Hauptfläche 3 der Halbleiterwaferquelle 1 als auch auf der ersten Stützhauptfläche 22 des ersten Stützglieds 21 ein aktives Gebiet gebildet. Das aktive Gebiet kann eine Hydroxylgruppe und/oder ein Atom mit einer Atombindung aufweisen. Danach wird die zweite Hauptfläche 3 der Halbleiterwaferquelle 1 an der ersten Stützhauptfläche 22 des ersten Stützglieds 21 befestigt.
  • Bei dem DWB-Verfahren kann wie erforderlich ein Wärmebehandlungsprozess und/oder ein Pressprozess zum Erhöhen einer Bindungsfestigkeit zwischen der Halbleiterwaferquelle 1 und dem ersten Stützglied 21 durchgeführt werden.
  • Die Struktur 101 mit befestigtem Wafer kann eine Verbindungschicht 28 aufweisen, die die Halbleiterwaferquelle 1 und das erste Stützglied 21 an einem Grenzgebiet zwischen der Halbleiterwaferquelle 1 und dem ersten Stützglied 21 verbindet. In einem Fall, dass die Halbleiterwaferquelle 1 und das erste Stützglied 21 durch ein Klebemittel befestigt sind, kann die Verbindungschicht 28 ein Klebemittel aufweisen.
  • In einem Fall, dass die Halbleiterwaferquelle 1 und das erste Stützglied 21 durch das DWB-Verfahren befestigt sind, kann die Verbindungschicht 28 eine Halbleiterverbindungschicht aufweisen. Die Halbleiterverbindungschicht kann einen kristallinen Zustand haben, der von einem kristallinen Zustand der Halbleiterwaferquelle 1 und/oder einem kristallinen Zustand des ersten Stützglieds 21 verschieden ist. Die Halbleiterverbindungschicht kann eine amorphe Schicht aufweisen. Die amorphe Schicht kann ein Material der Halbleiterwaferquelle 1 und/oder ein Material des ersten Stützglieds 21 aufweisen.
  • Mit Bezugnahme auf 3C wird als Nächstes das Halbleiterelement 11 in jedem der mehreren in der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 eingerichteten Elementbildungsgebiete 10 gebildet (Schritt S3 von 2A).
  • Ein Schritt des Bildens des Halbleiterelements 11 kann einen Schritt des Polierens der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 beinhalten. Der Schritt des Bildens des Halbleiterelements 11 kann einen Schritt des Bildens einer Epitaxialschicht 29 auf der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 beinhalten.
  • Der Schritt des Bildens des Halteelements 11 kann in Abhängigkeit von Eigenschaften des Halbleiterelements 11 einen Schritt des selektiven Einbringens von n-Störstellen und/oder p-Störstellen in die Epitaxialschicht 29 beinhalten. Der Schritt des Bildens des Halbleiterelements 11 kann einen Schritt des Bildens einer Elektrode 30 der ersten Hauptfläche auf der Epitaxialschicht 29 beinhalten.
  • In dem Polierschritt kann die erste Hauptfläche 2 der Halbleiterwaferquelle 1 poliert werden, bis ein arithmetischer Mittenrauwert Ra nicht mehr als 1 nm wird. Der Polierschritt kann durch ein CMP(Chemical Mechanical Polishing/chemischmechanisches Polier)-Verfahren durchgeführt werden.
  • In dem Schritt des Bildens der Epitaxialschicht 29 erfährt SiC Epitaxialwachstum von der ersten Hauptfläche 2 der Halbleiterwaferquelle 1. Die Epitaxialschicht 29 kann auf der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 angemessen gebildet werden, wenn sie nach dem Polierschritt gebildet wird. Dadurch ist es möglich, das Halbleiterelement 11 in der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 angemessen zu bilden.
  • In dem Schritt des Bildens der Elektrode 30 der ersten Hauptfläche wird die Elektrode 30 der ersten Hauptfläche, die mit dem Elementbildungsgebiet 10 elektrisch verbunden ist, an jedem der mehreren Elementbildungsgebiete 10 gebildet.
  • Mit Bezugnahme auf 3D wird als Nächstes ein zweites Stützglied 31 an der Halbleiterwaferquelle 1 befestigt (Schritt S4 von 2A). Die Struktur 101 mit befestigtem Wafer kann in einem Zustand, in dem sie das zweite Stützglied 31 aufweist, gehandhabt werden.
  • Das zweite Stützglied 31 stützt die Halbleiterwaferquelle 1 von der Seite der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 aus. Das zweite Stützglied 31 kann über ein doppelseitiges Klebeband 32 an der Halbleiterwaferquelle 1 befestigt werden.
  • Es können verschiedene Materialarten auf das zweite Stützglied 31 angewandt werden, solange sie in der Lage sind, die Halbleiterwaferquelle 1 zu stützen. Zum Beispiel kann ein Glied mit einer ähnlichen Struktur wie die des ersten Stützglieds 21 als das zweite Stützglied 31 verwendet werden. In diesem Fall gilt eine Beschreibung des ersten Stützglieds 21 für eine Beschreibung des zweiten Stützglieds 31.
  • Das zweite Stützglied 31 kann eine scheibenförmige Glasplatte sein. Die Glasplatte kann eine ähnliche äußere Form wie das erste Stützglied 21 aufweisen. Das zweite Stützglied 31 kann ohne Verwendung des Klebebands 32 direkt an der Halbleiterwaferquelle 1 befestigt sein. In diesem Fall kann das zweite Stützglied 31 ein einseitiges Klebeband sein.
  • Das zweite Stützglied 31 kann im Hinblick auf eine bequeme Handhabung so eingerichtet sein, dass seine planare Fläche gleich der der Halbleiterwaferquelle 1 oder größer als diese ist. In diesem Fall weist die Struktur 101 mit befestigtem Wafer eine Struktur auf, in der die Halbleiterwaferquelle 1 in einem Gebiet, in dem das erste Stützglied 21 und das zweite Stützglied 31 zueinander weisen, untergebracht ist.
  • Dadurch kann die Halbleiterwaferquelle 1 gegen eine externe Kraft usw. durch das erste Stützglied 21 und das zweite Stützglied 31 angemessen geschützt werden. Natürlich kann die planare Fläche des zweiten Stützglieds 31 kleiner als die planare Fläche der Halbleiterwaferquelle 1 oder gleich dieser sein.
  • Mit Bezugnahme auf 3E wird als Nächstes ein Laserlicht von einer Laserlichtstrahlungsquelle 33 in die Halbleiterwaferquelle 1 gestrahlt (Schritt S5 von 2A). Laserlicht wird in einem Zustand zu der Halbleiterwaferquelle 1 gestrahlt, in dem die Halbleiterwaferquelle 1 durch das zweite Stützglied 31 gestützt wird. Laserlicht wird über das erste Stützglied 21 von der Seite der zweiten Hauptfläche 3 der Halbleiterwaferquelle 1 zu der Halbleiterwaferquelle 1 gestrahlt.
  • Ein Lichtsammelteil (ein Brennpunkt) des Laserlichts wird in einem Dickenrichtungszwischenteil der Halbleiterwaferquelle 1 eingestellt. Ein Abstand W1 von der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 zu dem Lichtsammelteil des Laserlichts wird gemäß einer Dicke eines Halbleiterbauelements, das erhalten werden soll, eingestellt. Der Abstand W1 darf nicht weniger als 50 µm und nicht mehr als 100 µm betragen.
  • Eine Laserlichtstrahlungsposition zu der Halbleiterwaferquelle 1 wird entlang einer Horizontalrichtung parallel zu der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 bewegt. Dadurch wird in dem Dickenrichtungszwischenteil der Halbleiterwaferquelle 1 eine erste geänderte Schicht 34 gebildet, deren kristalliner Zustand hinsichtlich seiner Eigenschaften anders als jene anderer Gebiete geändert wird.
  • Die erste geänderte Schicht 34 wird entlang einer Horizontalrichtung in dem Dickenrichtungszwischenteil der Halbleiterwaferquelle 1 gebildet. Die erste geänderte Schicht 34 ist eine durch Laserlichtbestrahlung gebildete Laserbearbeitungsspur. Die erste geänderte Schicht 34 ist auch eine Schicht, in der eine Dichte, ein Brechungsindex, eine mechanische Festigkeit (kristalline Festigkeit) und andere physikalische Eigenschaften aufgrund von Änderung andere modifizierte Zustände als Zustände anderer Gebiete sind.
  • Die erste geänderte Schicht 34 kann mindestens eine beliebige einer geschmolzenen und wieder erhärteten Schicht, einer Defektschicht, einer dielektrischen Durchbruchschicht und einer Brechungsindexwechselschicht beinhalten. Die geschmolzene und wieder erhärtete Schicht ist eine Schicht, in der die Halbleiterwaferquelle 1 teilweise geschmolzen und danach wieder erhärtet wird. Die Defektschicht ist eine Schicht, die Lücken, Risse usw. aufweist. Die dielektrische Durchbruchschicht ist eine Schicht, die aus einem dielektrischen Durchbruch entsteht. Die Brechungsindexwechselschicht ist eine Schicht mit einem anderen Brechungsindex als der eines anderen Gebiets.
  • Mit Bezugnahme auf 3F wird die Halbleiterwaferquelle 1 als Nächstes entlang einer Horizontalrichtung parallel zu der ersten Hauptfläche 2 von einem Dickenrichtungszwischenteil der Halbleiterwaferquelle 1 geschnitten (Schritt S6 von 2A). Insbesondere wird die Halbleiterwaferquelle 1 entlang der Horizontalrichtung mit der ersten geänderten Schicht 34 als Ausgangspunkt gespalten. Die Halbleiterwaferquelle 1 wird in einem Zustand gespalten, in dem die Halbleiterwaferquelle 1 durch das erste Stützglied 21 und das zweite Stützglied 31 gestützt (dazwischen gehalten) wird.
  • Dadurch wird die Halbleiterwaferquelle 1 in einen Elementbildungswafer 41 mit dem Halbleiterelement 11 und einen kein Element bildenden Wafer 42 ohne das Halbleiterelement 11 getrennt. Der Elementbildungswafer 41 weist eine erste Hauptfläche 2 auf einer Seite und eine erste Schnittfläche 43 auf der anderen Seite auf. Der Elementbildungswafer 41 weist eine Dicke Ta auf. Der kein Element bildende Wafer 42 weist eine zweite Schnittfläche 44 auf einer Seite und die zweite Hauptfläche 3 auf der anderen Seite auf. Der kein Element bildende Wafer 42 weist eine Dicke Tb auf.
  • Mit Bezugnahme auf 3G wird nach einem Schritt des Trennens der Halbleiterwaferquelle 1 die erste Schnittfläche 43 des Elementbildungswafers 41 geschliffen (Schritt S11 von 2B). Der Schritt des Schleifens der ersten Schnittfläche 43 kann durch ein CMP-Verfahren durchgeführt werden.
  • Der Schritt des Schleifens der ersten Schnittfläche 43 kann durchgeführt werden, bis der Elementbildungswafer 41 eine gewünschte Dicke erreicht. Das heißt, der Schritt des Schleifens der ersten Schnittfläche 43 kann einen Schritt des Dünnens des Elementbildungswafers 41 beinhalten.
  • Nach dem Schritt des Schleifens der ersten Schnittfläche 43 wird auf der ersten Schnittfläche 43 des Elementbildungswafers 41 eine Elektrode 45 der zweiten Hauptfläche gebildet (Schritt S12 von 2B). Natürlich kann der Schritt des Schleifens der ersten Schnittfläche 43 weggelassen werden. Das heißt, die Elektrode 45 der zweiten Hauptfläche kann unmittelbar nach dem Schritt des Trennens der Halbleiterwaferquelle 1 direkt auf der ersten Schnittfläche 43 gebildet werden.
  • Danach wird der Elementbildungswafer 41 entlang einer Zerkleinerungslinie 12 (siehe auch 1A und 1B) geschnitten (Schritt S13 von 2B). Dadurch werden mehrere Halbleiterbauelemente aus dem Elementbildungswafer 41 ausgeschnitten.
  • Der Schritt des Schneidens des Elementbildungswafers 41 kann in einem Zustand, in dem er durch das zweite Stützglied 31 gestützt wird, durchgeführt werden. In diesem Fall wird das zweite Stützglied 31 nach dem Schritt des Schneidens des Elementbildungswafers 41 entfernt. Der Schritt des Schneidens des Elementbildungswafers 41 kann nach Entfernen des zweiten Stützglieds 31 durchgeführt werden.
  • Nach dem Schritt des Trennens der Halbleiterwaferquelle 1 wird eine Bestimmung durchgeführt, ob der kein Element bildende Wafer 42 als eine neue Halbleiterwaferquelle wiederverwendbar ist (Schritt S7 von 2A).
  • Die Bestimmung, ob der kein Element bildende Wafer 42 wiederverwendbar ist, kann basierend auf der Dicke Ta des Elementbildungswafers 41 und der Dicke Tb des kein Element bildenden Wafers 42 durchgeführt werden. In einem Fall, dass die Dicke Tb des kein Element bildenden Wafers 42 nicht größer als die Dicke Ta des Elementbildungswafers 41 ist (Tb ≤ Ta), kann bestimmt werden, dass er nicht wiederverwendbar ist. Der nicht wiederverwendbare Zustand kann Tb < Ta sein.
  • Die Bestimmung, ob der kein Element bildende Wafer 42 wiederverwendbar ist, kann basierend auf einer Dicke Tch1 eines Halbleiterbauelements, das aus dem kein Element bildenden Wafer 42 erhalten werden soll, durchgeführt werden. In einem Fall, dass die Dicke Tch1 des Halbleiterbauelements, das erhalten werden soll, nicht geringer als die Dicke Tb des kein Element bildenden Wafers 42 ist (Tch1 ≥ Tb), kann bestimmt werden, dass er nicht wiederverwendbar ist. Der nicht wiederverwendbare Zustand kann Tch1 > Tb sein.
  • Der Zustand, dass der kein Element bildende Wafer 42 nicht wiederverwendbar ist, kann einen Fall beinhalten, in dem, obgleich der kein Element bildende Wafer 42 eine ausreichende Dicke Tb (zum Beispiel Tch1 < Tb) hat, eine Situation eintritt, die die Wiederverwendbarkeit nicht gestattet.
  • In einem Fall, dass der kein Element bildende Wafer 42 nicht wiederverwendbar ist (Schritt S7 von 2A: NEIN), wird das Verfahren zur Herstellung des Halbleiterbauelements durch Verwendung einer Halbleiterwaferquelle 1 beendet.
  • In einem Fall, dass der kein Element bildende Wafer 42 nicht wiederverwendbar ist, kann ein Schritt des Entfernens des kein Element bildenden Wafers 42 von dem ersten Stützglied 21 durchgeführt werden. Der kein Element bildende Wafer 42, der nicht wiederverwendbar ist, kann durch einen Polierprozess entfernt werden. Der Polierprozess kann durch ein CMP-Verfahren durchgeführt werden. Nach dem Entfernungsschritt kann ein Schritt des Wiederverwendens des ersten Stützglieds 21 als ein Stützglied zum Stützen einer anderen Halbleiterwaferquelle durchgeführt werden.
  • Mit Bezugnahme auf 3H wird in einem Fall, dass der kein Element bildende Wafer 42 als eine neue Halbleiterwaferquelle wiederverwendbar ist (Schritt S7 von 2A: JA), ein neues Halbleiterelement 52 in dem kein Element bildenden Wafer 42 gebildet (Schritt S8 von 2A).
  • Nachfolgend wird der kein Element bildende Wafer 42 als eine „neue Halbleiterwaferquelle 51“ bezeichnet. Die zweite Schnittfläche 44 der neuen Halbleiterwaferquelle 51 entspricht der ersten Hauptfläche 2 der Halbleiterwaferquelle 1. Das neue Halbleiterelement 52 kann auf der zweiten Schnittfläche 44 der neuen Halbleiterwaferquelle 51 in einem Zustand, in dem die neue Halbleiterwaferquelle 51 durch das erste Stützglied 21 gestützt wird, gebildet werden.
  • Das neue Halbleiterelement 52 kann von der gleichen Art wie das oben beschriebene Halbleiterelement 11 sein oder kann sich von diesem unterscheiden. 3H zeigt einen Fall, dass das neue Halbleiterelement 52 von der gleichen Art wie das Halbleiterelement 11 ist. Aus dem neuen Halbleiterelement 52 wird jedes mehrerer auf der zweiten Schnittfläche 44 der neuen Halbleiterwaferquelle 51 eingerichteter Elementbildungsgebiete 10 gebildet.
  • Der Schritt des Bildens des neuen Halbleiterelements 52 kann einen Schritt des Polierens der zweiten Schnittfläche 44 der neuen Halbleiterwaferquelle 51 beinhalten. Der Schritt des Bildens des neuen Halbleiterelements 52 kann einen Schritt des Bildens einer Epitaxialschicht 29 auf der zweiten Schnittfläche 44 der neuen Halbleiterwaferquelle 51 beinhalten.
  • Der Schritt des Bildens des neuen Halbleiterelements 52 kann einen Schritt des selektiven Einbringens von n-Störstellen und/oder p-Störstellen in die Epitaxialschicht 29 in Abhängigkeit von Eigenschaften des neuen Halbleiterelements 52 beinhalten. Der Schritt des Bildens des neuen Halbleiterelements 52 kann einen Schritt des Bildens einer Elektrode 30 auf der ersten Hauptfläche auf der Epitaxialschicht 29 beinhalten.
  • In dem Polierschritt kann die zweite Schnittfläche 44 der neuen Halbleiterwaferquelle 51 poliert werden, bis ein arithmetischer Mittenrauwert Ra nicht mehr als 1 nm wird. Der Polierschritt kann durch ein CMP-Verfahren durchgeführt werden.
  • In dem Schritt des Bildens der Epitaxialschicht 29 erfährt SiC Epitaxialwachstum von der zweiten Schnittfläche 44 der neuen Halbleiterwaferquelle 51. Die Epitaxialschicht 29 kann auf der zweiten Schnittfläche 44 der neuen Halbleiterwaferquelle 51 angemessen gebildet werden, wenn sie nach dem Polierschritt gebildet wird. Dadurch ist es möglich, das neue Halbleiterelement 52 in der zweiten Schnittfläche 44 der neuen Halbleiterwaferquelle 51 zu bilden.
  • In dem Schritt des Bildens der Elektrode 30 der ersten Hauptfläche wird die Elektrode 30 der ersten Hauptfläche, die mit dem Elementbildungsgebiet 10 elektrisch verbunden ist, an jedem der mehreren Elementbildungsgebiete 10 gebildet.
  • Mit Bezugnahme auf 3I wird als Nächstes das zweite Stützglied 31 an der neuen Halbleiterwaferquelle 51 befestigt (Schritt S4 von 2A. Das zweite Stützglied 31 stützt die Halbleiterwaferquelle 1 von der Seite der zweiten Schnittfläche 44 der neuen Halbleiterwaferquelle 51 aus. Das zweite Stützglied 31 kann über ein doppelseitiges Klebeband 32 an der Halbleiterwaferquelle 1 befestigt werden.
  • Mit Bezugnahme auf 3J wird als Nächstes Laserlicht von einer Laserlichtstrahlungseinrichtung 33 zu der neuen Halbleiterwaferquelle 51 gestrahlt (Schritt S5 von 2A). Laserlicht wird in einem Zustand zu der neuen Halbleiterwaferquelle 51 gestrahlt, in dem die neue Halbleiterwaferquelle 51 durch das zweite Stützglied 31 gestützt wird. Laserlicht wird über das erste Stützglied 21 von der Seite der zweiten Hauptfläche 3 der neuen Halbleiterwaferquelle 51 aus in die neue Halbleiterwaferquelle 51 gestrahlt.
  • Ein Lichtsammelteil (ein Brennpunkt) des Laserlichts wird in einem Dickenrichtungszwischenteil der neuen Halbleiterwaferquelle 51 eingestellt. Ein Abstand W2 von der zweiten Schnittfläche 44 der neuen Halbleiterwaferquelle 51 zu dem Lichtsammelteil des Laserlichts wird in Abhängigkeit von der Dicke Tch1 des Halbleiterbauelements, das erhalten werden soll, eingestellt. Der Abstand W2 darf nicht weniger als 50 µm und nicht mehr als 100 µm betragen.
  • Eine Laserlichtstrahlungsposition zu der neuen Halbleiterwaferquelle 51 wird entlang einer Horizontalrichtung parallel zu der zweiten Schnittfläche 44 der neuen Halbleiterwaferquelle 51 bewegt. Dadurch wird in einem Dickenrichtungszwischenteil der neuen Halbleiterwaferquelle 51 eine zweite geänderte Schicht 55 gebildet, deren kristalliner Zustand hinsichtlich seiner Eigenschaften anders als jene anderer Gebiete geändert wird.
  • Die zweite geänderte Schicht 55 wird entlang der Horizontalrichtung in dem Dickenrichtungszwischenteil der neuen Halbleiterwaferquelle 51 gebildet. Die zweite geänderte Schicht 55 ähnelt hinsichtlich ihrer Struktur in etwa der der zuvor beschriebenen ersten geänderten Schicht 34. Auf eine spezielle Beschreibung der zweiten geänderten Schicht 55 wird verzichtet.
  • Mit Bezugnahme auf 3K wird als Nächstes eine neue Halbleiterwaferquelle 51 entlang der Horizontalrichtung parallel zu der zweiten Schnittfläche 44 von einem Dickenrichtungszwischenteil der neuen Halbleiterwaferquelle 51 geschnitten (Schritt S6 von 2A).
  • Insbesondere wird die neue Halbleiterwaferquelle 51 entlang der Horizontalrichtung mit der zweiten geänderten Schicht 55 als Ausgangspunkt gespalten. Die neue Halbleiterwaferquelle 51 wird in einem Zustand gespalten, in dem die neue Halbleiterwaferquelle 51 durch das erste Stützglied 21 und das zweite Stützglied 31 gestützt (dazwischen gehalten) wird.
  • Dadurch wird die neue Halbleiterwaferquelle 51 in einen zweiten Elementbildungswafer 61 (elementbildenden Wafer), in dem das neue Halbleiterelement 52 gebildet wird, und einen zweiten kein Element bildenden Wafer 62, in dem das neue Halbleiterelement 52 nicht gebildet wird, getrennt.
  • Der zweite Elementbildungswafer 61 weist eine zweite Schnittfläche 44 auf einer Seite und eine dritte Schnittfläche 63 auf der anderen Seite auf. Der zweite Elementbildungswafer 61 weist eine Dicke Tc auf. Der zweite kein Element bildende Wafer 62 weist eine vierte Schnittfläche 64 auf einer Seite und die zweite Hauptfläche 3 auf der anderen Seite auf. Der zweite kein Element bildende Wafer 62 weist eine Dicke Td auf.
  • Nach dem Schritt des Trennens der neuen Halbleiterwaferquelle 51 wird die dritte Schnittfläche 63 des zweiten Elementbildungswafers 61 geschliffen (Schritt S11 von 2B). Der Schritt des Schleifens der dritten Schnittfläche 63 kann durch ein CMP-Verfahren durchgeführt werden.
  • Der Schritt des Schleifens der dritten Schnittfläche 63 kann durchgeführt werden, bis der zweite Elementbildungswafer 61 eine gewünschte Dicke erreicht. Das heißt, der Schritt des Schleifens der dritten Schnittfläche 63 kann einen Schritt des Dünnens des zweiten Elementbildungswafers 61 beinhalten.
  • Nach dem Schritt des Schleifens der dritten Schnittfläche 63 wird auf der dritten Schnittfläche 63 des zweiten Elementbildungswafers 61 eine Elektrode 45 der zweiten Hauptfläche gebildet (Schritt S12 von 2B). Natürlich kann der Schritt des Schleifens der dritten Schnittfläche 63 weggelassen werden. Das heißt, die Elektrode 45 der zweiten Hauptfläche kann unmittelbar nach dem Schritt des Trennens der neuen Halbleiterwaferquelle 51 direkt auf der dritten Schnittfläche 63 gebildet werden.
  • Danach wird der zweite Elementbildungswafer 61 entlang einer Zerkleinerungslinie 12 (siehe auch 1A und 1B) geschnitten (Schritt S13 von 2B). Dadurch werden mehrere Halbleiterbauelemente aus dem zweiten Elementbildungswafer 61 ausgeschnitten.
  • Der Schritt des Schneidens des zweiten Elementbildungswafers 61 kann in einem Zustand, in dem er durch das zweite Stützglied 31 gestützt wird, durchgeführt werden. In diesem Fall wird das zweite Stützglied 31 nach dem Schritt des Schneidens des Elementbildungswafers 61 entfernt. Der Schritt des Schneidens des Elementbildungswafers 61 kann nach Entfernen des zweiten Stützglieds 31 durchgeführt werden.
  • Nach dem Schritt des Trennens der neuen Halbleiterwaferquelle 51 wird eine Bestimmung durchgeführt, ob der zweite kein Element bildende Wafer 62 als eine neue Halbleiterwaferquelle wiederverwendbar ist (Schritt S7 von 2A).
  • Die Bestimmung, ob der zweite kein Element bildende Wafer 62 wiederverwendbar ist, kann basierend auf der Dicke Tc des zweiten Elementbildungswafers 61 und der Dicke Td des zweiten kein Element bildenden Wafers 62 durchgeführt werden. In einem Fall, dass die Dicke Td des zweiten kein Element bildenden Wafers 62 nicht größer als die Dicke Tc des zweiten Elementbildungswafers 61 ist (Td ≤ Tc), kann bestimmt werden, dass er nicht wiederverwendbar ist. Der nicht wiederverwendbare Zustand kann Td < Tc sein.
  • Die Bestimmung, ob der zweite kein Element bildende Wafer 62 wiederverwendbar ist, kann basierend auf einer Dicke Tch2 eines Halbleiterbauelements, das aus dem zweiten kein Element bildenden Wafer 62 erhalten werden soll, durchgeführt werden. In einem Fall, dass die Dicke Tch2 des Halbleiterbauelements, das erhalten werden soll, nicht geringer als die Dicke Td des zweiten kein Element bildenden Wafers 62 ist (Tch2 ≥ Td), kann bestimmt werden, dass er nicht wiederverwendbar ist. Der nicht wiederverwendbare Zustand kann Tch2 > Td sein.
  • Der Zustand, dass der zweite kein Element bildende Wafer 62 nicht wiederverwendbar ist, kann einen Fall beinhalten, in dem, obgleich der zweite kein Element bildende Wafer 62 eine ausreichende Dicke Td (zum Beispiel Tch2 < Td) hat, eine Situation eintritt, die die Wiederverwendbarkeit nicht gestattet.
  • In einem Fall, dass der zweite kein Element bildende Wafer 62 nicht als eine neue Halbleiterwaferquelle wiederverwendbar ist (Schritt S7 von 2A: NEIN), wird das Verfahren zur Herstellung des Halbleiterbauelements durch Verwendung einer Halbleiterwaferquelle 1 beendet.
  • In einem Fall, dass der kein Element bildende Wafer 62 nicht wiederverwendbar ist, kann ein Schritt des Entfernens des zweiten kein Element bildenden Wafers 62 von dem ersten Stützglied 21 durchgeführt werden. Der zweite kein Element bildende Wafer 62, der nicht wiederverwendbar ist, kann durch einen Polierprozess entfernt werden. Der Polierprozess kann durch ein CMP-Verfahren durchgeführt werden. Nach dem Entfernungsschritt kann ein Schritt des Wiederverwendens des ersten Stützglieds 21 als ein Stützglied zum Stützen einer anderen Halbleiterwaferquelle durchgeführt werden.
  • In einem Fall, dass der zweite kein Element bildende Wafer 62 als eine neue Halbleiterwaferquelle wiederverwendbar ist (Schritt S7 von 2A: JA), wird Schritt S8 durchgeführt. Wie oben beschrieben wurde, wird bei dieser Ausführungsform der Prozess von Schritt S4 bis Schritt S7 wiederholt, bis der kein Element bildende Wafer nicht als eine neue Halbleiterwaferquelle wiederverwendbar ist.
  • Wie oben beschrieben wurde, wird bei dieser Ausführungsform nach dem Schritt des Bildens des Halbleiterelements 11 (Schritt S3 von 2A) der Schritt des Trennens der Halbleiterwaferquelle 1 (Schritt S5 und Schritt S6 von 2A) durchgeführt. Der Schritt des Trennens der Halbleiterwaferquelle 1 wird an der Struktur 101 mit befestigtem Wafer durchgeführt, in der die Halbleiterwaferquelle 1 an dem ersten Stützglied 21 befestigt ist.
  • Die Halbleiterwaferquelle 1 wird gespalten und zu dem Elementbildungswafer 41 und dem kein Element bildenden Wafer 42 getrennt. In diesem Fall befindet sich der kein Element bildende Wafer 42 in einem Zustand, in dem er an dem ersten Stützglied 21 befestigt ist. Während die mehreren Halbleiterbauelemente aus dem Elementbildungswafer 41 ausgeschnitten werden können, ist daher der durch das erste Stützglied 21 gestützte kein Element bildende Wafer 42 als die neue Halbleiterwaferquelle 51 wiederverwendbar.
  • Dadurch ist es möglich, eine Herstellungsverzögerung zu unterbinden und auch einen übermäßigen Verbrauch der Halbleiterwaferquelle 1 zu unterbinden. Somit ist es möglich, die Struktur 101 mit befestigtem Wafer bereitzustellen, die die Halbleiterwaferquelle 1 effizient verbrauchen kann.
  • Ferner wird bei dieser Ausführungsform aus dem neuen Halbleiterelement 52 die neue Halbleiterwaferquelle 51 gebildet, die wiederverwendet wird (Schritt S8 von 2A). Des Weiteren werden bei dieser Ausführungsform der Wiederholungsschritt der Wiederverwendung der Waferquelle, in dem der Schritt des Trennens der Halbleiterwaferquelle 1 und der Schritt des Wiederverwendens der Halbleiterwaferquelle 1 wiederholt werden, abwechselnd durchgeführt (Schritt S5 bis Schritt S7 von 2A). Dadurch ist es möglich, die Anzahl von Halbleiterbauelementen zu erhöhen, die von einer Halbleiterwaferquelle 1 erhalten werden kann.
  • Ferner wird bei dieser Ausführungsform ein Schritt des Spaltens der Halbleiterwaferquelle 1 durch Verwenden des Laserlichtbestrahlungsverfahrens in dem Schritt des Trennens der Halbleiterwaferquelle 1 durchgeführt (Schritt S5 und Schritt S6 von 2A). Deshalb ist es nicht erforderlich, die Dicke des Halbleiterbauelements durch Schleifen der Halbleiterwaferquelle 1 einzustellen. Somit ist es möglich, sich aus dem Schleifen ergebende erhöhte Kosten zu unterbinden.
  • Insbesondere ist das Laserlichtbestrahlungsverfahren auf die monokristalline SiC-Halbleiterwaferquelle 1, die eine relativ hohe Härte aufweist, anwendbar. Ferner kann die monokristalline SiC-Halbleiterwaferquelle 1 angemessen in den Elementbildungswafer 41 und den kein Element bildenden Wafer 42 getrennt werden.
  • Das Laserlichtbestrahlungsverfahren ist ferner insofern vorteilhaft, als es möglich ist, sich aus dem Schleifen ergebende erhöhte Kosten zu unterbinden, selbst wenn der anfängliche kein Element bildende Wafer 42 nicht wiederverwendbar ist (Schritt S7 von 2A: NEIN). Das Laserlichtbestrahlungsverfahren ist im Falle der monokristallinen SiC-Halbleiterwaferquelle 1, die eine relativ hohe Härte aufweist, besonders nützlich.
  • Ferner wird bei dieser Ausführungsform in dem Schritt des Trennens der Halbleiterwaferquelle 1 (Schritt S5 und Schritt S6 von 2A) Laserlicht von der Seite der zweiten Hauptfläche 3 der Halbleiterwaferquelle 1 zu dem Dickenrichtungszwischenteil der Halbleiterwaferquelle 1 gestrahlt.
  • Auf der zweiten Hauptfläche 3 der Halbleiterwaferquelle 1 wird kein Halbleiterelement 11 gebildet. Daher kann Laserlicht mit wenigen Hindernissen bezüglich des Inneren der Halbleiterwaferquelle 1 von der Seite der zweiten Hauptfläche 3 der Halbleiterwaferquelle 1 gestrahlt werden. Dadurch können die erste geänderte Schicht 34 und die zweite geänderte Schicht 55 angemessen auf der Halbleiterwaferquelle 1 gebildet werden, um die Halbleiterwaferquelle 1 angemessen zu trennen (spalten).
  • In einem Fall, dass der zweite Waferrandteil 6 der Halbleiterwaferquelle 1 einen abgeschrägten Teil aufweist, wird an einem Gebiet zwischen dem zweiten Waferrandteil 6 der Halbleiterwaferquelle 1 und der ersten Stützhauptfläche 22 des ersten Stützglieds 21 ein Zwischenraum gebildet. An dem Lichtsammelteil (dem Brennpunkt) des Laserlichts auftretende Fehler beinhalten einen sich aus diesem Zwischenraum ergebenden Fehler.
  • Somit wird bei dieser Ausführungsform der zweite Waferrandteil 6, der keinen abgeschrägten Teil in der Halbleiterwaferquelle 1 aufweist, gebildet. Dadurch ist es möglich, das Bilden eines Zwischenraums an einem Gebiet zwischen dem zweiten Waferrandteil 6 der Halbleiterwaferquelle 1 und der ersten Stützhauptfläche 22 des ersten Stützglieds 21 zu unterbinden.
  • Somit ist es möglich, einen an dem Lichtsammelteil (dem Brennpunkt) des Laserlichts auftretenden Fehler zu unterbinden, und daher ist es möglich, die erste geänderte Schicht 34 angemessen innerhalb der Halbleiterwaferquelle 1 zu bilden. Infolgedessen kann die Halbleiterwaferquelle 1 angemessen zu dem Elementbildungswafer 41 und dem kein Element bildenden Wafer 42 getrennt (gespalten) werden.
  • Ferner ist es möglich, einen an dem Lichtsammelteil (dem Brennpunkt) des Laserlichts auftretenden Fehler zu unterbinden, und daher ist es möglich, die zweite geänderte Schicht 55 angemessen innerhalb der neuen Halbleiterwaferquelle 51 zu bilden. Infolgedessen kann die Halbleiterwaferquelle 51 angemessen zu einem zweiten Elementbildungswafer 61 und einem zweiten kein Element bildenden Wafer 62 getrennt (gespalten) werden.
  • In einem Fall, dass das erste Stützglied 21 aus einem monokristallinen Halbleiterwafer usw. hergestellt ist, bei dem keine Störstellen dotiert sind, oder der geringe Störstellenkonzentrationen aufweist, ist es möglich, Absorption (Schwächung) von Laserlicht zu unterbinden. Deshalb kommt ein Material für das erste Stützglied 21 in Betracht, durch das es auch möglich ist, die Qualität der in der Halbleiterwaferquelle 1 gebildeten ersten geänderten Schicht 34 und die Qualität der in der neuen Halbleiterwaferquelle 51 gebildeten zweiten geänderten Schicht 55 zu verbessern.
  • Ferner liegt der Schmelzpunkt des ersten Stützglieds 21 bei dieser Ausführungsform nicht unter dem Schmelzpunkt der Halbleiterwaferquelle 1. Dadurch ist möglich, das Schmelzen und Verformen des ersten Stützglieds 21 im Verlauf der Herstellung zu unterbinden.
  • Ferner beträgt das Verhältnis des Wärmeausdehnungskoeffizienten des Stützglieds zu dem Wärmeausdehnungskoeffizienten der Halbleiterwaferquelle 1 nicht weniger als 0,5 und nicht mehr als 1,5. Dadurch ist es möglich, eine Spannungsdifferenz zwischen einer Wärmespannung auf der Seite der Halbleiterwaferquelle 1 (neuen Halbleiterwaferquelle 51) und einer Wärmespannung auf der Seite des ersten Stützglieds 21 im Verlauf der Herstellung zu reduzieren. Somit ist es möglich, ein Verziehen der Halbleiterwaferquelle 1 (neuen Halbleiterwaferquelle 51) zu unterbinden.
  • In einem Fall, dass das erste Stützglied 21 aus der gleichen Art von Material (SiC) wie die Halbleiterwaferquelle 1 hergestellt ist, werden der Schmelzpunkt und der Wärmeausdehnungskoeffizient davon gleich sein. Daher ist es möglich, dass Verziehen der Halbleiterwaferquelle 1 (neuen Halbleiterwaferquelle 51) zuverlässig zu unterbinden. Ferner ist es möglich, dass Schmelzen und Verformen des ersten Stützglieds 21 zuverlässig zu unterbinden.
  • 4 ist ein Flussdiagramm zum Beschreiben des Verfahrens zur Herstellung des Halbleiterbauelements gemäß der zweiten bevorzugten Ausführungsform der vorliegenden Erfindung. Nachfolgend wird auf eine Beschreibung eines Schritts, der dem bei der ersten bevorzugten Ausführungsform beschriebenen Schritt entspricht, verzichtet.
  • Bei dieser Ausführungsform werden anstelle von Schritt S1 bis Schritt S3 (siehe 2A) gemäß der ersten bevorzugten Ausführungsform Schritt S21 bis Schritt S22 durchgeführt. Insbesondere wird zunächst die Halbleiterwaferquelle 1, in der das Halbleiterelement 11 an jedem der mehreren Elementbildungsgebiete 10 gebildet ist, vorbereitet (Schritt S21 von 4).
  • Als Nächstes wird die Halbleiterwaferquelle 1, in der das Halbleiterelement 11 gebildet ist, an einem ersten Stützglied 21 befestigt (Schritt S22 von 4). Dadurch wird die Struktur 101 mit befestigtem Wafer gebildet. Danach werden Schritt S4 bis Schritt S8 durchgeführt.
  • Wie oben beschrieben wurde, wird bei dieser Ausführungsform vor dem Schritt des Befestigens der Halbleiterwaferquelle 1 an dem ersten Stützglied 21 (Schritt S22 von 4) das Halbleiterelement 11 in der Halbleiterwaferquelle 1 gebildet (Schritt S21 von 4). Selbst bei diesem Herstellungsverfahren können die gleichen Wirkungen wie die bei der ersten Ausführungsform beschriebenen realisiert werden.
  • 5 ist ein Flussdiagramm zum Beschreiben des Verfahrens zur Herstellung des Halbleiterbauelements gemäß der dritten bevorzugten Ausführungsform der vorliegenden Erfindung. Nachfolgend wird auf eine Beschreibung eines Schritts, der dem bei der ersten bevorzugten Ausführungsform beschriebenen Schritt entspricht, verzichtet.
  • Bei dieser Ausführungsform wird anstelle von Schritt S1 bis Schritt S3 (siehe 2A) gemäß der ersten bevorzugten Ausführungsform Schritt S31 durchgeführt. Insbesondere wird zunächst die Struktur 101 mit befestigtem Wafer vorbereitet (Schritt S31). Der Schritt des Vorbereitens der Struktur 101 mit befestigtem Wafer kann einen Schritt des Erhaltens der auf dem Markt verteilten Strukturen 101 mit befestigtem Wafer beinhalten.
  • Die Struktur 101 mit befestigtem Wafer kann durch Schritt S1 bis Schritt S3 gemäß der ersten bevorzugten Ausführungsform (siehe auch 2A) entsprechende Schritte hergestellt werden. Danach werden Schritt S4 bis Schritt S8 durchgeführt. Selbst bei diesem Herstellungsverfahren können die gleichen Wirkungen wie die bei der ersten Ausführungsform beschriebenen realisiert werden.
  • 6A ist ein Flussdiagramm zum Beschreiben des Verfahrens zur Herstellung des Halbleiterbauelements gemäß der vierten bevorzugten Ausführungsform der vorliegenden Erfindung. 6B ist ein Flussdiagramm zum Beschreiben eines an einem aus dem in 6A gezeigten Schritt erhaltenen Elementbildungswafer 41 (der neuen Halbleiterwaferquelle 51) durchgeführten Schritts.
  • 7A bis 7G sind jeweils schematische Querschnittsansichten zum Beschreiben des in 6A und 6B gezeigten Herstellungsverfahrens. Nachfolgend wird auf eine Beschreibung eines Schritts, der dem bei der ersten bevorzugten Ausführungsform beschriebenen Schritt entspricht, verzichtet.
  • Bei dieser Ausführungsform wird anstelle von Schritt S1 bis Schritt S3 (siehe 2A) gemäß der ersten bevorzugten Ausführungsform Schritt S41 durchgeführt. Ferner wird bei dieser Ausführungsform nach Schritt S5 gemäß der ersten bevorzugten Ausführungsform und vor Schritt S6 Schritt S42 durchgeführt. Bei dieser Ausführungsform wird ferner nach Schritt S8 Schritt S43 durchgeführt.
  • Insbesondere wird mit Bezugnahme auf 7A die Halbleiterwaferquelle 1, in der das Halbleiterelement 11 auf einer ersten Hauptfläche 2 gebildet ist, vorbereitet (Schritt S41 von 6A). Bei dieser Ausführungsform liegt eine zweite Hauptfläche 3 der Halbleiterwaferquelle 1 nach außen hin frei. Das heißt, auf der zweiten Hauptfläche 3 der Halbleiterwaferquelle 1 ist keine Elektrode 45 der zweiten Hauptfläche gebildet.
  • Mit Bezugnahme auf 7B wird als Nächstes das zweite Stützglied 31 auf der Seite der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 befestigt (Schritt S4 von 6A). Das zweite Stützglied 31 kann über das doppelseitige Klebeband 32 an der Halbleiterwaferquelle 1 befestigt werden.
  • Mit Bezugnahme auf 7C wird als Nächstes Laserlicht von der Laserlichtstrahlungseinrichtung 33 zu der Halbleiterwaferquelle 1 gestrahlt (Schritt S5 von 6A). Laserlicht wird in einem Zustand, in dem die Halbleiterwaferquelle 1 durch das zweite Stützglied 31 gestützt wird, zu der zweiten Hauptfläche 3 der Halbleiterwaferquelle 1 gestrahlt.
  • Bei dieser Ausführungsform wird Laserlicht von der Seite der zweiten Hauptfläche 3 der Halbleiterwaferquelle 1 direkt in den Dickenrichtungszwischenteil der Halbleiterwaferquelle 1 gestrahlt. Der Abstand W1 von der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 zu dem Lichtsammelteil des Laserlichts wird in Abhängigkeit von der Dicke des Halbleiterbauelements, das erhalten werden soll, eingestellt. Der Abstand W1 darf nicht weniger als 50 µm und nicht mehr als 100 µm betragen.
  • Die Laserlichtstrahlungsposition zu der Halbleiterwaferquelle 1 wird entlang einer Horizontalrichtung parallel zu der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 bewegt. Dadurch wird in dem Dickenrichtungszwischenteil der Halbleiterwaferquelle 1 die erste geänderte Schicht 34 gebildet, deren kristalliner Zustand hinsichtlich seiner Eigenschaften anders als jene anderer Gebiete geändert wird. In einem Fall, dass die Halbleiterwaferquelle 1 ein n+-Sic-Halbleitersubstrat aufweist, kann die erste geänderte Schicht 34 in dem Zwischenteil des SiC-Halbleitersubstrats gebildet werden.
  • In einem Fall, dass die Halbleiterwaferquelle 1 einen abgeschrägten Teil an einem Randteil davon aufweist, wird an dem Lichtsammelteil (dem Brennpunkt) des Laserlichts ein Fehler auftreten. Daher besteht die Möglichkeit, dass die erste geänderte Schicht 34 nicht so gebildet wird, dass sie parallel zu der ersten Hauptfläche 2 ist. Somit wird bei dieser Ausführungsform die den zweiten Waferrandteil 6 aufweisende Halbleiterwaferquelle 1, die keine Abschrägung hat, vorbereitet.
  • Dadurch ist es möglich, einen an dem Lichtsammelteil (dem Brennpunkt) des Laserlichts auftretenden Fehler zu unterbinden. Infolgedessen kann die erste geänderte Schicht 34 so gebildet werden, dass sie über ein gesamtes Gebiet der Halbleiterwaferquelle 1 in der Dickenrichtung parallel zu der ersten Hauptfläche 2 innerhalb der Halbleiterwaferquelle 1 ist. Somit ist es möglich, die Halbleiterwaferquelle 1 angemessen in den Elementbildungswafer 41 und den kein Element bildenden Wafer 42 zu trennen (spalten).
  • Mit Bezugnahme auf 7D wird als Nächstes die Halbleiterwaferquelle 1 mit der ersten geänderten Schicht 34 an dem ersten Stützglied 21 befestigt (Schritt S42 von 6A). Die Halbleiterwaferquelle 1 wird in einer solchen Stellung an dem ersten Stützglied 21 befestigt, dass die zweite Hauptfläche 3 zu einer ersten Stützhauptfläche 22 des ersten Stützglieds 21 weist. Dadurch wird die Struktur 101 mit befestigtem Wafer gebildet. Ein Verfahren zum Befestigen der Halbleiterwaferquelle 1 an dem ersten Stützglied 21 ist wie bei der ersten bevorzugten Ausführungsform beschrieben, und daher wird auf eine Beschreibung davon verzichtet.
  • Mit Bezugnahme auf 7E wird als Nächstes die Halbleiterwaferquelle 1 entlang der Horizontalrichtung parallel zu der ersten Hauptfläche 2 von dem Dickenrichtungszwischenteil der Halbleiterwaferquelle 1 geschnitten (Schritt S6 von 6A). Insbesondere wird die Halbleiterwaferquelle 1 entlang der Horizontalrichtung mit der ersten geänderten Schicht 34 als Ausgangspunkt gespalten.
  • Die Halbleiterwaferquelle 1 wird in einem Zustand gespalten, in dem die Halbleiterwaferquelle 1 durch das erste Stützglied 21 und das zweite Stützglied 31 gestützt (dazwischen gehalten) wird. Dadurch wird die Halbleiterwaferquelle 1 in einen Elementbildungswafer 41 mit dem Halbleiterelement 11 und den kein Element bildenden Wafer 42 ohne das Halbleiterelement 11 getrennt.
  • In dem Schritt des Schneidens der Halbleiterwaferquelle 1 (Schritt S6 von 6A) muss die Halbleiterwaferquelle 1 nur in den Elementbildungswafer 41 mit dem Halbleiterelement 11 und den kein Element bildenden Wafer 42 ohne das Halbleiterelement 11 getrennt werden. Zusätzlich zu einem Fall, in dem die Halbleiterwaferquelle 1 wie bei dieser Ausführungsform gespalten ist, wird zum Beispiel die erste geänderte Schicht 34 für eine Position und einen Zustand des Bildens eingestellt, derart, dass die Halbleiterwaferquelle 1 von selbst in den Elementbildungswafer 41 und den kein Element bildenden Wafer 42 getrennt werden kann.
  • Mit Bezugnahme auf 7F wird nach einem Schritt des Trennens der Halbleiterwaferquelle 1 die erste Schnittfläche 43 des Elementbildungswafers 41 geschliffen (Schritt S44 von 6B). Der Schritt des Schleifens der ersten Schnittfläche 43 kann durch ein CMP-Verfahren durchgeführt werden.
  • Der Schritt des Schleifens der ersten Schnittfläche 43 kann durchgeführt werden, bis der Elementbildungswafer 41 eine gewünschte Dicke erreicht. Das heißt, der Schritt des Schleifens der ersten Schnittfläche 43 kann einen Schritt des Dünnens des Elementbildungswafers 41 beinhalten.
  • Als Nächstes wird mit Bezugnahme auf 7G die Elektrode 45 der zweiten Hauptfläche auf der ersten Schnittfläche 43 des Elementbildungswafers 41 gebildet (Schritt S45 von 6B). Natürlich kann der Schritt des Schleifens der ersten Schnittfläche 43 weggelassen werden. Das heißt, die Elektrode 45 der zweiten Hauptfläche kann unmittelbar nach dem Schritt des Trennens der Halbleiterwaferquelle 1 direkt auf der ersten Schnittfläche 43 gebildet werden.
  • Nach dem Schritt des Schleifens des Elementbildungswafers 41 (Schritt S44 von 6B) und vor dem Schritt des Bildens der Elektrode 45 der zweiten Hauptfläche (Schritt S45 von 6B) kann eine Ausheilungsbehandlung an der ersten Schnittfläche 43 (geschliffenen Fläche) des Elementbildungswafers 41 durchgeführt werden. Eine Ausheilungsbehandlung kann durch ein Laserlichtbestrahlungsverfahren durchgeführt werden. In diesem Fall kann eine ohmsche Eigenschaft der Elektrode 45 der zweiten Hauptfläche bezüglich der ersten Schnittfläche 43 des Elementbildungswafers 41 verbessert werden.
  • Danach wird der Elementbildungswafer 41 entlang der Zerkleinerungslinie 12 (siehe auch 1A und 1B) geschnitten (Schritt S46 von 6B). Dadurch werden mehrere Halbleiterbauelemente aus dem Elementbildungswafer 41 ausgeschnitten.
  • Der Schritt des Schneidens des Elementbildungswafers 41 kann in dem Zustand, in dem er durch das zweite Stützglied 31 gestützt wird, durchgeführt werden. In diesem Fall wird das zweite Stützglied 31 nach dem Schritt des Schneidens des Elementbildungswafers 41 entfernt. Der Schritt des Schneidens des Elementbildungswafers 41 kann nach Entfernen des zweiten Stützglieds 31 durchgeführt werden.
  • Nach dem Schritt des Trennens der Halbleiterwaferquelle 1 wird eine Bestimmung durchgeführt, ob der kein Element bildende Wafer 42 als die neue Halbleiterwaferquelle 51 wiederverwendbar ist (Schritt S7 von 6A). Die Art und Weise der Bestimmung, ob der kein Element bildende Wafer 42 wiederverwendbar ist, ist wie bei der ersten bevorzugten Ausführungsform beschrieben, deshalb wird auf eine Beschreibung davon verzichtet.
  • In einem Fall, dass der kein Element bildende Wafer 42 nicht wiederverwendbar ist (Schritt S7 von 6A: NEIN) wird das Verfahren zur Herstellung des Halbleiterbauelements durch Verwendung einer Halbleiterwaferquelle 1 beendet.
  • In einem Fall, dass der kein Element bildende Wafer 42 als die neue Halbleiterwaferquelle 51 wiederverwendbar ist (Schritt S7 von 6A: JA), wird das neue Halbleiterelement 52 auf dem kein Element bildenden Wafer 42 gebildet (Schritt S8 von 6A).
  • Als Nächstes wird das erste Stützglied 21 von der neuen Halbleiterwaferquelle 51 entfernt (Schritt S43 von 6A). Dadurch wird die zweite Hauptfläche 3 der neuen Halbleiterwaferquelle 51 nach außen hin freigelegt. In einem Fall, dass die Verbindungschicht 28 an der zweiten Hauptfläche 3 der neuen Halbleiterwaferquelle 51 haftet, wird die Verbindungschicht 28 von der Halbleiterwaferquelle 51 entfernt.
  • Das erste Stützglied 21 kann durch einen Polierprozess entfernt werden. Der Polierprozess kann durch ein CMP-Verfahren durchgeführt werden. Das erste Stützglied 21 kann durch ein Ätzverfahren entfernt werden. Das erste Stützglied 21 kann durch Abrasion entfernt werden. In einem Fall, dass das erste Stützglied 21 wiederverwendbar ist, kann das erste Stützglied 21 als das Stützglied zum Stützen einer anderen Halbleiterwaferquelle verwendet werden. Danach wird Schritt S4 durchgeführt.
  • Dann wird ein Prozess von Schritt S4 bis Schritt S7 wiederholt, bis der kein Element bildende Wafer nicht als neue Halbleiterwaferquelle wiederverwendbar ist, wie bei der ersten bevorzugten Ausführungsform. Selbst bei diesem Herstellungsverfahren können die gleichen Wirkungen wie die bei der ersten Ausführungsform beschriebenen realisiert werden.
  • Bei dieser Ausführungsform erfolgte eine Beschreibung eines Beispiels, in dem nach dem Schritt des Bildens des neuen Halbleiterelements 52 (Schritt S8 von 6A) der Schritt des Entfernens des ersten Stützglieds 21 durchgeführt wird (Schritt S43 von 6A). Der Schritt des Entfernens des ersten Stützglieds 21 (Schritt S43 von 6A) kann jedoch nach der Bestimmung, ob der kein Element bildende Wafer 42 wiederverwendbar ist (Schritt S7 von 6A), und vor dem Schritt des Bildens des neuen Halbleiterelements 52 (Schritt S8 von 6A) durchgeführt werden.
  • 8A ist ein Flussdiagramm zum Beschreiben des Verfahrens zur Herstellung des Halbleiterbauelements gemäß der fünften bevorzugten Ausführungsform der vorliegenden Erfindung. 8B ist ein Flussdiagramm zum Beschreiben eines an einem aus dem in 8A gezeigten Schritt erhaltenen Elementbildungswafer 41 (der neuen Halbleiterwaferquelle 51) durchgeführten Schritts.
  • 9A bis 9M sind jeweils schematische Querschnittsansichten zum Beschreiben des in 8A und 8B gezeigten Herstellungsverfahrens. Nachfolgend wird auf eine Beschreibung eines Schritts, der dem bei der ersten bevorzugten Ausführungsform beschriebenen Schritt entspricht, verzichtet.
  • Bei dieser Ausführungsform wird anstelle von Schritt S1 bis Schritt S3 (siehe 2A) gemäß der ersten bevorzugten Ausführungsform Schritt S51 durchgeführt. Ferner wird bei dieser Ausführungsform nach Schritt S5 gemäß der ersten bevorzugten Ausführungsform und vor Schritt S6 Schritt S52 durchgeführt. Bei dieser Ausführungsform werden ferner nach Schritt S7 gemäß der ersten bevorzugten Ausführungsform Schritt S53 bis S56 oder die Schritte S53, S57, S58 durchgeführt.
  • Insbesondere wird mit Bezugnahme auf 9A die Halbleiterwaferquelle 1, in der ein Halbleiterelement 11 auf einer ersten Hauptfläche 2 gebildet ist, vorbereitet (Schritt S51 von 8A).
  • Als Nächstes wird mit Bezugnahme auf 9B ein zweites Stützglied 31 auf der Seite der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 befestigt (Schritt S4 von 8A). Das zweite Stützglied 31 kann über das doppelseitige Klebeband 32 an der Halbleiterwaferquelle 1 befestigt werden.
  • Mit Bezugnahme auf 9C wird als Nächstes Laserlicht von der Laserlichtstrahlungseinrichtung 33 zu der Halbleiterwaferquelle 1 gestrahlt (Schritt S5 von 8A). Laserlicht wird in einem Zustand, in dem die Halbleiterwaferquelle 1 durch das zweite Stützglied 31 gestützt wird, zu der zweiten Hauptfläche 3 der Halbleiterwaferquelle 1 gestrahlt.
  • Bei dieser Ausführungsform wird Laserlicht von der Seite der zweiten Hauptfläche 3 der Halbleiterwaferquelle 1 direkt in den Dickenrichtungszwischenteil der Halbleiterwaferquelle 1 gestrahlt. Der Abstand W1 von der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 zu dem Lichtsammelteil des Laserlichts wird in Abhängigkeit von der Dicke des Halbleiterbauelements, das erhalten werden soll, eingestellt. Der Abstand W1 darf nicht weniger als 50 µm und nicht mehr als 100 µm betragen.
  • Die Laserlichtstrahlungsposition zu der Halbleiterwaferquelle 1 wird entlang der Horizontalrichtung parallel zu der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 bewegt. Dadurch wird in dem Dickenrichtungszwischenteil der Halbleiterwaferquelle 1 die erste geänderte Schicht 34 gebildet, deren kristalliner Zustand hinsichtlich seiner Eigenschaften anders als jene anderer Gebiete geändert wird. In einem Fall, dass die Halbleiterwaferquelle 1 ein n+-Sic-Halbleitersubstrat aufweist, kann die erste geänderte Schicht 34 an dem Zwischenteil des SiC-Halbleitersubstrats gebildet werden.
  • In einem Fall, dass die Halbleiterwaferquelle 1 einen abgeschrägten Teil an einem Randteil davon aufweist, wird an einem Lichtsammelteil (einem Brennpunkt) des Laserlichts ein Fehler auftreten, und daher besteht die Möglichkeit, dass die erste geänderte Schicht 34 nicht so gebildet wird, dass sie parallel zu der ersten Hauptfläche 2 ist. Somit wird bei dieser Ausführungsform die den zweiten Waferrandteil 6 aufweisende Halbleiterwaferquelle 1, die keine Abschrägung hat, vorbereitet.
  • Dadurch ist es möglich, einen an dem Lichtsammelteil (dem Brennpunkt) des Laserlichts auftretenden Fehler zu unterbinden. Infolgedessen kann die erste geänderte Schicht 34 so gebildet werden, dass sie über ein gesamtes Gebiet der Halbleiterwaferquelle 1 in der Dickenrichtung parallel zu der ersten Hauptfläche 2 ist. Somit ist es möglich, die Halbleiterwaferquelle 1 angemessen in den Elementbildungswafer 41 und den kein Element bildenden Wafer 42 zu trennen (spalten).
  • Mit Bezugnahme auf 9D wird als Nächstes die Halbleiterwaferquelle 1 mit der ersten geänderten Schicht 34 an einem ersten Stützglied 21 befestigt (Schritt S52 von 8A). Die Halbleiterwaferquelle 1 wird in einer solchen Stellung an dem ersten Stützglied 21 befestigt, dass die zweite Hauptfläche 3 zu der ersten Stützhauptfläche 22 des ersten Stützglieds 21 weist. Dadurch wird die Struktur 101 mit befestigtem Wafer gebildet. Das Verfahren zum Befestigen der Halbleiterwaferquelle 1 an dem ersten Stützglied 21 ist wie bei der ersten bevorzugten Ausführungsform beschrieben, und daher wird auf eine Beschreibung davon verzichtet.
  • Mit Bezugnahme auf 9E wird als Nächstes die Halbleiterwaferquelle 1 entlang der Horizontalrichtung parallel zu der ersten Hauptfläche 2 von dem Dickenrichtungszwischenteil der Halbleiterwaferquelle 1 geschnitten (Schritt S6 von 8A). Insbesondere wird die Halbleiterwaferquelle 1 entlang der Horizontalrichtung mit der ersten geänderten Schicht 34 als Ausgangspunkt gespalten.
  • Die Halbleiterwaferquelle 1 wird in einem Zustand gespalten, in dem die Halbleiterwaferquelle 1 durch das erste Stützglied 21 und das zweite Stützglied 31 gestützt (dazwischen gehalten) wird. Dadurch wird die Halbleiterwaferquelle 1 in den Elementbildungswafer 41 mit dem Halbleiterelement 11 und den kein Element bildenden Wafer 42 ohne das Halbleiterelement 11 getrennt.
  • In einem Schritt des Schneidens der Halbleiterwaferquelle 1 (Schritt S6 von 6A) muss die Halbleiterwaferquelle 1 nur in den Elementbildungswafer 41 mit dem Halbleiterelement 11 und den kein Element bildenden Wafer 42 ohne das Halbleiterelement 11 getrennt werden. Zusätzlich zu einem Fall, in dem die Halbleiterwaferquelle 1 wie bei dieser Ausführungsform gespalten ist, wird zum Beispiel die erste geänderte Schicht 34 für eine Position und einen Zustand des Bildens eingestellt, derart, dass die Halbleiterwaferquelle 1 von selbst in den Elementbildungswafer 41 und den kein Element bildenden Wafer 42 getrennt werden kann.
  • Mit Bezugnahme auf 9F wird nach dem Schritt des Trennens der Halbleiterwaferquelle 1 die erste Schnittfläche 43 des Elementbildungswafers 41 geschliffen (Schritt S59 von 8B). Der Schritt des Schleifens der ersten Schnittfläche 43 kann durch ein CMP-Verfahren durchgeführt werden.
  • Der Schritt des Schleifens der ersten Schnittfläche 43 kann durchgeführt werden, bis der Elementbildungswafer 41 eine gewünschte Dicke erreicht. Das heißt, der Schritt des Schleifens der ersten Schnittfläche 43 kann einen Schritt des Dünnens des Elementbildungswafers 41 beinhalten.
  • Mit Bezugnahme auf 9G wird als Nächstes die Elektrode 45 der zweiten Hauptfläche auf der ersten Schnittfläche 43 des Elementbildungswafers 41 gebildet (Schritt S60 von 8B). Natürlich kann der Schritt des Schleifens der ersten Schnittfläche 43 weggelassen werden. Das heißt, die Elektrode 45 der zweiten Hauptfläche kann unmittelbar nach dem Schritt des Trennens der Halbleiterwaferquelle 1 direkt auf der ersten Schnittfläche 43 gebildet werden.
  • Nach dem Schritt des Schleifens des Elementbildungswafers 41 (Schritt S44 von 6B) und vor dem Schritt des Bildens der Elektrode 45 der zweiten Hauptfläche (Schritt S45 von 6B) kann eine Ausheilungsbehandlung an der ersten Schnittfläche 43 (geschliffenen Fläche) des Elementbildungswafers 41 durchgeführt werden. Eine Ausheilungsbehandlung kann durch ein Laserlichtbestrahlungsverfahren durchgeführt werden. In diesem Fall kann eine ohmsche Eigenschaft der Elektrode 45 der zweiten Hauptfläche bezüglich der ersten Schnittfläche 43 des Elementbildungswafers 41 verbessert werden.
  • Danach wird der Elementbildungswafer 41 entlang der Zerkleinerungslinie 12 (siehe auch 1A und 1B) geschnitten (Schritt S61 von 8B). Dadurch werden mehrere Halbleiterbauelemente aus dem Elementbildungswafer 41 ausgeschnitten.
  • Der Schritt des Schneidens des Elementbildungswafers 41 kann in dem Zustand, in dem er durch das zweite Stützglied 31 gestützt wird, durchgeführt werden. In diesem Fall wird das zweite Stützglied 31 nach dem Schritt des Schneidens des Elementbildungswafers 41 entfernt. Der Schritt des Schneidens des Elementbildungswafers 41 kann nach Entfernen des zweiten Stützglieds 31 durchgeführt werden.
  • Nach dem Schritt des Trennens der Halbleiterwaferquelle 1 wird die Bestimmung durchgeführt, ob der kein Element bildende Wafer 42 als die neue Halbleiterwaferquelle 51 wiederverwendbar ist (Schritt S7 von 8A). In einem Fall, dass der kein Element bildende Wafer 42 nicht wiederverwendbar ist (Schritt S7 von 8A: NEIN), wird das Verfahren zur Herstellung des Halbleiterbauelements durch Verwendung einer Halbleiterwaferquelle 1 beendet. Die Art und Weise der Bestimmung, ob der kein Element bildende Wafer 42 wiederverwendbar ist, ist wie bei der ersten bevorzugten Ausführung beschrieben, deshalb wird auf eine Beschreibung davon verzichtet.
  • In einem Fall, dass der kein Element bildende Wafer 42 als die neue Halbleiterwaferquelle 51 wiederverwendbar ist (Schritt S7 von 8A: JA) wird eine Bestimmung, ob der kein Element bildende Wafer 42 nicht wieder geteilt werden kann, und auch, ob er als eine letzte Halbleiterwaferquelle verwendet werden kann, durchgeführt (Schritt S53 von 8A). Die Bestimmung, ob der kein Element bildende Wafer 42 wieder geteilt werden kann, kann basierend auf der Dicke eines Halbleiterbauelements, das erhalten werden soll, durchgeführt werden.
  • In einem Fall, dass der kein Element bildende Wafer 42 nicht geteilt werden kann und eine solche Dicke aufweist, dass er durch kurzzeitiges Schleifen mit einer Dicke gebildet werden kann, die gleich der eines Halbleiterbauelements ist, kann bestimmt werden, dass er als die letzte Halbleiterwaferquelle verwendet werden kann. In einem Fall, dass der kein Element bildende Wafer 42 nicht geteilt werden kann und eine solche Dicke aufweist, dass diese im Wesentlichen gleich der Dicke eines Halbleiterbauelements, das erhalten werden soll, ist, kann ferner bestimmt werden, dass er als die letzte Halbleiterwaferquelle verwendet werden kann.
  • Mit Bezugnahme auf 9H wird in einem Fall, dass der kein Element bildende Wafer 42 nicht geteilt werden kann und als die letzte Halbleiterwaferquelle verwendet werden kann (Schritt S53 in 8A: JA), der kein Element bildende Wafer 42 als eine letzte Halbleiterwaferquelle 81 wiederverwendet.
  • Dann wird das erste Stützglied 21 von der letzten Halbleiterwaferquelle 81 entfernt (Schritt S54 von 8A). Dadurch wird die zweite Hauptfläche 3 der letzten Halbleiterwaferquelle 81 nach außen hin freigelegt.
  • Das erste Stützglied 21 kann durch einen Polierprozess entfernt werden. Der Polierprozess kann durch ein CMP-Verfahren durchgeführt werden. Das erste Stützglied 21 kann durch ein Ätzverfahren entfernt werden. Das erste Stützglied 21 kann durch Abrasion entfernt werden. In einem Fall, dass das erste Stützglied 21 wiederverwendbar ist, kann das erste Stützglied 21 als ein Stützglied zum Stützen einer anderen Halbleiterwaferquelle verwendet werden.
  • Mit Bezugnahme auf 9I wird in einem Fall, dass die Verbindungschicht 28 an der zweiten Hauptfläche 3 der letzten Halbleiterwaferquelle 81 haftet, die Verbindungschicht 28 von der letzten Halbleiterwaferquelle 81 entfernt.
  • Mit Bezugnahme auf 9J wird als Nächstes das neue Halbleiterelement 52 auf der zweiten Schnittfläche 44 der letzten Halbleiterwaferquelle 81 gebildet (Schritt S55 von 8A). Das neue Halbleiterelement 52 kann von der gleichen Art wie das zuvor beschriebene Halbleiterelement 11 sein oder kann sich von diesem unterscheiden.
  • 9J zeigt ein Beispiel, in dem das neue Halbleiterelement 52 von der gleichen Art wie das Halbleiterelement 11 ist. Das neue Halbleiterelement 52 wird in jedem der mehreren Elementbildungsgebiete 10, die auf der zweiten Schnittfläche 44 der letzten Halbleiterwaferquelle 81 eingerichtet sind, gebildet. Der Schritt des Bildens des neuen Halbleiterelements 52 ist wie bei der ersten bevorzugten Ausführungsform beschrieben, und daher wird auf eine Beschreibung davon verzichtet. Dann wird die Elektrode 45 zweiten Hauptfläche auf der zweiten Hauptfläche 3 der letzten Halbleiterwaferquelle 81 gebildet.
  • Vor dem Schritt des Bildens der Elektrode 45 der zweiten Hauptfläche kann eine Ausheilungsbehandlung an der zweiten Hauptfläche 3 (geschliffenen Fläche) der letzten Halbleiterwaferquelle 81 durchgeführt werden. Eine Ausheilungsbehandlung kann durch ein Laserlichtbestrahlungsverfahren durchgeführt werden. In diesem Fall kann eine ohmsche Eigenschaft der Elektrode 45 der zweiten Hauptfläche bezüglich der zweiten Hauptfläche 3 der letzten Halbleiterwaferquelle 81 verbessert werden.
  • Danach wird die letzte Halbleiterwaferquelle 81 entlang der Zerkleinerungslinie 12 (siehe auch 1A und 1B) geschnitten (Schritt S13 von 2B). Dadurch werden mehrere Halbleiterbauelemente aus der letzten Halbleiterwaferquelle 81 ausgeschnitten.
  • Mit Bezugnahme auf 9K wird andererseits in einem Fall, dass der kein Element bildende Wafer 42 wieder geteilt werden kann und nicht als die letzte Halbleiterwaferquelle verwendet werden kann (Schritt S53 von 8A: NEIN) der kein Element bildende Wafer 42 als die neue Halbleiterwaferquelle 51 wiederverwendet.
  • Dann wird das erste Stützglied 21 von der neuen Halbleiterwaferquelle 51 entfernt (Schritt S57 von 8A). Dadurch wird die zweite Hauptfläche 3 der neuen Halbleiterwaferquelle 51 nach außen hin freigelegt.
  • Das erste Stützglied 21 kann durch einen Polierprozess entfernt werden. Der Polierprozess kann durch ein CMP-Verfahren durchgeführt werden. Das erste Stützglied 21 kann durch ein Ätzverfahren entfernt werden. Das erste Stützglied 21 kann durch Abrasion entfernt werden. In einem Fall, dass das erste Stützglied 21 wiederverwendbar ist, kann das erste Stützglied 21 als ein Stützglied zum Stützen einer anderen Halbleiterwaferquelle verwendet werden.
  • Mit Bezugnahme auf 9L als Nächstes wird in einem Fall, dass die Verbindungschicht 28 an der zweiten Hauptfläche 3 der neuen Halbleiterwaferquelle 51 haftet, die Verbindungschicht 28 von der neuen Halbleiterwaferquelle 51 entfernt.
  • Mit Bezugnahme auf 9M wird als Nächstes das neue Halbleiterelement 52 auf der zweiten Schnittfläche 44 der neuen Halbleiterwaferquelle 51 gebildet (Schritt S58 von 8A). Das neue Halbleiterelement 52 kann von der gleichen Art wie das zuvor beschriebene Halbleiterelement 11 sein oder kann sich von diesem unterscheiden.
  • 9M zeigt ein Beispiel, in dem das neue Halbleiterelement 52 von der gleichen Art wie das Halbleiterelement 11 ist. Das neue Halbleiterelement 52 wird in jedem der mehreren Elementbildungsgebiete 10, die auf der zweiten Schnittfläche 44 der neuen Halbleiterwaferquelle 51 eingerichtet sind, gebildet. Der Schritt des Bildens des neuen Halbleiterelements 52 ist wie bei der ersten bevorzugten Ausführungsform beschrieben, und daher wird auf eine Beschreibung davon verzichtet.
  • Wie oben beschrieben wurde, wird bei dieser Ausführungsform der Schritt die von Schritt S4 bis Schritt S7 wiederholt, bis der kein Element bildende Wafer nicht als die neue Halbleiterwaferquelle wiederverwendbar ist. Ferner wird bei dieser Ausführungsform ein Prozess von Schritt S4 bis Schritt S53 wiederholt, bis der kein Element bildende Wafer die letzte Halbleiterwaferquelle sein kann.
  • Selbst bei diesem Herstellungsverfahren können die gleichen Wirkungen wie die bei der ersten Ausführungsform beschriebenen realisiert werden. Insbesondere ist bei der vorliegenden bevorzugten Ausführungsform der kein Element bildende Wafer 42 als die letzte Halbleiterwaferquelle 81 wiederverwendbar (Schritt S53 bis Schritt S56). Dadurch kann eine anfängliche Halbleiterwaferquelle 1 ohne Verschwendung verbraucht werden.
  • Bei diesem Prozess ist ein Beispiel beschrieben worden, in dem der Schritt des Bildens des neuen Halbleiterelements 52 in der letzten Halbleiterwaferquelle 81 (Schritt S55 von 8A) nach dem Schritt des Entfernens des ersten Stützglieds 21 (Schritt S54 von 8A) durchgeführt wird. Jedoch kann der Schritt des Bildens des neuen Halbleiterelements 52 (Schritt S55 von 8A) vor dem Schritt des Entfernens des ersten Stützglieds 21 (Schritt S54 von 8A) durchgeführt werden.
  • Bei diesem Prozess ist ein Beispiel beschrieben worden, in dem der Schritt des Bildens des neuen Halbleiterelements 52 in der neuen Halbleiterwaferquelle 51 (Schritt S58 von 8A) nach dem Schritt des Entfernens des ersten Stützglieds 21 (Schritt S57 von 8A) durchgeführt wird. Der Schritt des Bildens des neuen Halbleiterelements 52 (Schritt S58 von 8A) kann jedoch vor dem Schritt des Entfernens des ersten Stützglieds 21 (Schritt S57 von 8A) durchgeführt werden.
  • 10 ist eine Querschnittsansicht, die ein Halbleiterbauelement 111 gemäß einem Beispiel der vorliegenden Erfindung zeigt.
  • Mit Bezugnahme auf 10 weist das Halbleiterbauelement 111 eine Schottky-Barriere-Diode als ein Beispiel für das Halbleiterelement 11 auf. Das Halbleiterbauelement 111 weist eine chipförmige SiC-Halbleiterschicht 112 auf. Die SiC-Halbleiterschicht 112 weist eine erste Hauptfläche 113 auf einer Seite, eine zweite Hauptfläche 14 auf der anderen Seite und eine die erste Hauptfläche 113 und die zweite Hauptfläche 114 verbindende Seitenfläche 115 auf.
  • Bei dieser Durchführungsart weist die SiC-Halbleiterschicht 112 eine laminierte Struktur auf, die ein n+-SiC-Halbleitersubstrat 116 und eine n-SiC-Epitaxialschicht 117 aufweist. Eine n-Störstellenkonzentrationen der SiC-Epitaxialschicht 117 ist geringer als eine n-Störstellenkonzentrationen des SiC-Halbleitersubstrats 116.
  • Das SiC-Halbleitersubstrat 116 bildet die zweite Hauptfläche 114 der SiC-Halbleiterschicht 112. Die SiC-Epitaxialschicht 117 bildet die erste Hauptfläche 113 der SiC-Halbleiterschicht 112. Das SiC-Halbleitersubstrat 116 und die SiC-Epitaxialschicht 117 bilden die Seitenfläche 115 der SiC-Halbleiterschicht 112.
  • An einem Oberflächenschichtteil der ersten Hauptfläche 113 der SiC-Halbleiterschicht 112 ist ein Diodengebiet 118 gebildet. Bei dieser Durchführungsart ist das Diodengebiet 118 in Draufsicht mit Blickrichtung in einer Normalrichtung der ersten Hauptfläche 113 der SiC-Halbleiterschicht 112 (nachfolgend einfach als „Draufsicht“ bezeichnet) in einem zentralen Teil der ersten Hauptfläche 113 der SiC-Halbleiterschicht 112 gebildet. Bei dieser Durchführungsart ist das Diodengebiet 118 durch Verwendung eines Teils der SiC-Epitaxialschicht 117 gebildet.
  • An dem Oberflächenschichtteil der ersten Hauptfläche 113 der SiC-Halbleiterschicht 112 ist ein Schutzgebiet 119 vom p+-Typ gebildet. Das Schutzgebiet 119 ist in einer sich in Draufsicht entlang dem Diodengebiet 118 erstreckenden Bandform gebildet. Insbesondere ist das Schutzgebiet 119 in einer in Draufsicht das Diodengebiet 118 umgebenden Endlosform (zum Beispiel einer vierseitigen Ringform, einer vierseitigen Ringform, von der eine Ecke abgeschrägt ist, oder einer ringförmigen Kreisform gebildet). Dadurch ist das Schutzgebiet 119 als ein Schutzringgebiet gebildet.
  • p-Störstellen des Schutzgebiets 119 können nicht aktiviert werden. In diesem Fall ist das Schutzgebiet 119 als ein Nichthalbleitergebiet gebildet. Die p-Störstellen des Schutzgebiets 119 können aktiviert werden. In diesem Fall ist das Schutzgebiet 119 als ein Halbleitergebiet des p-Typs gebildet.
  • Auf der ersten Hauptfläche 113 der SiC-Halbleiterschicht 112 ist eine Isolierschicht 120 gebildet. Auf der Isolierschicht 120 ist eine Öffnung 121 zum Freilegen des Diodengebiets 118 gebildet. Bei dieser Durchführungsart wird zusätzlich zu dem Diodengebiet 118 auch ein Innenumfangsrand des Schutzgebiets 119 von der Öffnung 121 freigelegt.
  • Auf der Isolierschicht 120 ist eine Elektrode 30 der ersten Hauptfläche gebildet. Die Elektrode 30 der ersten Hauptfläche tritt in die Öffnung 121 der Isolierschicht 120 ein. Die Elektrode 30 der ersten Hauptfläche ist innerhalb der Öffnung 121 mit dem Diodengebiet 118 elektrisch verbunden.
  • Die Elektrode 30 der ersten Hauptfläche bildet einen Schottky-Übergang mit dem Diodengebiet 118. Dadurch wird eine Schottky-Barriere-Diode mit der als eine Anode dienenden Elektrode 30 der ersten Hauptfläche und dem als eine Kathode dienenden Diodengebiet 118 gebildet.
  • Auf der zweiten Hauptfläche 114 der SiC-Halbleiterschicht 112 ist eine Elektrode 45 der zweiten Hauptfläche gebildet. Die Elektrode 45 der zweiten Hauptfläche bildet einen ohmschen Kontakt mit der zweiten Hauptfläche 114 der SiC-Halbleiterschicht 112.
  • 11A ist ein Flussdiagramm zum Beschreiben des Verfahrens zur Herstellung des Halbleiterbauelements gemäß der sechsten bevorzugten Ausführungsform der vorliegenden Erfindung. 11 B ist ein Flussdiagramm zum Beschreiben eines an dem aus einem in 11A gezeigten Schritt erhaltenen Elementbildungswafer 41 durchgeführten Schritts.
  • 12A bis 121 sind jeweils schematische Querschnittsansichten zum Beschreiben des in 11A und 11 B gezeigten Herstellungsverfahrens durch Anwenden des in 11A in 11 B gezeigten Herstellungsverfahrens auf das Verfahren zur Herstellung des in 10 gezeigten Halbleiterbauelements 111.
  • Nachfolgend wird auf eine Beschreibung eines Schritts, der dem bei der ersten bevorzugten Ausführungsform beschriebenen Schritt entspricht, verzichtet. In 12A bis 121 wird für eine zweckmäßige Beschreibung nur ein Gebiet, in dem ein Halbleiterbauelement 111 gebildet ist, gezeigt, und Gebiete anderer Halbleiterbauelemente und ein Endgebiet der Halbleiterwaferquelle 1 werden weggelassen.
  • Bei dieser Ausführungsform werden anstelle von Schritt S1 bis Schritt S5 (siehe 2A) gemäß der ersten bevorzugten Ausführungsform Schritt S71 bis Schritt S74 durchgeführt. Ferner wird bei dieser Ausführungsform nach Schritt S7 gemäß der ersten bevorzugten Ausführungsform Schritt S75 durchgeführt.
  • Insbesondere wird mit Bezugnahme auf 12A die aus einem n+-SiC-Monokristall hergestellte Halbleiterwaferquelle 1 vorbereitet. Als Nächstes werden Teile des Halbleiterelements 11 auf der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 gebildet (Schritt S71 von 11A).
  • Bei dieser Ausführungsform beinhaltet der Schritt des Bildens der Teile des Halbleiterelements 11 einen Schritt des Bildens der n-SiC-Epitaxialschicht 117 auf der ersten Hauptfläche 2 der Halbleiterwaferquelle 1. Ferner beinhaltet der Schritt des Bildens der Teile des Halbleiterelements 11 einen Schritt des Bildens des Diodengebiets 118 des n-Typs und eines Schutzgebiets 119 des p+-Typs in dem Oberflächenschichtteil der SiC-Epitaxialschicht 117.
  • In dem Schritt des Bildens der SiC-Epitaxialschicht 117 erfährt das SiC Epitaxialwachstum von der ersten Hauptfläche 2 der Halbleiterwaferquelle 1. Das Diodengebiet 118 wird durch Verwendung eines Teils der SiC-Epitaxialschicht 117 gebildet.
  • Mit Bezugnahme auf 12B wird als Nächstes die Halbleiterwaferquelle 1, in der die Teile des Halbleiterelements 11 gebildet sind, an dem ersten Stützglied 21 befestigt (Schritt S72 von 11A). Die Halbleiterwaferquelle 1 wird in einer solchen Stellung an dem ersten Stützglied 21 befestigt, dass die zweite Hauptfläche 3 zu einer ersten Stützhauptfläche 22 des ersten Stützglieds 21 weist. Dadurch wird die Struktur 101 mit befestigtem Wafer gebildet. Das Verfahren zum Befestigen der Halbleiterwaferquelle 1 an dem ersten Stützglied 21 ist wie bei der ersten bevorzugten Ausführungsform beschrieben, und daher wird auf eine Beschreibung davon verzichtet.
  • Mit Bezugnahme auf 12C wird als Nächstes Laserlicht von der Laserlichtstrahlungseinrichtung 33 zu der Halbleiterwaferquelle 1 gestrahlt (Schritt S73 von 11A). Bei dieser Ausführungsform wird Laserlicht von der Seite der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 zu dem Dickenrichtungszwischenteil der Halbleiterwaferquelle 1 gestrahlt.
  • In diesem Schritt wird auf einer Oberfläche der SiC-Epitaxialschicht 117 auf der Seite der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 keine Elektrodenschicht gebildet. Ferner wird auch keine Isolierschicht auf der Oberfläche der SiC-Epitaxialschicht 117 auf der Seite der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 gebildet. Deshalb ist es möglich, Laserlicht mit wenig Hindernissen bezüglich eines Inneren der Halbleiterwaferquelle 1 von der Seite der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 zu strahlen.
  • Der Abstand W1 von der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 zu dem Lichtsammelteil des Laserlichts wird in Abhängigkeit von der Dicke des Halbleiterbauelements, das erhalten werden soll, eingestellt. Der Abstand W1 darf nicht weniger als 50 µm und nicht mehr als 100 µm betragen.
  • Die Laserlichtstrahlungsposition zu der Halbleiterwaferquelle 1 wird entlang der Horizontalrichtung parallel zu der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 bewegt. Dadurch wird in dem Dickenrichtungszwischenteil der Halbleiterwaferquelle 1 die erste geänderte Schicht 34 gebildet, deren kristalliner Zustand hinsichtlich seiner Eigenschaften anders als jene anderer Gebiete geändert wird. Die erste geänderte Schicht 34 kann in dem Zwischenteil der n+-Halbleiterwaferquelle 1 gebildet werden.
  • In einem Fall, dass die Halbleiterwaferquelle 1 einen abgeschrägten Teil an einem Randteil davon aufweist, wird an einem Lichtsammelteil (einem Brennpunkt) des Laserlichts ein Fehler auftreten. Daher besteht die Möglichkeit, dass die erste geänderte Schicht 34 nicht so gebildet wird, dass sie parallel zu der ersten Hauptfläche 2 ist. Somit wird bei dieser Ausführungsform die den zweiten Waferrandteil 6 aufweisende Halbleiterwaferquelle 1, die keine Abschrägung hat, vorbereitet.
  • Dadurch ist es möglich, einen an dem Lichtsammelteil (dem Brennpunkt) des Laserlichts auftretenden Fehler zu unterbinden. Infolgedessen kann die erste geänderte Schicht 34 innerhalb der Halbleiterwaferquelle 1 über ein gesamtes Gebiet der Halbleiterwaferquelle 1 in der Dickenrichtung so gebildet werden, dass sie parallel zu der ersten Hauptfläche 2 ist. Somit ist es möglich, die Halbleiterwaferquelle 1 angemessen in einen Elementbildungswafer 41 und einen kein Element bildenden Wafer 42 zu trennen (spalten).
  • Mit Bezugnahme auf 12D wird als Nächstes ein zweites Stützglied 31 an der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 befestigt (Schritt S74 von 11A). Das zweite Stützglied 31 kann über das doppelseitige Klebeband 32 an der Halbleiterwaferquelle 1 befestigt werden.
  • Mit Bezugnahme auf 12E wird als Nächstes die Halbleiterwaferquelle 1 entlang einer Horizontalrichtung parallel zu der ersten Hauptfläche 2 von einem Dickenrichtungszwischenteil der Halbleiterwaferquelle 1 geschnitten (Schritt S6 von 11A). Insbesondere wird die Halbleiterwaferquelle 1 entlang der Horizontalrichtung mit der ersten geänderten Schicht 34 als Ausgangspunkt gespalten.
  • Die Halbleiterwaferquelle 1 wird in einem Zustand gespalten, in dem die Halbleiterwaferquelle 1 durch das erste Stützglied 21 und das zweite Stützglied 31 gestützt (dazwischen gehalten) wird. Dadurch wird die Halbleiterwaferquelle 1 in den Elementbildungswafer 41 mit den Teilen des Halbleiterelements 11 und den kein Element bildenden Wafer 42 ohne das Halbleiterelement 11 getrennt.
  • In dem Schritt des Schneidens der Halbleiterwaferquelle 1 (Schritt S6 von 11 A) muss die Halbleiterwaferquelle 1 nur in den Elementbildungswafer 41 mit dem Halbleiterelement 11 und den kein Element bildenden Wafer 42 ohne das Halbleiterelement 11 getrennt werden. Zusätzlich zu einem Fall, in dem die Halbleiterwaferquelle 1 wie bei dieser Ausführungsform gespalten ist, wird zum Beispiel die erste geänderte Schicht 34 für eine Position und einen Zustand des Bildens eingestellt, derart, dass die Halbleiterwaferquelle 1 von selbst in den Elementbildungswafer 41 und den kein Element bildenden Wafer 42 getrennt werden kann.
  • Mit Bezugnahme auf 12F wird nach dem Schritt des Trennens der Halbleiterwaferquelle 1 die erste Schnittfläche 43 des Elementbildungswafers 41 geschliffen (Schritt S76 von 11B). Der Schritt des Schleifens der ersten Schnittfläche 43 kann durch ein CMP-Verfahren durchgeführt werden.
  • Der Schritt des Schleifens der ersten Schnittfläche 43 kann durchgeführt werden, bis der Elementbildungswafer 41 eine gewünschte Dicke erreicht. Das heißt, der Schritt des Schleifens der ersten Schnittfläche 43 kann einen Schritt des Dünnens des Elementbildungswafers 41 beinhalten.
  • Als Nächstes wird mit Bezugnahme auf 12G die Elektrode 45 der zweiten Hauptfläche auf der ersten Schnittfläche 43 des Elementbildungswafers 41 gebildet (Schritt S77 von 11B). Natürlich kann der Schritt des Schleifens der ersten Schnittfläche 43 weggelassen werden. Das heißt, die Elektrode 45 der zweiten Hauptfläche kann unmittelbar nach dem Schritt des Trennens der Halbleiterwaferquelle 1 direkt auf der ersten Schnittfläche 43 gebildet werden.
  • Nach dem Schritt des Schleifens des Elementbildungswafers 41 (Schritt S76 von 11B) und vor dem Schritt des Bildens der Elektrode 45 der zweiten Hauptfläche (Schritt S77 von 11B) kann eine Ausheilungsbehandlung an der ersten Schnittfläche 43 (geschliffenen Fläche) des Elementbildungswafers 41 durchgeführt werden. Eine Ausheilungsbehandlung kann durch das Laserlichtbestrahlungsverfahren durchgeführt werden. In diesem Fall kann eine ohmsche Eigenschaft der Elektrode 45 der zweiten Hauptfläche bezüglich der ersten Schnittfläche 43 des Elementbildungswafers 41 verbessert werden.
  • Mit Bezugnahme auf 12H wird als Nächstes das zweite Stützglied 31 von der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 entfernt (Schritt S78 von 11B). Der Schritt des Entfernens des zweiten Stützglieds 31 kann vor dem Schritt des Schleifens der ersten Schnittfläche 43 oder dem Schritt des Bildens der Elektrode 45 der zweiten Hauptfläche durchgeführt werden.
  • Mit Bezugnahme auf 121 werden die restlichen Teile des Halbleiterelements 11 auf der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 gebildet (Schritt S79 von 11B). Bei dieser Ausführungsform werden die Isolierschicht 120 und die Elektrode 30 der ersten Hauptfläche auf der ersten Hauptfläche 2 der Halbleiterwaferquelle 1 als die restlichen Teile des Halbleiterelements 11 gebildet.
  • Danach wird der Elementbildungswafer 41 entlang der Zerkleinerungslinie 12 (siehe auch 1A und 1B) geschnitten (Schritt S80 von 11B). Dadurch werden mehrere Halbleiterbauelemente 111 aus dem Elementbildungswafer 41 ausgeschnitten.
  • Nach dem Schritt des Trennens der Halbleiterwaferquelle 1 wird die Bestimmung durchgeführt, ob der kein Element bildende Wafer 42 als die neue Halbleiterwaferquelle 51 wiederverwendbar ist (Schritt S7 von 11A). Die Art und Weise der Bestimmung, ob der kein Element bildende Wafer 42 wiederverwendbar ist, ist wie bei der ersten bevorzugten Ausführung beschrieben, deshalb wird auf eine Beschreibung davon verzichtet.
  • In einem Fall, dass der kein Element bildende Wafer 42 nicht wiederverwendbar ist (Schritt S7 von 11A: NEIN) wird das Verfahren zur Herstellung des Halbleiterbauelements durch Verwendung einer Halbleiterwaferquelle 1 beendet.
  • In einem Fall, dass der kein Element bildende Wafer 42 als die neue Halbleiterwaferquelle 51 wiederverwendbar ist (Schritt S7 von 11A: JA), werden wie bei Schritt S71 Teile des Halbleiterelements 52 in dem kein Element bildenden Wafer 42 (der neuen Halbleiterwaferquelle 51) gebildet (Schritt S75 von 11A).
  • Der Schritt des Bildens der Teile des Halbleiterelements 52 (Schritt S75 von 11A) kann in einem Zustand durchgeführt werden, in dem die neue Halbleiterwaferquelle 51 an dem Stützglied 21 befestigt ist. Natürlich kann das erste Stützglied 21 vor dem Schritt des Bildens der Teile des Halbleiterelements 52 (Schritt S75 von 11A) entfernt werden. In diesem Fall kann das Stützglied 21 nach dem Schritt des teilweisen Bildens des neuen Halbleiterelements 52 (Schritt S75 von 11A) wieder an der neuen Halbleiterwaferquelle 51 befestigt werden.
  • Danach wird Schritt S73 durchgeführt. Wie oben beschrieben wurde, wird bei dieser Ausführungsform der Schritt von Schritt S73 bis Schritt S7 wiederholt, bis der kein Element bildende Wafer nicht als die neue Halbleiterwaferquelle wiederverwendbar ist. Selbst bei diesem Herstellungsverfahren können die gleichen Wirkungen wie die bei der ersten Ausführungsform beschriebenen realisiert werden.
  • Bei dieser Ausführungsform ist ein Beispiel beschrieben worden, in dem die Schottky-Barriere-Diode als ein Beispiel für das Halbleiterelement 11 gebildet wird. Das Halbleiterelement 111 kann jedoch ein funktionales Element aufweisen, das sich von der Schottky-Barriere-Diode unterscheidet. Wie bei der ersten bevorzugten Ausführungsform beschrieben wurde, kann das Halbleiterelement 11 mindestens eines von dem Halbleitergleichrichterelement, dem Halbleiterschaltelement und dem passiven Halbleiterelement beinhalten.
  • Es werden die bevorzugten Ausführungsformen der vorliegenden Erfindung beschrieben, und die vorliegende Erfindung kann in anderen Durchführungsarten implementiert werden.
  • Bei jeder der oben beschriebenen bevorzugten Ausführungsformen kann die in 13 gezeigte Struktur 101 mit befestigtem Wafer verwendet werden. 13 ist eine Querschnittsansicht, die ein erstes Modifikationsbeispiel für eine Struktur 101 mit befestigtem Wafer zeigt. Nachfolgend wird auf eine Beschreibung eines Aufbaus, der dem bei der ersten bevorzugten Ausführungsform beschriebenen Aufbau entspricht, verzichtet.
  • Mit Bezugnahme auf 13 weist bei der Struktur 101 mit befestigtem Wafer gemäß dem vorliegenden Modifikationsbeispiel der erste Waferrandteil 5 der Halbleiterwaferquelle 1 einen abgeschrägten Teil auf. Der erste Waferrandteil 5 kann einen C-förmig abgeschrägten Teil mit C-förmiger Abschrägung aufweisen. Der erste Waferrandteil 5 kann einen R-förmig abgeschrägten Teil mit R-förmiger Abschrägung aufweisen
  • Der zweite Waferrandteil 6 der Halbleiterwaferquelle 1 weist andererseits keinen abgeschrägten Teil auf. Dadurch ist es möglich, das Bilden eines Zwischenraums an einem Gebiet zwischen dem zweiten Waferrandteil 6 der Halbleiterwaferquelle 1 und der ersten Stützhauptfläche 22 des ersten Stützglieds 21 in dem Zustand, in dem die Halbleiterwaferquelle 1 durch das erste Stützglied 21 gestützt wird, zu unterbinden.
  • Infolgedessen ist es möglich, einen an einem Lichtsammelteil (einem Brennpunkt) des Laserlichts das zu einem Inneren der Halbleiterwaferquelle 1 gestrahlt wird, auftretenden Fehler zu unterbinden. Wie oben beschrieben wurde, können selbst bei der Struktur 101 mit befestigtem Wafer gemäß dem vorliegenden Modifikationsbeispiel die gleichen Wirkungen wie die bei der ersten Ausführungsform beschriebenen realisiert werden
  • Bei jeder der zuvor beschriebenen bevorzugten Ausführungsformen kann die in 14 gezeigte Struktur 101 mit befestigtem Wafer verwendet werden. 14 ist eine Querschnittsansicht, die ein zweites Modifikationsbeispiel für die Struktur 101 mit befestigtem Wafer zeigt. Nachfolgend wird auf eine Beschreibung eines Aufbaus, der dem bei der ersten bevorzugten Ausführungsform beschriebenen Aufbau entspricht, verzichtet.
  • Mit Bezugnahme auf 14 ist in der Struktur 101 mit befestigtem Wafer gemäß dem vorliegenden Modifikationsbeispiel anstelle der ersten Ausrichtungsabflachung 7 eine erste Ausrichtungskerbe 71 (erste Markierung), die eine Kristallausrichtung angibt, an der Halbleiterwaferquelle 1 gebildet.
  • Die erste Ausrichtungskerbe 71 weist einen an einem Umfangsrand der Halbleiterwaferquelle 1 gebildeten gekerbten Teil auf. Die erste Ausrichtungskerbe 71 weist einen ausgesparten Teil auf, der an einem Umfangsrand der Halbleiterwaferquelle 1 in Richtung des zentralen Teils der Halbleiterwaferquelle 1 ausgespart ist.
  • Ferner ist in der Struktur 101 mit befestigtem Wafer gemäß dem vorliegenden Modifikationsbeispiel anstelle der zweiten Ausrichtungsabflachung 27 eine zweite Ausrichtungskerbe 72 (zweite Markierung), die eine Kristallausrichtung usw. angibt, in dem ersten Stützglied 21 gebildet.
  • Die zweite Ausrichtungskerbe 72 weist einen gekerbten Teil auf, der an einem Umfangsrand des ersten Stützglieds 21 gebildet ist. Die zweite Ausrichtungskerbe 72 weist einen ausgesparten Teil auf, der am Umfangsrand des ersten Stützglieds 21 in Richtung des zentralen Teils des ersten Stützglieds 21 ausgespart ist.
  • Die zweite Ausrichtungskerbe 72 des ersten Stützglieds 21 kann eine Kristallausrichtung angeben, die gleich einer Kristallausrichtung der ersten Ausrichtungskerbe 71 der Halbleiterwaferquelle 1 ist. Dadurch kann die Halbleiterwaferquelle 1 bei bekannter Kristallausrichtung an dem ersten Stützglied 21 befestigt werden.
  • Die zweite Ausrichtungskerbe 72 des ersten Stützglieds 21 kann hinsichtlich ihrer Position auf die erste Ausrichtungskerbe 71 der Halbleiterwaferquelle 1 ausgerichtet sein. Das heißt, die zweite Ausrichtungskerbe 72 kann an einer Stelle nahe der ersten Ausrichtungskerbe 71 zu der ersten Ausrichtungskerbe 71 weisen.
  • Dadurch steht die Kristallausrichtung der Halbleiterwaferquelle 1 in Einklang mit der Kristallausrichtung des ersten Stützglieds 21. Somit ist es möglich, die Kristallausrichtung der Halbleiterwaferquelle 1 leicht zu bestimmen. Dadurch lässt sich die Halbleiterwaferquelle 1 bequemer handhaben.
  • Wie oben beschrieben wurde, können selbst bei der Struktur 101 mit befestigtem Wafer gemäß dem vorliegenden Modifikationsbeispiel die gleichen Wirkungen wie die bei der ersten Ausführungsform beschriebenen realisiert werden.
  • Obgleich die Halbleiterwaferquelle 1 die erste Ausrichtungsabflachung 7 aufweist, kann das erste Stützglied 21 natürlich die zweite Ausrichtungskerbe 72 aufweisen. Obgleich die Halbleiterwaferquelle 1 die erste Ausrichtungskerbe 71 aufweist, kann das erste Stützglied 21 ferner die zweite Ausrichtungsabflachung 27 aufweisen.
  • Bei jeder der oben beschriebenen bevorzugten Ausführungsformen kann die Halbleiterwaferquelle 1 anstelle der aus dem SiC-Monokristall hergestellten Halbleiterwaferquelle 1 aus einem Si(Silicium)-Monokristall hergestellt sein. In diesem Fall darf die Dicke T1 der Halbleiterwaferquelle 1 nicht weniger als 100 µm und nicht mehr als 1000 µm betragen. Die Dicke T1 der Halbleiterwaferquelle 1 darf nicht weniger als 500 µm und nicht mehr als 800 µm betragen.
  • In einem Fall, dass die aus einem Si-Monokristall hergestellte Halbleiterwaferquelle 1 verwendet wird, weist das erste Stützglied 21 vorzugsweise einen aus einem Si-Monokristall hergestellten Halbleiterwafer auf. Dadurch sind physikalische Eigenschaften des ersten Stützglieds 21 im Wesentlichen gleich jenen der Halbleiterwaferquelle 1.
  • Die Dicke T2 des ersten Stützglieds 21 darf nicht weniger als 100 µm und nicht mehr als 1000 µm betragen. Insbesondere beträgt die Dicke T2 des ersten Stützglieds 21 nicht weniger als 500 µm und nicht mehr als 800 µm. Die Dicke T2 des ersten Stützglieds 21 kann gleich der Dicke T1 der Halbleiterwaferquelle 1 sein.
  • Eine Beschreibung von Konfigurationen des ersten Stützglieds 21 gemäß der ersten bevorzugten Ausführungsform ist auch auf einen Fall, dass das erste Stützglied 21 aus dem monokristallinen Si-Halbleiterwafer hergestellt ist, anwendbar.
  • Si weist eine geringere Härte als SiC auf. Aus diesem Grunde ist die Verarbeitung der monokristallinen Si-Halbleiterwaferquelle 1 weniger schwierig als die Verarbeitung der monokristallinen SiC-Halbleiterwaferquelle 1. Selbst bei der aus einem Si-Monokristall hergestellten Halbleiterwaferquelle 1 können somit die gleichen Wirkungen wie die bei der ersten Ausführungsform beschriebenen realisiert werden.
  • Natürlich kann bei jeder der oben beschriebenen bevorzugten Ausführungsformen das erste Stützglied 21 ein Substrat (einen Wafer) aufweisen, das aus einem anderen Material als ein Halbleiterwafer hergestellt ist. Zum Beispiel kann das erste Stützglied 21 ein Isoliersubstrat aufweisen, das Lichtdurchlässigkeit hat. Das Isoliersubstrat kann ein Glassubstrat oder ein Harzsubstrat beinhalten.
  • Bei jeder der oben beschriebenen bevorzugten Ausführungsformen ist der Schritt des Trennens der Halbleiterwaferquelle 1 durch Verwenden des Laserlichtbestrahlungsverfahrens (Schritt S5 und Schritt S6 von 2A) beschrieben worden. Das bei dem Trennschritt verwendete Schneidverfahren ist jedoch nicht auf das Laserlichtbestrahlungsverfahren beschränkt, so lange es in der Lage ist, die Halbleiterwaferquelle 1 effizient zu verbrauchen.
  • Anstelle des Laserlichtbestrahlungsverfahrens oder zusätzlich dazu kann der Schritt des Trennens der Halbleiterwaferquelle 1 mindestens ein beliebiges von einem Verarbeitungsverfahren mit Drahtsäge, einem Verarbeitungsverfahren mit Zerteilungsklinge und einem Ätzverarbeitungsverfahren beinhalten. Es wird bevorzugt, dass von diesen Verfahren der Schritt des Trennens der Halbleiterwaferquelle 1 das Laserlichtbestrahlungsverfahren beinhaltet.
  • Bei jeder der oben beschriebenen bevorzugten Ausführungsformen kann nach dem Entfernen des kein Element bildenden Wafers 42 von dem ersten Stützglied 21 das neue Halbleiterelement 52 an dem kein Element bildenden Wafer 42 gebildet werden.
  • In diesem Fall kann zum Durchführen von Schritt S4 bis Schritt S8 der kein Element bildende Wafer 42, an dem das neue Halbleiterelement 52 gebildet wird, wieder mit dem ersten Stützglied 21 verbunden werden. Zum Durchführen von Schritt S4 bis Schritt S8 kann der kein Element bildende Wafer 42, an dem das neue Halbleiterelement 52 gebildet wird, wieder mit einem anderen Stützglied als dem ersten Stützglied 21 verbunden werden.
  • Bei jeder der oben beschriebenen bevorzugten Ausführungsformen kann nach dem Entfernen des zweiten kein Element bildenden Wafers 62 von dem ersten Stützglied 21 ein neues Halbleiterelement an dem zweiten kein Element bildenden Wafer 62 gebildet werden.
  • Zum Durchführen von Schritt S4 bis Schritt S8 kann in diesem Fall der zweite kein Element bildende Wafer 62, an dem das neue Halbleiterelement gebildet wird, wieder mit dem ersten Stützglied 21 verbunden werden. Zum Durchführen von Schritt S4 bis Schritt S8 kann der zweite kein Element bildende Wafer 62, an dem das neue Halbleiterelement gebildet wird, wieder mit einem anderen Stützglied als dem ersten Stützglied 21 verbunden werden.
  • Bei jeder der oben beschriebenen bevorzugten Ausführungsformen kann der kein Element bildende Wafer 42 in einer anderen Anwendung als der Bildung des neuen Halbleiterelements 52 verwendet werden. Der kein Element bildende Wafer 42 kann als ein Stützglied zum Stützen einer anderen Halbleiterwaferquelle verwendet werden. Eine andere Halbleiterwaferquelle kann eine Halbleiterwaferquelle sein, die einen kleineren Durchmesser und eine kleinere Dicke als der kein Element bildende Wafer 42 aufweist.
  • Bei jeder der oben beschriebenen bevorzugten Ausführungsformen ist ein Beispiel für die Herstellung eines vertikalen Halbleiterbauelements, das die Elektrode 30 der ersten Hauptfläche und die Elektrode 45 der zweiten Hauptfläche aufweist, gezeigt worden. Es kann jedoch ein horizontales Halbleiterbauelement, das nur die Elektrode 30 der ersten Hauptfläche aufweist, hergestellt werden. In diesem Fall kann der Schritt des Bildens der Elektrode 45 der zweiten Hauptfläche weggelassen werden.
  • Bei jeder der oben beschriebenen bevorzugten Ausführungsformen kann der Schritt des Bildens der Epitaxialschicht 29 weggelassen werden. Das heißt, es wird ein die Epitaxialschicht 29 nicht aufweisendes Halbleiterbauelement hergestellt.
  • Die vorliegende Beschreibung soll keine Kombinationsart der bei den ersten bis sechsten bevorzugten Ausführungsformen gezeigten Merkmale einschränken. Die ersten bis sechsten bevorzugten Ausführungsformen können in irgendeiner gegebenen Form oder in irgendeiner gegebenen Durchführungsart zwischen diesen Ausführungsformen kombiniert werden. Das heißt, in den Beispielen der vorliegenden Erfindung ist eine Durchführungsart mit enthalten, die die bei den ersten bis sechsten bevorzugten Ausführungsformen gezeigten Merkmale in irgendeiner gegebenen Form oder in irgendeiner gegebenen Durchführungsart kombiniert.
  • Die vorliegende Anmeldung entspricht der am 19. Juni 2017 im japanischen Patentamt eingereichten japanischen Patentanmeldung Nr. 2017-119704 , und die gesamte Offenbarung dieser Anmeldung ist durch Bezugnahme hier aufgenommen.
  • Obgleich bevorzugte Ausführungsformen der vorliegenden Erfindung ausführlich beschrieben wurden, sind diese lediglich spezielle Beispiele, die zum Veranschaulichen des technischen Inhalts der vorliegenden Erfindung verwendet werden, und die vorliegende Erfindung sollte nicht als auf diese speziellen Beispiele beschränkt interpretiert werden, und der Schutzumfang der vorliegenden Erfindung wird nur durch die angehängten Ansprüche eingeschränkt.
  • Bezugszeichenliste
    • 1
    Halbleiterwaferquelle
    2
    Erste Hauptfläche der Halbleiterwaferquelle
    3
    Zweite Hauptfläche der Halbleiterwaferquelle
    4
    Seitenwand der Halbleiterwaferquelle
    5
    Erster Waferrandteil der Halbleiterwaferquelle
    6.
    Zweiter Waferrandteil der Halbleiterwaferquelle
    10
    Elementbildungsgebiet
    11
    Halbleiterelement
    21
    Erstes Stützglied
    22
    Erste Stützhauptfläche des ersten Stützglieds
    23
    Zweite Stützhauptfläche des ersten Stützglieds
    24
    Stützseitenwand des ersten Stützglieds
    25
    Erster Stützrandteil des ersten Stützglieds
    26
    Zweiter Stützrandteil des ersten Stützglieds
    34
    Erste geänderte Schicht
    41
    Elementbildungswafer
    42
    Kein Element bildender Wafer
    51
    Neue Halbleiterwaferquelle
    52
    Neues Halbleiterelement
    55
    Zweite geänderte Schicht
    61
    Zweiter Elementbildungswafer
    62
    Zweiter kein Element bildender Wafer
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2017119704 [0285]

Claims (29)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, das Folgendes aufweist: einen Schritt des Vorbereitens einer Halbleiterwaferquelle, die eine erste Hauptfläche auf einer Seite, eine zweite Hauptfläche auf der anderen Seite und eine die erste Hauptfläche und die zweite Hauptfläche verbindende Seitenwand aufweist; einen Elementbildungsschritt des Einrichtens mehrerer Elementbildungsgebiete auf der ersten Hauptfläche der Halbleiterwaferquelle und Bildens eines Halbleiterelements in jedem der mehreren Elementbildungsgebiete; und einen Waferquellentrennschritt des Abschneidens der Halbleiterwaferquelle von einem Dickenrichtungszwischenteil entlang einer Horizontalrichtung parallel zu der ersten Hauptfläche und Trennens der Halbleiterwaferquelle in einen Elementbildungswafer und einen kein Element bildenden Wafer nach dem Elementbildungsschritt.
  2. Verfahren zur Herstellung des Halbleiterbauelements nach Anspruch 1, das ferner Folgendes aufweist: einen Waferquellenwiederverwendungsschritt des Wiederverwendens des kein Element bildenden Wafers als eine neue Halbleiterwaferquelle nach dem Waferquellentrennschritt in einem Fall, dass der kein Element bildende Wafer wiederverwendbar ist, und Bildens eines neuen Halbleiterelements auf einer Schnittfläche der neuen Halbleiterwaferquelle.
  3. Verfahren zur Herstellung des Halbleiterbauelements nach Anspruch 2, das ferner Folgendes aufweist: einen Polierschritt des Polierens der Schnittfläche der neuen Halbleiterwaferquelle nach dem Waferquellentrennschritt und vor dem Schritt des Bildens des neuen Halbleiterelements; wobei das neue Halbleiterelement nach dem Polierschritt in der Schnittfläche der neuen Halbleiterwaferquelle gebildet wird.
  4. Verfahren zur Herstellung des Halbleiterbauelements nach Anspruch 3, wobei die Schnittfläche der neuen Halbleiterwaferquelle poliert wird, bis ein arithmetischer Mittenrauwert Ra nicht mehr als 1 nm in dem Polierschritt erreicht.
  5. Verfahren zur Herstellung des Halbleiterbauelements nach einem von Anspruch 2 bis Anspruch 4, wobei der Waferquellenwiederverwendungsschritt in einem Fall durchgeführt wird, dass eine Dicke des kein Element bildenden Wafers nicht geringer als eine Dicke des Elementbildungswafers ist.
  6. Verfahren zur Herstellung des Halbleiterbauelements nach einem von Anspruch 2 bis Anspruch 5, ferner aufweisend: einen zweiten Waferquellentrennschritt des Abschneidens der neuen Halbleiterwaferquelle von einem Dickenrichtungszwischenteil entlang einer Horizontalrichtung parallel zur Schnittfläche der neuen Halbleiterwaferquelle und Trennens der neuen Halbleiterwaferquelle in einen zweiten Elementbildungswafer und einen zweiten kein Element bildenden Wafer nach dem Waferquell enwiederverwend ungsschritt.
  7. Verfahren zur Herstellung des Halbleiterbauelements nach Anspruch 6, ferner aufweisend: einen Schritt der Wiederholung der Waferquellenwiederverwendung des sequenziellen Wiederholens des Waferquellenwiederverwendungsschritts und des zweiten Waferquellentrennschritts.
  8. Verfahren zur Herstellung des Halbleiterbauelements nach Anspruch 7, wobei der Schritt der Wiederholung der Waferquellenwiederverwendung in einem Fall durchgeführt wird, dass eine Dicke des zweiten kein Element bildenden Wafers nicht geringer als eine Dicke des zweiten Elementbildungswafers ist.
  9. Verfahren zur Herstellung des Halbleiterbauelements nach einem von Anspruch 1 bis Anspruch 8, ferner aufweisend: einen Schritt des Vorbereitens eines ersten Stützglieds vor dem Waferquellentrennschritt; und einen Befestigungsschritt des Befestigens des ersten Stützglieds auf der Seite der zweiten Hauptfläche der Halbleiterwaferquelle vor dem Waferquellentrennschritt; wobei der Waferquellentrennschritt in einem Zustand durchgeführt wird, in dem die Halbleiterwaferquelle durch das erste Stützglied gestützt wird.
  10. Verfahren zur Herstellung des Halbleiterbauelements nach Anspruch 9, wobei der Befestigungsschritt des ersten Stützglieds vor dem Elementbildungsschritt durchgeführt wird, und der Elementbildungsschritt in einem Zustand durchgeführt wird, in dem die Halbleiterwaferquelle durch das erste Stützglied gestützt wird.
  11. Verfahren zur Herstellung des Halbleiterbauelements nach Anspruch 9, wobei der Befestigungsschritt des ersten Stützglieds nach dem Elementbildungsschritt durchgeführt wird.
  12. Verfahren zur Herstellung des Halbleiterbauelements nach einem von Anspruch 9 bis Anspruch 11, ferner aufweisend: einen Stützgliedwiederverwendungsschritt des Entfernens des kein Element bildenden Wafers von dem ersten Stützglied in einem Fall, dass der kein Element bildende Wafer nicht wiederverwendbar ist, und Wiederverwendens des ersten Stützglieds als ein Stützglied zum Stützen einer anderen Halbleiterwaferquelle nach dem Waferquellentrennschritt.
  13. Verfahren zur Herstellung des Halbleiterbauelements nach Anspruch 12, wobei der Stützgliedwiederverwendungsschritt in einem Fall durchgeführt wird, dass eine Dicke des kein Element bildenden Wafers nicht größer als eine Dicke des Elementbildungswafers ist.
  14. Verfahren zur Herstellung des Halbleiterbauelements nach einem von Anspruch 9 bis Anspruch 13, ferner aufweisend: einen Schritt des Vorbereitens eines zweiten Stützglieds vor dem Waferquellentrennschritt; und einen Schritt des Befestigens des zweiten Stützglieds auf der Seite der ersten Hauptfläche der Halbleiterwaferquelle vor dem Waferquellentrennschritt; wobei der Waferquellentrennschritt in einem Zustand durchgeführt wird, in dem die Halbleiterwaferquelle durch das erste Stützglied und das zweite Stützglied gestützt wird.
  15. Verfahren zur Herstellung des Halbleiterbauelements nach einem von Anspruch 1 bis Anspruch 14, wobei der Waferquellentrennschritt Folgendes beinhaltet: einen Bildungsschritt für die geänderte Schicht des Bildens einer geänderten Schicht, deren kristalliner Zustand entlang der Horizontalrichtung in dem Dickenrichtungszwischenteil der Halbleiterwaferquelle durch ein Laserlichtbestrahlungsverfahren hinsichtlich seiner Eigenschaften anders als Eigenschaften anderer Gebiete geändert wird, und einen Schritt des Schneidens der Halbleiterwaferquelle entlang der Horizontalrichtung mit der geänderten Schicht als Ausgangspunkt und Trennens der Halbleiterwaferquelle in den Elementbildungswafer und den kein Element bildenden Wafer.
  16. Verfahren zur Herstellung des Halbleiterbauelements nach Anspruch 15, wobei der Bildungsschritt für die geänderte Schicht einen Schritt des Strahlens von Laserlicht auf den Dickenrichtungszwischenteil der Halbleiterwaferquelle von der Seite der zweiten Hauptfläche der Halbleiterwaferquelle beinhaltet.
  17. Verfahren zur Herstellung des Halbleiterbauelements nach einem von Anspruch 1 bis Anspruch 8, ferner aufweisend einen Schritt des Vorbereitens eines ersten Stützglieds, das Lichtdurchlässigkeit aufweist, vor dem Waferquellentrennschritt; und einen Schritt des Befestigens des ersten Stützglieds an der zweiten Hauptfläche der Halbleiterwaferquelle und vor dem Waferquellentrennschritt; wobei der Waferquellentrennschritt Folgendes beinhaltet: einen Bildungsschritt für die geänderte Schicht des Bildens einer geänderten Schicht, deren kristalliner Zustand entlang der Horizontalrichtung in dem Dickenrichtungszwischenteil der Halbleiterwaferquelle durch Laserstrahlen von der Seite der zweiten Hauptfläche der Halbleiterwaferquelle über das erste Stützglied hinsichtlich seiner Eigenschaften anders als Eigenschaften anderer Gebiete geändert wird, und einen Schritt des Schneidens der Halbleiterwaferquelle entlang der Horizontalrichtung mit der geänderten Schicht als Ausgangspunkt in einem Zustand, in dem die Halbleiterwaferquelle durch das erste Stützglied gestützt wird, und Trennens der Halbleiterwaferquelle in den Elementbildungswafer und den kein Element bildenden Wafer.
  18. Verfahren zur Herstellung des Halbleiterbauelements nach einem von Anspruch 1 bis Anspruch 17, ferner aufweisend: einen Schritt des Ausschneidens mehrerer Halbleiterbauelemente durch Schneiden des Elementbildungswafers entlang den mehreren Elementbildungsgebieten nach dem Waferquellentrennschritt.
  19. Verfahren zur Herstellung des Halbleiterbauelements nach einem von Anspruch 1 bis Anspruch 18, wobei die Halbleiterwaferquelle aus Silicium oder Siliciumcarbid hergestellt ist.
  20. Struktur mit befestigtem Wafer, aufweisend: eine Halbleiterwaferquelle mit einer ersten Hauptfläche als eine Elementbildungsfläche und einer zweiten Hauptfläche, die auf der der ersten Hauptfläche gegenüberliegenden Seite positioniert ist, und eine ausreichende Dicke hat, so dass sie entlang einer Horizontalrichtung parallel zu der ersten Hauptfläche von einem Dickenrichtungszwischenteil geschnitten werden kann; und ein Stützglied mit einer ersten Stützhauptfläche, die an der zweiten Hauptfläche der Halbleiterwaferquelle befestigt ist, und einer zweiten Stützhauptfläche, die auf der der ersten Stützhauptfläche gegenüberliegenden Seite positioniert ist.
  21. Struktur mit befestigtem Wafer nach Anspruch 20, wobei das Stützglied eine planare Fläche aufweist, die größer als eine planare Fläche der Halbleiterwaferquelle ist.
  22. Struktur mit befestigtem Wafer nach Anspruch 20 oder Anspruch 21, wobei die Halbleiterwaferquelle eine erste Markierung aufweist, die eine Kristallausrichtung angibt, und das Stützglied eine zweite Markierung aufweist, die die Kristallausrichtung der Halbleiterwaferquelle angibt.
  23. Struktur mit befestigtem Wafer nach einem von Anspruch 20 bis Anspruch 22, wobei das Stützglied ein Wärmeausdehnungskoeffizientverhältnis von nicht weniger als 0,5 und nicht mehr als 1,5 bezüglich eines Wärmeausdehnungskoeffizienten der Halbleiterwaferquelle aufweist.
  24. Struktur mit befestigtem Wafer nach einem von Anspruch 20 bis Anspruch 23, wobei das Stützglied einen Schmelzpunkt aufweist, der nicht unter einem Schmelzpunkt der Halbleiterwaferquelle liegt.
  25. Struktur mit befestigtem Wafer nach einem von Anspruch 20 bis Anspruch 24, wobei das Stützglied einen Schmelzpunkt aufweist, der nicht unter 1600°C liegt.
  26. Struktur mit befestigtem Wafer nach einem von Anspruch 20 bis Anspruch 25, wobei die Halbleiterwaferquelle eine die erste Hauptfläche und die zweite Hauptfläche verbindende Seitenwand, einen die erste Hauptfläche und die Seitenwand verbindenden ersten Waferrandteil und einen die zweite Hauptfläche und die Seitenwand verbindenden zweiten Waferrandteil, der nicht abgeschrägt ist, aufweist.
  27. Struktur mit befestigtem Wafer nach einem von Anspruch 20 bis Anspruch 26, wobei das Stützglied eine die erste Stützhauptfläche und die zweite Stützhauptfläche verbindende Stützseitenwand, einen die erste Stützhauptfläche und die Stützseitenwand verbindenden ersten Stützrandteil, der abgeschrägt ist, und einen die zweite Stützhauptfläche und die Stützseitenwand verbindenden zweiten Stützrandteil, der abgeschrägt ist, aufweist.
  28. Struktur mit befestigtem Wafer nach einem von Anspruch 20 bis Anspruch 27, ferner aufweisend: eine an einem Grenzgebiet zwischen der Halbleiterwaferquelle und dem Stützglied gebildete Verbindungschicht zum Verbinden der Halbleiterwaferquelle und des Stützglieds.
  29. Struktur mit befestigtem Wafer nach einem von Anspruch 20 bis Anspruch 28, wobei die Halbleiterwaferquelle aus Silicium oder Siliciumcarbid hergestellt ist
DE112018003116.0T 2017-06-19 2018-06-19 Halbleiterbauelementherstellungsverfahren und struktur mit befestigtem wafer Pending DE112018003116T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-119704 2017-06-19
JP2017119704 2017-06-19
PCT/JP2018/023373 WO2018235843A1 (ja) 2017-06-19 2018-06-19 半導体装置の製造方法およびウエハ貼着構造体

Publications (1)

Publication Number Publication Date
DE112018003116T5 true DE112018003116T5 (de) 2020-03-05

Family

ID=64737241

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018003116.0T Pending DE112018003116T5 (de) 2017-06-19 2018-06-19 Halbleiterbauelementherstellungsverfahren und struktur mit befestigtem wafer

Country Status (5)

Country Link
US (3) US11264280B2 (de)
JP (2) JP7256120B2 (de)
CN (1) CN110785833A (de)
DE (1) DE112018003116T5 (de)
WO (1) WO2018235843A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7256120B2 (ja) * 2017-06-19 2023-04-11 ローム株式会社 半導体装置の製造方法およびウエハ貼着構造体
US20220168850A1 (en) * 2019-03-28 2022-06-02 Tokyo Electron Limited Processing apparatus and processing method
WO2020213479A1 (ja) * 2019-04-19 2020-10-22 東京エレクトロン株式会社 処理装置及び処理方法
JP7398242B2 (ja) * 2019-10-28 2023-12-14 東京エレクトロン株式会社 基板処理方法及び基板処理システム
JP7413864B2 (ja) * 2020-03-19 2024-01-16 セイコーエプソン株式会社 液体噴射ヘッドの製造方法、及び、流路部品の製造方法
WO2022059473A1 (ja) * 2020-09-17 2022-03-24 ローム株式会社 半導体装置の製造方法およびウエハ構造物
TWI745110B (zh) * 2020-10-06 2021-11-01 環球晶圓股份有限公司 半導體基板及其製造方法
JP2022086416A (ja) * 2020-11-30 2022-06-09 株式会社ディスコ ウェーハの加工方法
CN115346892A (zh) * 2021-05-14 2022-11-15 日扬科技股份有限公司 固体结构的加工装置及加工方法
WO2023080091A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置の製造方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5927993A (en) * 1992-02-03 1999-07-27 Motorola, Inc. Backside processing method
JP2009061462A (ja) * 2007-09-05 2009-03-26 Sumitomo Electric Ind Ltd 基板の製造方法および基板
US7851318B2 (en) * 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
JP2010016188A (ja) 2008-07-03 2010-01-21 Sanyo Electric Co Ltd 半導体装置の製造方法および半導体装置
JP2010021398A (ja) * 2008-07-11 2010-01-28 Disco Abrasive Syst Ltd ウェーハの処理方法
JP5456382B2 (ja) * 2009-06-17 2014-03-26 信越ポリマー株式会社 半導体ウェーハの製造方法及びその装置
WO2011073716A1 (en) * 2009-12-15 2011-06-23 S.O.I. Tec Silicon On Insulator Technologies Process for recycling a substrate.
JP5614739B2 (ja) * 2010-02-18 2014-10-29 国立大学法人埼玉大学 基板内部加工装置および基板内部加工方法
DE102010030358B4 (de) * 2010-06-22 2014-05-22 Osram Opto Semiconductors Gmbh Verfahren zum Abtrennen einer Substratscheibe
JP5946112B2 (ja) * 2011-02-10 2016-07-05 国立大学法人埼玉大学 基板加工方法
JP5829433B2 (ja) * 2011-05-27 2015-12-09 株式会社東京精密 レーザダイシング装置及び方法
JP5917862B2 (ja) 2011-08-30 2016-05-18 浜松ホトニクス株式会社 加工対象物切断方法
WO2013058222A1 (ja) * 2011-10-18 2013-04-25 富士電機株式会社 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
AU2013222069A1 (en) * 2012-02-26 2014-10-16 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
WO2014003056A1 (ja) * 2012-06-29 2014-01-03 日立化成株式会社 半導体装置の製造方法
US9406551B2 (en) * 2012-09-27 2016-08-02 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate, and method for manufacturing semiconductor devices integrated in a semiconductor substrate
JP6034694B2 (ja) * 2012-12-30 2016-11-30 新電元工業株式会社 半導体装置の製造方法及び半導体装置
WO2014188879A1 (ja) * 2013-05-24 2014-11-27 富士電機株式会社 半導体装置の製造方法
JP6197422B2 (ja) * 2013-07-11 2017-09-20 富士通セミコンダクター株式会社 半導体装置の製造方法および支持基板付きウェハ
JP6230381B2 (ja) * 2013-11-15 2017-11-15 株式会社ディスコ 加工方法
US9761493B2 (en) * 2014-01-24 2017-09-12 Rutgers, The State University Of New Jersey Thin epitaxial silicon carbide wafer fabrication
JP2015223589A (ja) 2014-05-26 2015-12-14 株式会社ディスコ ＳｉＣ板状ワーク製造方法
JP2016035965A (ja) * 2014-08-01 2016-03-17 リンテック株式会社 板状部材の分割装置および板状部材の分割方法
JP6506520B2 (ja) 2014-09-16 2019-04-24 株式会社ディスコ ＳｉＣのスライス方法
US9728440B2 (en) * 2014-10-28 2017-08-08 Globalfoundries Inc. Non-transparent microelectronic grade glass as a substrate, temporary carrier or wafer
JP6399914B2 (ja) 2014-12-04 2018-10-03 株式会社ディスコ ウエーハの生成方法
JP6366485B2 (ja) 2014-12-04 2018-08-01 株式会社ディスコ ウエーハの生成方法
JP6399913B2 (ja) 2014-12-04 2018-10-03 株式会社ディスコ ウエーハの生成方法
JP6391471B2 (ja) 2015-01-06 2018-09-19 株式会社ディスコ ウエーハの生成方法
JP6395613B2 (ja) 2015-01-06 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6395632B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6395633B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6429715B2 (ja) 2015-04-06 2018-11-28 株式会社ディスコ ウエーハの生成方法
JP6548944B2 (ja) 2015-04-09 2019-07-24 株式会社ディスコ レーザー加工装置
JP6444249B2 (ja) 2015-04-15 2018-12-26 株式会社ディスコ ウエーハの生成方法
JP6456228B2 (ja) 2015-04-15 2019-01-23 株式会社ディスコ 薄板の分離方法
JP6472347B2 (ja) * 2015-07-21 2019-02-20 株式会社ディスコ ウエーハの薄化方法
JP6486239B2 (ja) * 2015-08-18 2019-03-20 株式会社ディスコ ウエーハの加工方法
JP6562819B2 (ja) * 2015-11-12 2019-08-21 株式会社ディスコ ＳｉＣ基板の分離方法
DE102016105610B4 (de) * 2016-03-24 2020-10-08 Infineon Technologies Ag Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
DE102016114949B4 (de) * 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
JP7256120B2 (ja) * 2017-06-19 2023-04-11 ローム株式会社 半導体装置の製造方法およびウエハ貼着構造体

Also Published As

Publication number Publication date
JP2023073458A (ja) 2023-05-25
WO2018235843A1 (ja) 2018-12-27
US20220148922A1 (en) 2022-05-12
US11742243B2 (en) 2023-08-29
US11264280B2 (en) 2022-03-01
JPWO2018235843A1 (ja) 2020-04-16
CN110785833A (zh) 2020-02-11
US20230377973A1 (en) 2023-11-23
US20200135566A1 (en) 2020-04-30
JP7256120B2 (ja) 2023-04-11

Similar Documents

Publication Publication Date Title
DE112018003116T5 (de) Halbleiterbauelementherstellungsverfahren und struktur mit befestigtem wafer
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE102014118336B4 (de) Verbundstruktur und verfahren zum bilden einer verbundstruktur
DE102011084525B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102006057352B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102013203528B4 (de) Siliziumcarbid-Halbleiter-Herstellungsverfahren
DE102018102415B4 (de) Waferverbund und verfahren zur herstellung eines halbleiterbauteils
DE102014114683B4 (de) Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
DE10047963A1 (de) Dünnfilm-Bauteil und Verfahren zu dessen Herstellung
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE20321881U1 (de) LEDS mit vertikaler Struktur
DE102011002546A1 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
DE102011051823A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat
DE102006033502A1 (de) Strahlungsemittierender Halbleiterkörper mit Trägersubstrat und Verfahren zur Herstellung eines solchen
DE102014110266B4 (de) Verfahren zum herstellen von halbleiterbauelementen
DE102019111985A1 (de) Verfahren zum herstellen von siliziumcarbid-vorrichtungen und wafer-verbund, der mit laser modifizierte zonen in einem handhabungssubstrat enthält
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE112019003976T5 (de) KRISTALLSCHNEIDEVERFAHREN, VERFAHREN ZUR HERSTELLUNG VON SiC- HALBLEITERVORRICHTUNGEN, UND SiC-HALBLEITERVORRICHTUNGEN
DE10161058A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015102718A1 (de) Halbleitervorrichtung mit plattiertem Leiterrahmen und Verfahren zum Herstellen davon
DE102017215354B4 (de) Halbleiter und verfahren zum herstellen von halbleiterbauelementen
DE112008000264T5 (de) Elektronisches Bauelement und Verfahren zum Herstellen desselben
DE102010017600B4 (de) Diamant-SOI mit dünner Siliziumnitridschicht
DE112018003840T5 (de) Schichtelement-herstellungsverfahren
DE3148323A1 (de) Halbleiterschaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: ROHM CO., LTD., JP

Free format text: FORMER OWNER: ROHM CO., LTD., KYOTO, JP

R082 Change of representative

Representative=s name: WITTE, WELLER & PARTNER PATENTANWAELTE MBB, DE

R083 Amendment of/additions to inventor(s)
R016 Response to examination communication