DE10047963A1 - Dünnfilm-Bauteil und Verfahren zu dessen Herstellung - Google Patents

Dünnfilm-Bauteil und Verfahren zu dessen Herstellung

Info

Publication number
DE10047963A1
DE10047963A1 DE10047963A DE10047963A DE10047963A1 DE 10047963 A1 DE10047963 A1 DE 10047963A1 DE 10047963 A DE10047963 A DE 10047963A DE 10047963 A DE10047963 A DE 10047963A DE 10047963 A1 DE10047963 A1 DE 10047963A1
Authority
DE
Germany
Prior art keywords
component
layer
substrate
semiconductor substrate
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10047963A
Other languages
English (en)
Inventor
Kazushi Yamauchi
Takeshi Matsushita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE10047963A1 publication Critical patent/DE10047963A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by at least one potential or surface barrier
    • H01L31/173—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by at least one potential or surface barrier formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

Ein Dünnfilm-Bauteil wird aus einer ersten und einer zweiten Bauteileinheit (2, 4) hergestellt. Zunächst wird die erste Bauteileinheit dadurch hergestellt, dass ein hinteres Trägersubstrat (17) an der Rückseite einer ersten Bauteilschicht (20) befestigt wird. Die zweite Bauteileinheit wird dadurch hergestellt, dass ein Trägeroberflächensubstrat (36) an einer Fläche einer zweiten Bauteilschicht (40) befestigt wird. Dann werden die erste und die zweite Bauteileinheit so miteinander verbunden, dass die erste und die zweite Bauteilschicht einander zugewandt sind. DOLLAR A Da die erste und die zweite Bauteilschicht beim Herstellen der ersten und zweiten Bauteileinheit individuell herstellbar sind, besteht keine Beschränkung für das Verfahren zum Herstellen dieser Schichten, abweichend vom bekannten Fall, in dem mehrere Bauteilschichten durch Aufstapeln in einer vorgegebenen Reihenfolge hergestellt werden.

Description

Die Erfindung betrifft ein Dünnfilm-Bauteil mit mehreren Bauteilschichten sowie ein Verfahren zu dessen Herstellung.
Es sind gestapelte Dünnfilm-Bauteile mit mehreren Bauteil­ schichten bekannt. Ein derartiges Dünnfilm-Bauteil wird da­ durch hergestellt, dass mehrere Bauteilschichten der Reihe nach auf ein Substrat aufgestapelt werden. Beim Herstellpro­ zess werden die Bauteilschichten durch einen Niedertempera­ turprozess wie Plasma-CVD aufeinandergestapelt. Wenn ein Hochtemperaturprozess wie thermisches CVD zum Aufstapeln der Bauteilschicht angewandt wird, können die bereits herge­ stellten Bauteilschichten wegen thermischer Diffusion oder dergleichen beschädigt werden.
Jedoch ist es mit Plasma-CVD oder dergleichen schwierig, eine so schnelle Abscheidung wie bei thermischem CVD zu er­ zielen. Daher ist mehr Zeit zum Herstellen jeder Bauteil­ schicht erforderlich, weswegen eine Erhöhung des Durchsatzes bei der Herstellung eines Dünnfilm-Bauteils verhindert ist.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Verbessern des Durchsatzes bei der Herstellung eines Dünn­ film-Bauteils sowie ein entsprechendes Dünnfilm-Bauteil zu schaffen.
Diese Aufgabe ist hinsichtlich des Verfahrens durch die Leh­ ren der beigefügten unabhängigen Ansprüche 1 und 23 und hin­ sichtlich des Bauteils durch die Lehre des beigefügten An­ spruchs 28 gelöst.
Bei der Erfindung werden mehrere Bauteileinheiten, bei denen ein Trägersubstrat eine Bauteilschicht trägt, vorab herge­ stellt, und ein Dünnfilm-Bauteil wird dadurch hergestellt, dass diese Bauteileinheiten kombiniert werden. An allen Bau­ teileinheiten wird die Bauteilschicht gleichzeitig herge­ stellt. Dies ermöglicht eine Verringerung der Zeit zum Her­ stellen der Bauteilschichten. Außerdem kann schnelles Ab­ scheiden durch thermisches CVD beim Aufstapeln der Bauteil­ schichten der Reihe nach verwendet werden, was bei einem herkömmlichen Verfahren nicht anwendbar ist. Dies erlaubt eine weitere Verkürzung der Zeit zum Herstellen der Bauteil­ schicht. Da die Bauteilschicht vom Trägersubstrat gehalten wird, kann eine dünne Bauteilschicht von z. B. 1 µm Dicke mit anderen Schichten kombiniert werden.
Gemäß einer Erscheinungsform des erfindungsgemäßen Verfah­ rens werden Bauteilschichten auf beiden Flächen einer Halb­ leiterschicht hergestellt. Im Ergebnis wird ein Dünnfilm- Bauteil mit mehreren Bauteilschichten erhalten. Die indivi­ duelle Herstellung der Bauteilschichten auf jeder Oberfläche der Halbleiterschicht zeigt keine Beschränkung hinsichtlich eines Verfahrens zum Herstellen der Bauteilschicht, abwei­ chend vom Fall, wenn mehrere Bauteilschichten der Reihe nach aufeinandergestapelt werden. Demgemäß kann ein Verfahren zum Herstellen von Bauteilschichten innerhalb kurzer Zeit ausge­ wählt werden, wie schnelles epitaktisches Wachstum. Die in der Halbleiterschicht vorhandene innere Isolierschicht trennt zwei Bauteilschichten auf elektrische Weise.
Bei einem erfindungsgemäßen Dünnfilm-Bauteil kann eine zwei­ te Bauteilschicht Licht erfassen, wie es von einer ersten Bauteilschicht emittiert wird, wenn Licht durch ein Objekt reflektiert und zurückgestrahlt wird.
Andere und weitere Aufgaben, Merkmale und Vorteile der Er­ findung gehen aus der folgenden, auf Figuren gestützten Be­ schreibung deutlicher hervor.
Fig. 1 ist eine Darstellung zum Veranschaulichen des Aufbaus eines Dünnfilm-Bauteils gemäß einem ersten Ausführungsbei­ spiel der Erfindung;
Fig. 2 ist ein Flussdiagramm zum Veranschaulichen eines Ver­ fahrens zum Herstellen einer ersten Bauteileinheit bei einem Verfahren zum Herstellen eines Dünnfilm-Bauteils gemäß dem ersten Ausführungsbeispiel der Erfindung;
Fig. 3A bis 3D sind Schnittansichten zum Veranschaulichen eines Schritts im Herstellverfahren der Fig. 2;
Fig. 4A bis 4D sind Schnittansichten zum Veranschaulichen des Schritts, der auf den durch die Fig. 3A bis 3D veran­ schaulichten Schritt folgt;
Fig. 5A bis 5C sind Schnittansichten zum Veranschaulichen des Schritts, der auf den durch die Fig. 4A bis 4D veran­ schaulichten Schritt folgt;
Fig. 6A und 6B sind Schnittansichten zum Veranschaulichen des Schritts, der auf den durch die Fig. 5A bis 5C veran­ schaulichten Schritt folgt;
Fig. 7A bis 7D sind Schnittansichten zum Veranschaulichen eines Verfahrens zum Herstellen einer zweiten Bauteileinheit gemäß einem Verfahren zum Herstellung eines Dünnfilm-Bau­ teils gemäß dem ersten Ausführungsbeispiel der Erfindung;
Fig. 8A bis 8C sind Schnittansichten zum Veranschaulichen des Schritts, der auf den durch die Fig. 7A bis 7D veran­ schaulichten Schritt folgt;
Fig. 9A und 9B sind Schnittansichten zum Veranschaulichen eines Verbindeprozesses für eine erste und eine zweite Bau­ teileinheit beim ersten Ausführungsbeispiel der Erfindung;
Fig. 10A und 10B sind Schnittansichten zum Veranschaulichen eines Verfahrens zum Herstellen eines Dünnfilm-Bauteils mit Dreischichtstruktur;
Fig. 11 ist eine perspektivische Ansicht zum Veranschauli­ chen eines Trägeroberflächensubstrats gemäß einer ersten Mo­ difizierung des ersten Ausführungsbeispiels;
Fig. 12 ist eine perspektivische Ansicht zum Veranschauli­ chen eines Trägeroberflächensubstrats gemäß einer zweiten Modifizierung des ersten Ausführungsbeispiels;
Fig. 13 ist eine Schnittansicht zum Veranschaulichen eines Trägeroberflächensubstrats gemäß einer dritten Modifizierung des ersten Ausführungsbeispiels;
Fig. 14 ist ein Flussdiagramm zum Veranschaulichen eines Verfahrens zum Herstellen eines Dünnfilm-Bauteils gemäß ei­ nem zweiten Ausführungsbeispiel der Erfindung;
Fig. 15A bis 15C sind Schnittansichten zum Veranschaulichen eines Schritts beim Herstellverfahren der Fig. 14;
Fig. 16 ist ein Flussdiagramm zum Veranschaulichen einer ersten Modifizierung des Verfahrens zum Herstellen eines Dünnfilm-Bauteils gemäß dem zweiten Ausführungsbeispiel;
Fig. 17A und 17B sind Ansichten zum Veranschaulichen einer zweiten Modifizierung des Verfahrens zum Herstellen eines Dünnfilm-Bauteils gemäß dem zweiten Ausführungsbeispiel;
Fig. 18A und 18B sind Ansichten zum Veranschaulichen einer dritten Modifizierung des Verfahrens zum Herstellen eines Dünnfilm-Bauteils gemäß dem zweiten Ausführungsbeispiel;
Fig. 19 ist eine Ansicht zum Veranschaulichen eines Zu­ stands, in dem das Halbleitersubstrat und das Trägeroberflä­ chensubstrat, wie in den Fig. 18A und 18B dargestellt, über­ einander angeordnet sind;
Fig. 20 ist ein Flussdiagramm zum Veranschaulichen eines Verfahrens zum Herstellen eines Dünnfilm-Bauteils gemäß ei­ nem dritten Ausführungsbeispiel der Erfindung;
Fig. 21A bis 21D sind Schnittansichten zum Veranschaulichen eines Schritts beim Herstellverfahren der Fig. 20;
Fig. 22A und 228 sind Schnittansichten zum Veranschaulichen des Schritts, der auf den Schritt gemäß den Fig. 21A bis 21D folgt;
Fig. 23A bis 23D sind Schnittansichten zum Veranschaulichen eines Verfahrens zum Herstellen einer ersten Bauteileinheit bei einem Verfahren zum Herstellen eines Dünnfilm-Bauteils gemäß einem vierten Ausführungsbeispiel der Erfindung;
Fig. 24A bis 24C sind Schnittansichten zum Veranschaulichen des Schritts, der auf den Schritt gemäß den Fig. 23A bis 23D folgt;
Fig. 25A bis 25E sind Schnittansichten zum Veranschaulichen eines Verfahrens zum Herstellen einer zweiten Bauteileinheit bei einem Verfahren zum Herstellen eines Dünnfilm-Bauteils gemäß dem vierten Ausführungsbeispiel der Erfindung;
Fig. 26A bis 26E sind Schnittansichten zum Veranschaulichen des Schritts, der auf den Schritt gemäß den Fig. 25A bis 25E folgt; und
Fig. 27A und 27B sind Schnittansichten zum Veranschaulichen des Verbindeprozesses für die erste und zweite Bauteilein­ heit beim vierten Ausführungsbeispiel der Erfindung.
Erstes Ausführungsbeispiel
Unter Bezugnahme auf die Fig. 1 bis 12 wird nun ein Dünn­ film-Bauteil und ein zugehöriges Herstellverfahren gemäß ei­ nem ersten Ausführungsbeispiel der Erfindung beschrieben.
Konfiguration des Dünnfilm-Bauteils
Fig. 1 zeigt den Grundaufbau eines Dünnfilm-Bauteils 1 gemäß diesem Ausführungsbeispiel. Dieses Dünnfilm-Bauteil 1 ver­ fügt über mehrere Bauteilschichten, z. B. zwei Bauteil­ schichten. Jede Bauteilschicht bildet ein Schaltungselement wie einen Transistor, einen Kondensator, eine Laserdiode, eine Fotodiode oder eine integrierte Schaltung wie eine CPU (zentrale Verarbeitungseinheit) oder einen DRAM (dynamischer Direktzugriffsspeicher). Bei diesem Ausführungsbeispiel ver­ fügt das Dünnfilm-Bauteil 1 über zwei Bauteilschichten, die einen CMOS(komplementären Metall-Oxid-Halbleiter)-Transistor bilden.
Das Dünnfilm-Bauteil 1 verfügt über eine erste Bauteil­ schicht 20 und eine zweite Bauteilschicht 40. Die erste Bau­ teilschicht 20 ist auf einer Oberfläche einer Halbleiter­ schicht 13 aus z. B. einkristallinem p-Silicium ausgebildet. Auf der Halbleiterschicht 13 befindet sich ein Isolierfilm 21 mit vorbestimmtem Muster zum Isolieren benachbarter Bau­ teile. Auf einer Fläche der Halbleiterschicht 13, die nicht mit dem Isolierfilm 21 bedeckt ist, sind ein p-Kanal-Tran­ sistor 20a und ein n-Kanal-Transistor 20b ausgebildet.
Im Gebiet der Oberfläche der Halbleiterschicht 13 zum Aus­ bilden des p-Kanal-Transistors 20a ist eine n-Wanne 13a, die ein Gebiet mit eindiffundiertem n-Fremdstoff mit relativ niedriger Konzentration ist, ausgebildet, um den p-Kanal- Transistor 20a zu bilden. Dieser p-Kanal-Transistor 20a ver­ fügt über p-Fremdstoffgebiete (nachfolgend als p-Gebiet be­ zeichnet) 251 und 252, die durch Implantieren eines p-Fremd­ stoffs in die n-Wanne 13a ausgebildet werden, und auf den p- Gebieten 251 und 252 ist, einen Gateisolierfilm 22a einbet­ tend, eine Gate-Kumulier-Wort-Leitung 23a ausgebildet. Der n-Kanal-Transistor 20b verfügt über n-Fremdstoffgebiete (nachfolgend als n-Gebiet bezeichnet) 253 und 254, die durch Implantieren eines n-Fremdstoffs in die Oberfläche der Halb­ leiterschicht 13 hergestellt werden, und auf den n-Gebieten 253 und 254 ist, einen Gateisolierfilm 22b einbettend, eine Gate-Kumulier-Wort-Leitung 23b ausgebildet. Die Transistoren 20a und 20b sind mit einer ersten Zwischenschicht-Isolier­ schicht 26 und einer zweiten Zwischenschicht-Isolierschicht 28 aus einem isolierenden Material bedeckt. Auf der zweiten Zwischenschicht-Isolierschicht 28 sind Oberflächen-Leiter­ bahnschichten 29a, 29b und 29c aus Metall hergestellt.
Das p-Gebiet 251 ist über eine nicht dargestellte Zwischen- Leiterbahnschicht 27a (siehe Fig. 4C) mit der Oberflächen- Leiterbahnschicht 29a verbunden. Das n-Gebiet 254 ist über eine nicht dargestellte Zwischen-Leiterbahnschicht 27b (sie­ he Fig. 4C) mit der Oberflächen-Leiterbahnschicht 29b ver­ bunden. Das p-Gebiet 252 und das n-Gebiet 253 sind mit einer Zwischen-Leiterbahnschicht 27c verbunden, die mit der Ober­ flächen-Leiterbahnschicht 29c verbunden ist.
Die zweite Bauteilschicht 40 verfügt über dieselbe Konfigu­ ration wie die erste Bauteilschicht 20. Genauer gesagt, ist auf einer Oberfläche einer Halbleiterschicht 33 aus z. B. einkristallinem p-Silicium ein Isolierfilm 41 ausgebildet. Auf einer Fläche der Halbleiterschicht 33, die nicht mit dem Isolierfilm 41 bedeckt ist, sind ein p-Kanal-Transistor 40a und ein n-Kanal-Transistor 40b ausgebildet.
Der p-Kanal-Transistor 40a verfügt über p-Gebiete 451 und 452, die auf einer n-Wanne 33a der Halbleiterschicht 33 her­ gestellt sind, und ein Gate 43a, das auf den p-Gebieten 451 und 452 hergestellt ist, mit Einbettung eines Gateisolier­ films 42a. Der n-Kanal-Transistor 40b verfügt über n-Gebiete 453 und 455, die auf der Oberfläche der Halbleiterschicht 33 hergestellt sind, und ein Gate 43b, das auf den n-Gebieten 453 und 454 hergestellt ist, mit Einbettung eines Gateiso­ lierfilms 42b. Die Transistoren 40a und 40b sind mit einer ersten Zwischenschicht-Isolierschicht 46 und einer zweiten Zwischenschicht-Isolierschicht 48 aus einem isolierenden Ma­ terial bedeckt. Auf der zweiten Zwischenschicht-Isolier­ schicht 48 sind Oberflächen-Leiterbahnschichten 49a, 49b und 49c ausgebildet.
Das p-Gebiet 451 ist über eine nicht dargestellte Zwischen- Leiterbahnschicht 47a (siehe Fig. 7A) mit der Oberflächen- Leiterbahnschicht 49a verbunden. Das n-Gebiet 454 ist über eine nicht dargestellte Zwischen-Leiterbahnschicht 47b (sie­ he Fig. 7A) mit der Oberflächen-Leiterbahnschicht 49b ver­ bunden. Das p-Gebiet 452 und das n-Gebiet 453 sind mit einer Zwischen-Leiterbahnschicht 47c verbunden, die mit der Ober­ flächen-Leiterbahnschicht 49c verbunden ist. Die Oberflä­ chen-Leiterbahnschichten 49a, 49b und 49c sind über Zulei­ tungsdrähte 97a, 97b bzw. 97c mit einem Spannungsversor­ gungspotential, einem Massepotential bzw. einem Ausgangspo­ tential verbunden.
Die erste Bauteilschicht 20 und die zweite Bauteilschicht 40 sind durch einen Kleber 49 aus z. B. Epoxidharz miteinander verbunden. Ein hinteres Trägersubstrat 17 aus z. B. einem Kunststofffilm ist mit der ersten Bauteilschicht 20 auf der­ jenigen Seite verbunden, die von der der zweiten Bauteil­ schicht 40 zugewandten Seite abgewandt ist (nach unten in Fig. 1), wobei ein Kleber 18 aus z. B. Epoxidharz eingebet­ tet ist. Die erste Bauteilschicht 20 und die zweite Bauteil­ schicht 40 sind ungefähr 1 µm dick, und das hintere Träger­ substrat 17 ist ungefähr 1 mm dick, was Beispielswerte sind. Daher trägt das hintere Trägersubstrat 17 das gesamte Dünn­ film-Bauteil 1. In Fig. 1 sind die erste Bauteilschicht 20 und die zweite Bauteilschicht 40 dicker als das hintere Trä­ gersubstrat 17 dargestellt.
Die Oberflächen-Leiterbahnschichten 29a, 29b und 29c der ersten Bauteilschicht 20 sind über Lötmittel-Kontakthöcker 19a, 19b bzw. 19c mit den Oberflächen-Leiterbahnschichten 49a, 49b bzw. 49c verbunden. Die Oberflächen-Leiterbahn­ schichten 49a, 49b und 49c der zweiten Bauteilschicht 40 sind über Kontaktpfropfen 95a, 95b bzw. 95c, die so vorhan­ den sind, dass sie die Halbleiterschicht 33, den Isolierfilm 41, die erste Zwischenschicht-Isolierschicht 46 und die zweite Zwischenschicht-Isolierschicht 48 durchdringen, mit den Lötmittel-Kontakthöckern 19a, 19b bzw. 19c verbunden. Im Ergebnis sind die Oberflächen-Leiterbahnschichten 29a, 29b und 29c der ersten Bauteilschicht 20 über die Lötmittel-Kon­ takthöcker 19a, 19b bzw. 19c, die Kontaktpfropfen 95a, 95b bzw. 95c und die Zuleitungsdrähte 97a, 97b bzw. 97c mit dem Spannungsversorgungspotential, dem Ausgangspotential bzw. dem Massepotential verbunden.
Verfahren zum Herstellen eines Dünnfilm-Bauteils
Fig. 2 ist ein Flussdiagramm zum Veranschaulichen eines Ver­ fahrens zum Herstellen eines Dünnfilm-Bauteils gemäß dem ersten Ausführungsbeispiel. Das Dünnfilm-Bauteil 1 dieses Ausführungsbeispiels wird dadurch hergestellt, dass eine erste Bauteileinheit 2, bei der die erste Bauteilschicht 20 durch das hintere Trägersubstrat gehalten ist, und eine zweite Bauteileinheit 4, bei der die zweite Bauteilschicht 40 durch ein vorderes Trägersubstrat gehalten ist, miteinan­ der verbunden werden.
Verfahren zum Herstellen einer ersten Bauteileinheit
Als Erstes erfolgt eine Beschreibung zu einem Verfahren zum Herstellen der ersten Bauteileinheit 2. Die Fig. 3A bis 3D bis 6A und 6B veranschaulichen Schnittansichten zum Be­ schreiben jedes Schritts des Herstellverfahrens für die Bau­ teileinheit 2. Wie es in Fig. 3A dargestellt ist, wird ein Halbleitersubstrat 11 aus einkristallinem p-Silicium mit z. B. 100-Kristallflächen verwendet. Bevorzugt ist einkris­ tallines Silicium, das mit einem p-Fremdstoff wie Bor (B) dotiert ist und einen spezifischen Widerstand in der Größen­ ordnung von 0,01 bis 0,02 Ω.cm aufweist.
Dann wird auf der Oberfläche des Halbleitersubstrats 11 durch Anodisieren eine poröse Schicht 12 hergestellt (S10). Anodisieren ist ein Verfahren, bei dem Strom durch eine Fluorwasserstoffsäure-Lösung hindurchgeschickt wird, wobei das Halbleitersubstrat 11 als Anode verwendet wird. Anodi­ sieren kann durch ein Doppelzellen-Verfahren ausgeführt wer­ den, wie es z. B. von Itoh et al. in "Anodization of Porous Silicon", Surface Finishing Vol. 46, No. 5, S. 8-13, 1955 beschrieben ist. Bei diesem Verfahren wird das Halbleiter­ substrat 11, auf dem eine poröse Schicht auszubilden ist, zwischen zwei Räumen in der Zelle angeordnet, und in beiden Räumen werden Platinelektroden angeordnet, die mit einer Gleichstromquelle verbunden sind. Dann werden beide Räume mit Elektrolytlösung gefüllt, und den Platinelektroden wird eine Gleichspannung zugeführt. Das Halbleitersubstrat 11 wird anodisiert, und die Platinelektroden werden zur Katho­ de. So wird die eine Seite des Halbleitersubstrats 11 ero­ diert und wird porös.
Genauer gesagt, wird als Elektrolytlösung (Anodisierlösung) z. B. eine Elektrolytlösung verwendet, die HF (Fluorwasser­ stoff) und C2H5OH (Ethanol) im Verhältnis 1 zu 1 (Volumen­ verhältnis von 49% HF-Lösung zu 95% C2H5OH-Lösung) ent­ hält. Ein erster Anodisierschritt erfolgt für 8 Minuten bei einer Stromdichte von z. B. 1 mA/cm2, um eine poröse Schicht 12a niedriger Porosität von z. B. ungefähr 16% und einer Dicke von 1,7 µm herzustellen, wie es in Fig. 3B dargestellt ist. Dann erfolgt eine Anodisierung in einem zweiten Schritt für 8 Minuten mit einer Stromdichte von z. B. 7 mA/cm2 zum Herstellen einer porösen Schicht 12b mit einer mittleren Po­ rosität von z. B. ungefähr 26% und einer Dicke von 6,8 µm, wie in Fig. 3C dargestellt. Ferner erfolgt eine Anodisierung in einem dritten Schritt für wenige Sekunden mit einer Stromdichte von z. B. 200 mA/cm2 zum Herstellen einer porö­ sen Schicht 12 mit hoher Porosität von z. B. ungefähr 60 bis 70% und einer Dicke von 0,05 µm, wie in Fig. 3D darge­ stellt. Dadurch wird die poröse Schicht 12 mit ungefähr 8 µm Dicke hergestellt, die über die drei porösen Schichten 12a, 12b und 12c mit jeweils anderer Porosität verfügt.
Anschließend erfolgt ein Tempern in Wasserstoff für z. B. 30 Minuten bei einer Temperatur von 500°C, um dadurch Löcher in der Oberfläche der porösen Schicht 12 auszufüllen. Dann wird auf die poröse Schicht 12 bei einer Temperatur von 1070°C unter Verwendung eines Gases wie SiH4 (Silan) ein­ kristallines Silicium epitaktisch aufgewachsen, wodurch die in Fig. 4A dargestellte Halbleiterschicht 13 ausgebildet wird (S11). Im Gebiet der Oberfläche der Halbleiterschicht 13 zum Herstellen des p-Kanal-Transistors 20a (siehe Fig. 1) werden n-Fremdstoffionen implantiert, und es wird die n- Wanne 13a ausgebildet.
Wie es in Fig. 4B dargestellt ist, wird die erste Bauteil­ schicht 20 auf der n-Wanne 13a der Halbleiterschicht 13 her­ gestellt (S12). Genauer gesagt, wird als Erstes der Isolier­ film 21 durch LOCOS (lokale Oxidation von Silicium) auf der Oberfläche der Halbleiterschicht 13 hergestellt. Der Gate­ isolierfilm 22a wird im Bereich ausgebildet, in dem der Transistor 20a herzustellen ist, was z. B. durch thermische Oberflächenoxidation der Halbleiterschicht 13 erfolgt. Auf dem Gateisolierfilm 22a wird das Gate (die Wortleitung) 23a hergestellt. Durch strukturierendes Ätzen mittels Fotolitho­ grafie wird das Gate 23a ausgebildet, nachdem auf der gesam­ ten Oberfläche des Gateisolierfilms 22a durch z. B. CVD po­ lykristallines Silicium hergestellt wurde.
Unter Verwendung des Gates 23a als Maske werden die p-Gebie­ te 251 und 252 der p-Fremdstoffgebiete mit niedriger Konzen­ tration in der Halbleiterschicht 13 dadurch ausgebildet, dass ein p-Fremdstoff mit relativ niedriger Konzentration implantiert wird. Die p-Gebiete 251 und 252 werden zur Sour­ ce bzw. zum Drain. An den Seiten des Gates 23a wird eine Seitenwand 24 aus Siliciumdioxid (SiO2) hergestellt. Unter Verwendung der Seitenwand 24a als Maske werden p-Fremdstoff­ ionen mit hoher Konzentration zu beiden Seiten der Seiten­ wand 24a implantiert. Im Ergebnis wird eine LDD(leicht do­ tierter Drain)-Struktur erhalten, bei der die p-Gebiete 251 und 252 im Gebiet entfernt vom Gate 23a eine höhere Fremd­ stoffkonzentration als im Gebiet nahe am Gate 23a aufweisen. Dadurch wird der p-Kanal-Transistor 20a hergestellt.
Der n-Kanal-Transistor 20b wird wie der p-Kanal-Transistor 20a hergestellt. Genauer gesagt, wird der Gateisolierfilm 22b in einem Bereich ausgebildet, in dem der Transistor 20b hergestellt wird, was z. B. durch thermische Oberflächenoxi­ dation der Halbleiterschicht 13 erfolgt. Auf dem Gateiso­ lierfilm 22b wird das Gate 23b hergestellt. Unter Verwendung des Gates 23b als Maske werden die n-Gebiete 253 und 254 als n-Fremdstoffgebiete mit niedriger Konzentration in der Halb­ leiterschicht 13 dadurch hergestellt, dass ein n-Fremdstoff mit relativ niedriger Konzentration implantiert wird. Die n-Gebiete 253 und 254 werden zur Source bzw. zum Drain. An den Seiten des Gates 23b wird eine Seitenwand 24b aus SiO2 hergestellt. Unter Verwendung dieser Seitenwand 24b als Mas­ ke wird ein n-Fremdstoff durch Ionenimplantation mit hoher Konzentration zu beiden Seiten der Seitenwand 24b implan­ tiert. Im Ergebnis ist die oben beschriebene LDD-Struktur erhalten.
Wie es in Fig. 4C dargestellt ist, werden die Zwischen-Lei­ terbahnschichten 27a, 27b und 27c hergestellt, nachdem die erste Zwischenschicht-Isolierschicht 26 aus z. B. SiO2 abge­ schieden und eingeebnet wurde. Die Zwischen-Leiterbahn­ schichten 27a und 27b werden durch Kontaktlöcher in der ers­ ten Zwischenschicht-Isolierschicht 26 elektrisch mit dem p- Gebiet 251 (Source des Transistors 20a) bzw. dem n-Gebiet 254 (Drain des Transistors 20b) verbunden. Die Zwischen-Lei­ terbahnschicht 27c wird durch die Kontaktlöcher in der ers­ ten Zwischenschicht-Isolierschicht 26 elektrisch mit sowohl dem p-Gebiet 252 (Drain des Transistors 20a) als auch dem n-Gebiet 253 (Source des Transistors 20b) verbunden.
Wie es in Fig. 4D dargestellt ist, wird die zweite Zwischen­ schicht-Isolierschicht 28 aus z. B. SiO2 auf der ersten Zwi­ schenschicht-Isolierschicht 26 abgeschieden und eingeebnet, und dann werden auf ihr die Oberflächen-Leiterbahnschichten 29a, 29b und 29c hergestellt, die durch Kontaktlöcher in der zweiten Zwischenschicht-Isolierschicht 28 mit den Zwischen- Leiterbahnschichten 27a, 27b bzw. 27c verbunden werden. So wird die erste Bauteilschicht 20 hergestellt.
Wie es in Fig. 5A dargestellt ist, wird ein Trägeroberflä­ chensubstrat 16 in z. B. der Form eines Kunststoffsubstrats unter Verwendung eines Klebers 15 mit einem Schmelzpunkt von ungefähr 70°C mit der Oberfläche der ersten Bauteilschicht 20 verbunden (S14). Als Nächstes werden, wie es in Fig. 5B dargestellt ist, die erste Bauteilschicht 20 und das Träger­ oberflächensubstrat 16 vom Halbleitersubstrat 11 abgezogen (S16). Zum Abziehen können drei Verfahren verwendet werden. Das eine besteht im Anwenden einer externen Kraft auf das Trägeroberflächensubstrat 16 und das Halbleitersubstrat 11 in der Richtung, die die beiden voneinander trennt. Das zweite besteht im Schwächen der Festigkeit der porösen Schicht 12 durch Eintauchen des Halbleitersubstrats 11 in eine Lösung, wie eine solche von Wasser und Ethanol, und An­ wenden von Ultraschall hierauf. Das dritte besteht im Schwä­ chen der Festigkeit der porösen Schicht 12 durch Ausüben ei­ ner Zentrifugalkraft auf das Halbleitersubstrat 11. Durch diese Verfahren werden die Schicht 12c hoher Porosität in­ nerhalb der porösen Schicht 12 und deren Umgebung, d. h. eine Abreißschicht, voneinander getrennt, und das Träger­ oberflächensubstrat 16 wird gemeinsam mit der ersten Bau­ teilschicht 20 vom Halbleitersubstrat 11 abgezogen. Der Kle­ ber 15 zwischen dem Trägeroberflächensubstrat 16 und der ersten Bauteilschicht 20 verfügt über ein solches Haftvermö­ gen, dass vermieden wird, dass das Trägeroberflächensubstrat 16 von der ersten Bauteilschicht 20 abgezogen wird, wenn es und die erste Bauteilschicht 20 vom Halbleitersubstrat 11 abgezogen werden.
Um das Halbleitersubstrat 11 dadurch abzuziehen, dass die Zerreißschicht in ihr ausgebildet wird, kann das sogenannte Smart-Cut-Verfahren verwendet werden, bei dem die Zerreiß­ schicht in der Nähe der Oberfläche des Halbleitersubstrats 11 aus einkristallinem Silicium durch eine Wärmebehandlung bei einer Temperatur von z. B. 500°C, nachdem Wasserstoff (H) in der Nähe der Oberfläche des Halbleitersubstrats 11 implantiert wurde, ausgebildet wird. In diesem Fall wird die erste Bauteilschicht 20 vorzugsweise bei der Wärmebehand­ lungstemperatur zum Herstellen der Zerreißschicht, z. B. 500°C und darunter, hergestellt.
Der Rest der porösen Schicht 12, der an der Rückseite der ersten Bauteilschicht 20 anhängt, wird durch Ätzen entfernt. Wie es in Fig. 5C dargestellt ist, wird das hintere Träger­ substrat 17 aus z. B. Kunststoff unter Verwendung eines Kle­ bers 18 mit einem Schmelzpunkt von ungefähr 100°C an die Rückseite der ersten Bauteilschicht 20 angeklebt (S18). An­ schließend wird die gesamte Bauteileinheit auf eine Tempera­ tur von z. B. 90°C erwärmt, und es wird der Kleber 15 zwi­ schen dem Trägeroberflächensubstrat 16 und der ersten Bau­ teilschicht 20 aufgeschmolzen. Die genannte externe Kraft wird auf das Trägeroberflächensubstrat 16 und das hintere Trägersubstrat 17 in der Richtung zum Trennen derselben aus­ geübt, und so wird das Trägeroberflächensubstrat 16 von der ersten Bauteilschicht 20 abgezogen, wie es in Fig. 6A darge­ stellt ist (S20).
Wie es in Fig. 6B dargestellt ist, werden die Lötmittel-Kon­ takthöcker 19a, 19b und 19c auf den Oberflächen-Leiterbahn­ schichten 29a, 29b bzw. 29c der ersten Bauteilschicht 20 hergestellt, nachdem der Rest des an der Oberfläche der ers­ ten Bauteilschicht 20 anhaftenden Klebers 15 durch Reinigen entfernt wurde (S21). So wird die erste Bauteileinheit 2 er­ halten, bei der das hintere Trägersubstrat 17 die erste Bau­ teilschicht 20 trägt.
Verfahren zum Herstellen einer zweiten Bauteileinheit
Die Fig. 7A bis 7D und 8A bis 8C sind Schnittansichten zum Beschreiben jedes Schritts eines Herstellverfahrens für die zweite Bauteileinheit 4. Der Herstellprozess für die zweite Bauteileinheit 4 umfasst dieselben Schritte (S22 bis S32) wie der Herstellprozess für die erste Bauteileinheit 2 (Schritte S1 bis S20). Genauer gesagt, wird auf einer Ober­ fläche eines Halbleitersubstrats 31 aus einkristallinem Si­ licium durch Anodisieren eine poröse Schicht 32 hergestellt (S22). Auf der porösen Schicht 32 wird die Halbleiterschicht 33 aus einkristallinem Silicium durch epitaktisches Wachstum hergestellt (S23). Auf der Oberfläche der Halbleiterschicht 33 wird die zweite Bauteilschicht 40 hergestellt (S24).
Ein Verfahren zum Herstellen der zweiten Bauteilschicht 40 im Schritt S24 ist derselbe wie der für die erste Bauteil­ schicht 20, d. h. der Schritt S12, mit der Ausnahme, dass ein Schritt zum Hinzufügen der Kontaktpfropfen 95a, 95b und 95c zusätzlich vorhanden ist. Als Erstes wird der Isolier­ film 41 durch teilweise Oxidation auf einer Fläche der Halb­ leiterschicht 33 ausgebildet. Die Gateisolierfilme 42a und 42b werden in Bereichen, in denen der Transistor herzustel­ len ist, durch z. B. thermische Oberflächenoxidation der Halbleiterschicht 33 ausgebildet. Auf den Gateisolierfilmen 42a und 42b wird das Gate 43a durch z. B. CVD und Fotolitho­ grafie hergestellt. Die p-Gebiete 451 und 452 werden durch Implantieren eines p-Fremdstoffs zu beiden Seiten des Gates 43a der Halbleiterschicht 33 hergestellt. Die n-Gebiete 453 und 454 werden durch Implantieren eines n-Fremdstoffs zu beiden Unterseiten des Gates 43b der Halbleiterschicht 33 hergestellt. Die Seitenwände 44a und 44b aus z. B. SiO2 wer­ den an den Seiten der Gates 43a und 43b hergestellt. Die erste Zwischenschicht-Isolierschicht 46 aus z. B. SiO2 und die Zwischen-Leiterbahnschichten 47a, 47b und 47c werden darauf hergestellt. Außerdem wird die zweite Zwischen­ schicht-Isolierschicht 48 aus z. B. SiO2 hergestellt, auf der dann die Oberflächen-Leiterbahnschichten 49a, 49b und 49c hergestellt werden.
Nach dem Herstellen der zweiten Zwischenschicht-Isolier­ schicht 48 werden jedoch, vor dem Herstellen der Oberflä­ chen-Leiterbahnschichten 49a, 49b und 49c, die Kontaktpfrop­ fen 95a, 95b und 95c hergestellt. Genauer gesagt, werden die erste Zwischenschicht-Isolierschicht 46, die zweite Zwi­ schenschicht-Isolierschicht 48 und die Halbleiterschicht 33 durchdringende Löcher 96a, 96b und 96c durch Ätzen herge­ stellt, und in ihnen werden über einen Isolierfilm die Kon­ taktpfropfen 95a, 95b und 95c aus z. B. Metall hergestellt.
Nach dem Herstellen der zweiten Bauteilschicht 40 wird, wie es in Fig. 7B dargestellt ist, ein Trägeroberflächensubstrat 36 aus Kunststoff an der Oberfläche der zweiten Bauteil­ schicht 40 unter Verwendung eines Klebers 35 mit einem Schmelzpunkt von ungefähr 70°C befestigt (S26). Als Nächstes werden die zweite Bauteilschicht 40 und das Trägeroberflä­ chensubstrat 36 vom Halbleitersubstrat 31 abgezogen (S28). Zum Abziehen können drei Verfahren verwendet werden. Das ei­ ne besteht im Ausüben einer externen Kraft auf das Träger­ oberflächensubstrat 36 und das Halbleitersubstrat 31 in der die beiden voneinander trennenden Richtung. Das zweite be­ steht im Schwächen der Festigkeit der porösen Schicht 32 durch Eintauchen des Halbleitersubstrats 31 in eine Lösung, wie z. B. eine solche von Wasser und Ethanol, und Einstrah­ len von Ultraschall. Das dritte besteht im Schwächen der Festigkeit der porösen Schicht 32 durch Ausüben einer Zen­ trifugalkraft auf das Halbleitersubstrat 31.
Wie es in Fig. 7C dargestellt ist, wird unter Verwendung ei­ nes Klebers 38 mit einem Schmelzpunkt von ungefähr 100°C ein hinteres Trägersubstrat 37 an die Rückseite der zweiten Bau­ teilschicht 40 angeklebt (S30). Wie es in Fig. 7D darge­ stellt ist, wird der Kleber 35 zwischen dem Trägeroberflä­ chensubstrat 36 und der zweiten Bauteilschicht 40 auf eine Temperatur von z. B. 90°C erwärmt und aufgeschmolzen. Gleichzeitig wird die genannte äußere Kraft auf das Träger­ oberflächensubstrat 36 und das hintere Trägersubstrat 37 in der die beiden voneinander trennenden Richtung ausgeübt, und so wird das Trägeroberflächensubstrat 36 von der zweiten Bauteilschicht 40 abgezogen (S32).
Anschließend wird ein Prozess zum Positionieren einer Ober­ flächenelektrode ausgeübt, nachdem der Rest des an der Ober­ fläche der zweiten Bauteilschicht 40 anhaftenden Klebers 35 durch Reinigen entfernt wurde (S34). Genauer gesagt, werden die Oberflächen-Leiterbahnschichten 49a, 49b und 49c der zweiten Bauteilschicht 40 sowie die Zuleitungsdrähte 97a, 97b und 97c, die in Fig. 1 dargestellt sind, jeweils durch Löten unter Verwendung von z. B. Indium (In) angeschlossen. Wie es in Fig. 8a dargestellt ist, wird das Trägeroberflä­ chensubstrat 36 erneut unter Verwendung eines Klebers 35a aus einem Epoxidharz mit einem Schmelzpunkt von z. B. unge­ fähr 120°C an die Oberfläche der zweiten Bauteilschicht 40 angeklebt (S36). Der Kleber 38 zwischen dem hinteren Träger­ substrat 37 und der zweiten Bauteilschicht 40 wird auf z. B. eine Temperatur von 110°C erwärmt und aufgeschmolzen. Gleichzeitig wird die genannte äußere Kraft auf das Träger­ oberflächensubstrat 36 und das hintere Trägersubstrat 37 in der die beiden voneinander trennenden Richtung ausgeübt, und so wird das hintere Trägersubstrat 37 von der zweiten Bau­ teilschicht 40 abgezogen (S38), wie es in Fig. 8B darge­ stellt ist. So wird die in Fig. 8C dargestellte zweite Bau­ teileinheit 4 erhalten, bei der das Trägeroberflächensub­ strat 36 die zweite Bauteilschicht 40 trägt.
Verfahren zum Verbinden der Bauteileinheiten 2 und 4
Die erste Bauteileinheit 2 und die zweite Bauteileinheit 4, die durch den oben beschriebenen Prozess hergestellt wurden, werden so miteinander verbunden, dass die erste Bauteil­ schicht 20 und die zweite Bauteilschicht 40 einander zuge­ wandt sind, wie es in Fig. 9A dargestellt ist (S40). Der Kleber 39 zum Verbinden der Bauteileinheiten 2 und 4 (siehe Fig. 9B) besteht z. B. aus Epoxidharz.
So wird, wie es in Fig. 9B dargestellt ist, das Dünnfilm- Bauteil 1 mit einer Struktur erhalten, bei der die erste Bauteilschicht 20 und die zweite Bauteilschicht 40 aufeinan­ dergestapelt sind. Das Dünnfilm-Bauteil 1 kann entweder nur vom Trägeroberflächensubstrat 36 oder nur vom hinteren Trä­ gersubstrat 17 getragen werden. Im Ergebnis kann entweder das Trägeroberflächensubstrat 36 oder das hintere Trägersub­ strat 17 abgezogen werden.
Die erste Bauteilschicht 20 und die zweite Bauteilschicht 40 entsprechen einem speziellen Beispiel der "Bauteilschicht" bei der Erfindung. Das Trägeroberflächensubstrat 36 und das hintere Trägersubstrat 17 entsprechen speziellen Beispielen des "Trägersubstrats" und des "Verbindesubstrats" bei der Erfindung. Ferner entsprechen die erste Bauteileinheit 2 und die zweite Bauteileinheit 4 einem speziellen Beispiel der "Bauteileinheit" bei der Erfindung. Die Halbleitersubstrate 11 und 31 entsprechen einem speziellen Beispiel des "Halb­ leitersubstrats" bei der Erfindung.
Die Fig. 10A und 10B veranschaulichen einen Herstellprozess für ein Dünnfilm-Bauteil mit Dreischichtstruktur. Bei der Herstellung eines derartigen Dünnfilm-Bauteils wird als Ers­ tes, wie es in Fig. 10A dargestellt ist, das hintere Träger­ substrat 17 vom Dünnfilm-Bauteil 1 mit z. B. Zweischicht­ struktur abgezogen, und der an der Rückseite des Dünnfilm- Bauteils 1 haftende Kleber 18 wird durch Ethylalkohol oder dergleichen entfernt. Wie es in Fig. 10B dargestellt ist, wird eine dritte Bauteileinheit 2-1 mit derselben Konfigura­ tion wie der der ersten Bauteileinheit 2 (siehe Fig. 6B) mit der Rückseite des Dünnfilm-Bauteils 1, d. h. der Rückseite der ersten Bauteilschicht 20, verbunden. Die erste Bauteil­ schicht 20 und eine Bauteilschicht der dritten Bauteilein­ heit 2-1, die durch das Bezugszeichen 20-1 gekennzeichnet ist, werden so miteinander verbunden, dass sie einander zu­ gewandt sind. So ist ein Dünnfilm-Bauteil mit Dreischicht­ struktur erhalten. Ein Dünnfilm-Bauteil mit mehr als drei Schichten kann dadurch hergestellt werden, dass der oben be­ schriebene Prozess wiederholt wird, genauer gesagt, dass das hintere Trägersubstrat oder das vordere Trägersubstrat des Dünnfilm-Bauteils abgezogen wird und eine andere Bauteilein­ heit angeklebt wird. Die Art der aufeinandergestapelten Bau­ teilschichten kann unterschiedlich oder gleich sein.
Wie oben beschrieben, wird bei einem Verfahren zum Herstel­ len eines Dünnfilm-Bauteils gemäß dem ersten Ausführungsbei­ spiel das Dünnfilm-Bauteil 1 mit mehreren Bauteilschichten 20 und 40 dadurch hergestellt, dass die erste Bauteileinheit 2 und die zweite Bauteileinheit 4 miteinander verbunden wer­ den. Im Ergebnis besteht für das Verfahren zum Herstellen der Bauteilschicht keine Einschränkung, was vom Stand der Technik verschieden ist, bei dem mehrere Bauteilschichten der Reihe nach hergestellt werden. Demgemäß kann zum Her­ stellen der Bauteilschicht ein schnell arbeitendes Abschei­ deverfahren verwendet werden. Dies ermöglicht es, den Durch­ satz bei einem Herstellprozess für ein Dünnfilm-Bauteil zu erhöhen. Die verschiedenen Dünnfilm-Bauteile können auf ein­ fache Weise dadurch hergestellt werden, dass die verschiede­ nen Bauteileinheiten mit den Bauteilschichten und den Trä­ gersubstraten vorab hergestellt werden und diese abhängig von ihrer Verwendung miteinander verbunden werden. Wenn sich in den Bauteilschichten Fehler zeigen, werden keine Bauteil­ einheiten mit fehlerhaften Bauteilschichten angeklebt. Da­ durch wird eine Vergeudung von Materialien verringert.
Außerdem werden die erste Bauteilschicht 20 und die zweite Bauteilschicht 40 durch das Trägersubstrat 17 bzw. 36 in der ersten Bauteileinheit 2 bzw. der zweiten Bauteileinheit 4 gehalten. Im Ergebnis können eine dünne erste Bauteilschicht 20 und eine dünne zweite Bauteilschicht 40 mit z. B. unge­ fähr 1 µm Dicke miteinander verbunden werden. Ferner kann ein Dünnfilm-Bauteil mit mehr als zwei Schichten auf einfa­ che Weise dadurch hergestellt werden, dass das hintere Trä­ gersubstrat 17 oder das vordere Trägersubstrat 36 vom be­ reits hergestellten Dünnfilm-Bauteil 1 abgezogen wird und damit andere Bauteileinheiten verbunden werden.
Erste Modifizierung
Nun wird eine erste Modifizierung des vorliegenden Ausfüh­ rungsbeispiels unter Bezugnahme auf Fig. 11 beschrieben, die die Form eines Trägeroberflächensubstrats 16A gemäß dieser Modifizierung zeigt. Das Trägeroberflächensubstrat 16A kann z. B. das Trägeroberflächensubstrat 16 (siehe Fig. 5A) er­ setzen. Im gesamten Trägeroberflächensubstrat 16A sind viele Löcher 160 so ausgebildet, dass sie dessen Oberfläche und Rückseite durchdringen. Auf die gesamte Klebefläche des Trägeroberflächensubstrats 16A (unten in Fig. 11) wird ein Kleber 15A aufgetragen, der sich in einem speziellen Fluss­ mittel wie Aceton löst, und es wird Kleber 15A auf das Trä­ geroberflächensubstrat 16A und die Oberfläche der ersten Bauteilschicht 20 aufgetragen (siehe Fig. 5A).
Beim Abziehen des Trägeroberflächensubstrats 16A von der ersten Bauteilschicht 20 wird durch Anwenden eines Flussmit­ tels wie Aceton auf die Fläche des Trägeroberflächensub­ strats 16A, die von der Seite des Klebers 15A abgewandt ist, der Kleber 15A dadurch gelöst, dass das Flussmittel durch die Löcher 16 hindurch, durch den Kapillareffekt oder der­ gleichen, dorthin gelangt. Die in der gesamten Fläche des Trägeroberflächensubstrats 16A ausgebildeten Löcher 160 er­ möglichen es, das Flussmittel in gleichmäßiger Weise auf die gesamte Fläche des Klebers 15A anzuwenden, wodurch dieser Kleber 15A wirkungsvoll gelöst werden kann. Dies ermöglicht es, das Trägeroberflächensubstrat 16A mit einer kleinen äu­ ßeren Kraft von der ersten Bauteilschicht 20 abzuziehen. Die in Fig. 11 dargestellte Struktur des Trägeroberflächensub­ strats 16A ist beim hinteren Trägersubstrat 17 der ersten Bauteileinheit 2 (siehe Fig. 5C) und beim Trägeroberflächen­ substrat 36 und beim hinteren Trägersubstrat 37 der zweiten Bauteileinheit 4 (siehe Fig. 8A) anwendbar.
Zweite Modifizierung
Nun wird unter Bezugnahme auf Fig. 12, die die Form eines Trägeroberflächensubstrats 16B der zweiten Modifizierung zeigt, dieselbe beschrieben. Das Trägeroberflächensubstrat 16B kann z. B. das Trägeroberflächensubstrat 16 (siehe Fig. 5A) ersetzen. Auf die Klebefläche des Trägeroberflächensub­ strats 16B (Unterseite in Fig. 12) wird ein sich in einem speziellen Flussmittel wie Aceton lösender Kleber 15B ver­ streut aufgetragen, und der Kleber 15 verbindet das Träger­ oberflächensubstrat 16B mit der Oberfläche der ersten Bau­ teilschicht 20 (siehe Fig. 5A).
Beim Abziehen des Trägeroberflächensubstrats 16B von der ersten Bauteilschicht 20 wird das Flussmittel wie Aceton in den Raum zwischen dem Trägeroberflächensubstrat 16B und der ersten Bauteilschicht 20 gebracht. Der unregelmäßige Raum des Klebers 15B innerhalb der Kleberfläche des Trägerober­ flächensubstrats 16B vereinfacht es, dass das Flussmittel den gesamten Kleber 15B erreichen kann. Im Ergebnis kann der Kleber 15B schnell aufgelöst werden, weswegen das Träger­ oberflächensubstrat 16B mit einer kleinen äußeren Kraft von der ersten Bauteilschicht 20 abgezogen werden kann. Der in Fig. 12B dargestellte Aufbau des Trägeroberflächensubstrats 16B ist beim hinteren Trägersubstrat 17 (siehe Fig. 5C), beim vorderen Trägersubstrat 36 und beim hinteren Trägersub­ strat 37 (siehe Fig. 8A) anwendbar.
Dritte Modifizierung
Nun wird unter Bezugnahme auf Fig. 13, die die Form eines Trägeroberflächensubstrats 16C gemäß dieser Modifizierung zeigt, dieselbe beschrieben. Das Trägeroberflächensubstrat 16C kann z. B. das Trägeroberflächensubstrat 16 (siehe Fig. 5A) ersetzen. Das Trägeroberflächensubstrat 16 besteht z. B. aus einem netzförmigen Gewebe aus dünnem rostfreiem Stahl. In diesem Fall wird das Trägeroberflächensubstrat 16C vorab mit Wasser imprägniert und unmittelbar auf der ersten Bau­ teilschicht 20 (siehe Fig. 5A) positioniert. Danach wird das gesamte Bauteil auf eine Temperatur von z. B. ungefähr -2°C gekühlt. Das in das Trägeroberflächensubstrat 16C imprä­ gnierte Wasser wird Eis, also fest, und daher haftet das Trägeroberflächensubstrat 16C durch die Adhäsionskraft des Eises an der ersten Bauteilschicht 20 an.
Nach dem Verbinden des Trägeroberflächensubstrats 16C mit der ersten Bauteilschicht 20 wird das Bauteil unter Verwen­ dung von flüssigem Stickstoff oder dergleichen weiter abge­ kühlt. Dadurch wird das Volumen durch weiteres Verfestigen des Trägeroberflächensubstrats 16C verringert. Wenn sich das Trägeroberflächensubstrat 16C zusammengezogen hat, verändert sich die erste Bauteilschicht 20 entsprechend, da ihre Dicke extrem gering ist. Jedoch ändert sich das Halbleitersubstrat 11 (siehe Fig. 5A) nicht. Im Ergebnis wird die poröse Schicht 12 zwischen der ersten Bauteilschicht 20 und dem Halbleitersubstrat 11 zerstört und abgezogen. Ferner wird die Haftung des Eises zwischen dem Trägeroberflächensubstrat 16C und der ersten Bauteilschicht 20 dadurch zerstört, dass das Trägeroberflächensubstrat 16C auf z. B. 20°C erwärmt wird. Daher kann es von der ersten Bauteilschicht 20 abgezo­ gen werden.
Gemäß dieser Modifizierung wird das Trägeroberflächensub­ strat 16C unter Verwendung von Wasser mit der ersten Bau­ teilschicht 20 verbunden. Im Ergebnis ist es möglich, das Trägeroberflächensubstrat 16C nur mittels Temperatursteue­ rung mit der ersten Bauteilschicht 20 zu verbinden und eine Abtrennung vom Halbleitersubstrat 11 zu bewerkstelligen. Die in Fig. 13 dargestellte Struktur des Trägeroberflächensub­ strats 16C ist beim hinteren Trägersubstrat 17 (siehe Fig. 5C), beim Trägeroberflächensubstrat 36 und beim hinteren Trägersubstrat 37 (siehe Fig. 8A) anwendbar. Für das Mate­ rial des Trägeroberflächensubstrats 16C besteht keine Be­ schränkung auf ein Gewebe, sondern es kann ein Material ver­ wendet werden, in das eine Flüssigkeit imprägniert werden kann, wie z. B. Papier.
Vierte Modifizierung
Nun wird unter Bezugnahme auf die Fig. 5A eine vierte Modi­ fizierung beschrieben. Bei dieser Modifizierung wird als Kleber 15 zum Verbinden des Trägeroberflächensubstrats 16 mit der ersten Bauteilschicht 20 ein in Wasser löslicher Kleber wie eine Paste verwendet. Das Reinigen der Oberfläche der ersten Bauteilschicht 20 ist nach dem Abziehen des Trä­ geroberflächensubstrats 16 von ihr einfacher, da die Paste durch reines Wasser entfernt werden kann. Jedoch ist das An­ haften der Paste relativ schwach. Im Ergebnis wird beim Ab­ ziehen der ersten Bauteilschicht 20 vom Halbleitersubstrat 11 ein Verfahren verwendet, das die Ausübung einer sehr kleinen äußeren Kraft auf das Trägeroberflächensubstrat 16 und die erste Bauteilschicht 20 erfordert, wobei die poröse Schicht 12 in Alkohol durch z. B. Ultraschall zerstört wird.
Fünfte Modifizierung
Unter Bezugnahme auf die Fig. 5A wird nun eine fünfte Modi­ fizierung beschrieben. Bei dieser Modifizierung wird ein Kleber mit hoher Haftfestigkeit bei Raumtemperatur (z. B. 20°C) und niederer Haftfestigkeit bei hoher Temperatur ver­ wendet, um das Trägeroberflächensubstrat 16 mit der ersten Bauteilschicht 20 zu verbinden. Ein Beispiel für einen der­ artigen Kleber ist der temperaturempfindliche Kleber Inte­ limer (Handelsbezeichnung; Nitta Corporation), der von Lan­ dec Corporation in den USA entwickelt wurde. Dieser Kleber zeigt bei Raumtemperatur hohes Haftvermögen (z. B. 30 g/mm); jedoch ist das Haftvermögen bei einer Temperatur von 50°C oder mehr auf ein Zehntel oder weniger verringert (z. B. 3 g/mm bei einer Temperatur von 60°C).
Wenn dieser Kleber verwendet wird, wird das Trägeroberflä­ chensubstrat 16 bei Raumtemperatur, d. h. dann, wenn der Kleber hohe Haftfestigkeit zeigt, mit der ersten Bauteil­ schicht 20 verbunden. Andererseits wird das Trägeroberflä­ chensubstrat 16 bei einer Temperatur von 60°C, bei der die Haftfestigkeit verringert ist, von der ersten Bauteilschicht 20 abgezogen. So ist es einfach, das Trägeroberflächensub­ strat mittels Temperatursteuerung in einem relativ engen Temperaturbereich an die erste Bauteilschicht anzukleben und es von ihr zu trennen.
Sechste Modifizierung
Nun wird die sechste Modifizierung unter Bezugnahme auf Fig. 5A beschrieben. Bei dieser Modifizierung wird Wachs mit einem Erweichungspunkt von z. B. 49°C als Kleber 15 zum ver­ binden des Trägeroberflächensubstrats 16 mit der ersten Bau­ teilschicht 20 verwendet. Das Wachs wird zum Ankleben min­ destens auf seinen Erweichungspunkt erwärmt. Nach dem Ver­ bindungsvorgang härtet das Wachs aus, wenn die Temperatur auf z. B. Raumtemperatur gesenkt wird, und daher wird das Trägeroberflächensubstrat 16 fest mit der ersten Bauteil­ schicht 20 verbunden. Beim Abziehen wird das Wachs mindes­ tens auf seinen Erweichungspunkt wiedererwärmt, um sein Haftvermögen zu verringern. Dies macht es einfach, das Trä­ geroberflächensubstrat 16 von der ersten Bauteilschicht 20 abzuziehen.
Als Wachs wird natürliches Colophoniumwachs, festes Wachs in Form von Kunstharz oder dergleichen verwendet. Wenn der spä­ ter beschriebene Prozess des Abziehens des Trägeroberflä­ chensubstrats 16 von der ersten Bauteilschicht 20 in Be­ tracht gezogen wird, ist ein wasserlösliches Wachs mit rela­ tiv niedrigem Erweichungspunkt wünschenswert.
Siebte Modifizierung
Nun wird die siebte Modifizierung unter Bezugnahme auf Fig. 5A beschrieben. Bei dieser Modifizierung kann als Kleber 15 zum Verbinden des Trägeroberflächensubstrats 16 mit der ers­ ten Bauteilschicht 20 ein Klebeband mit aufgetragenem Kle­ ber, dessen Haftvermögen durch Ultraviolettstrahlung gesenkt wird, verwendet werden. Beispiele für derartige Klebebänder sind das BG-Schutzband E-2142 (Handelsbezeichnung) mit UV- Aushärtung, das Trennband D-210 (Handelsbezeichnung) mit UV- Aushärtung, entwickelt von Lintec Corporation usw. Beim Ab­ ziehen wird Ultraviolettstrahlung auf das Klebeband ge­ strahlt, um sein Haftvermögen zu schwächen. Dies macht es einfach, das Trägeroberflächensubstrat 16 von der ersten Bauteilschicht 20 abzuziehen.
Zweites Ausführungsbeispiel
Um das zweite Ausführungsbeispiel der Erfindung zu beschrei­ ben, wird nun auf die Fig. 14 und 15A bis 15C Bezug genom­ men. Bei diesem Ausführungsbeispiel wird eine erste Bauteil­ einheit 2A mit einer zweiten Bauteileinheit 4 verbunden. Die zweite Bauteileinheit 4 hat dieselbe Konfiguration wie beim ersten Ausführungsbeispiel. Andererseits wird die erste Bau­ teileinheit 2A dadurch hergestellt, dass die erste Bauteil­ schicht 20 auf dem Halbleitersubstrat 11 mit anderer Struk­ tur als beim ersten Ausführungsbeispiel hergestellt wird. Dieselben Komponenten wie beim ersten Ausführungsbeispiel werden mit denselben Bezugszeichen benannt, und die zugehö­ rige Beschreibung wird weggelassen.
Fig. 14 ist ein Flussdiagramm zum Veranschaulichen eines Verfahrens zum Herstellen einer Bauteilschicht gemäß einem zweiten Ausführungsbeispiel, und die Fig. 15A bis 15C sind Schnittansichten zum Veranschaulichen jedes Schritts des Herstellverfahrens gemäß Fig. 14. Als Erstes wird die erste Bauteileinheit 2A mit Schritten S10 bis S16 wie beim ersten Ausführungsbeispiel hergestellt. Genauer gesagt, wird die poröse Schicht 12 auf der Oberfläche des Halbleitersubstrats 11 hergestellt (S10), und dann wird darauf die Halbleiter­ schicht 13 hergestellt (S11). Auf dieser Halbleiterschicht 13 wird die erste Bauteilschicht 20 hergestellt (S12). Je­ doch werden die Schritte S14 bis S21 beim ersten Ausfüh­ rungsbeispiel nicht ausgeführt, gemäß denen das Trägerober­ flächensubstrat 16 mit der ersten Bauteilschicht 20 und der­ gleichen verbunden wird. Vielmehr wird auf der Oberfläche der ersten Bauteilschicht 20 ein Lötmittel-Kontakthöcker hergestellt (S13). So wird die erste Bauteileinheit 2A er­ halten, bei der das Halbleitersubstrat 11 die erste Bauteil­ schicht 20 bedeckt.
Anschließend wird die zweite Bauteileinheit 4 gemäß den Schritten S22 bis S38 beim ersten Ausführungsbeispiel herge­ stellt.
Wie es in Fig. 15A dargestellt ist, werden die ersten Bau­ teileinheit 2A und die zweite Bauteileinheit 4 so aneinander befestigt, dass die erste Bauteilschicht 20 und die zweite Bauteilschicht 40 einander zugewandt sind (S50). Der Kleber 39 zum Befestigen der Bauteileinheiten 2A und 4 besteht z. B. aus Epoxidharz. So wird eine Struktur erhalten, bei der die Bauteilschichten 20 und 40 auf das Halbleitersub­ strat 11 aufgestapelt sind.
Wie es in Fig. 15B dargestellt ist, wird die erste Bauteil­ schicht 20 gemeinsam mit der zweiten Bauteilschicht 40 und dem Trägeroberflächensubstrat 36 vom Halbleitersubstrat 11 abgezogen (S52). Wie beim ersten Ausführungsbeispiel können zum Abziehen drei Verfahren verwendet werden. Eines besteht im Ausüben einer externen Kraft auf das Trägeroberflächen­ substrat 36 und das Halbleitersubstrat 11 in der die beiden trennenden Richtung. Das zweite besteht im Schwächen der Festigkeit der porösen Schicht 12 durch Eintauchen des Halb­ leitersubstrats 11 in eine Lösung, wie eine solche von Was­ ser und Alkohol, und durch Einstrahlen von Ultraschall. Das dritte besteht im Schwächen der Festigkeit der porösen Schicht 12 durch Ausüben einer Zentrifugalkraft auf das Halbleitersubstrat 11.
Wie es in Fig. 15C dargestellt ist, wird das hintere Träger­ substrat 17 mit einem Kleber 18 aus z. B. Epoxidharz auf die Rückseite der ersten Bauteilschicht 20 geklebt, nachdem der an der Rückseite der ersten Bauteilschicht 20 anhaftende Rest der porösen Schicht 17 durch Ätzen entfernt wurde (S54). So wird ein Dünnfilm-Bauteil erhalten, bei dem die erste Bauteilschicht 20 und die zweite Bauteilschicht 40 aufeinandergestapelt sind.
Das Trägeroberflächensubstrat 36 und das Halbleitersubstrat 11 entsprechen einem speziellen Beispiel des "Trägersub­ strats" bei der Erfindung. Die erste Bauteileinheit 2A und die zweite Bauteileinheit 4 entsprechen einem speziellen Beispiel der "Bauteileinheit" bei der Erfindung.
Beim oben beschriebenen zweiten Ausführungsbeispiel verfügt die Bauteileinheit 2A über die erste Bauteilschicht 20 und das Halbleitersubstrat 11, wobei die Schicht vom Halbleiter­ substrat 11 abgezogen wird, nachdem die erste Bauteileinheit 2A mit der zweiten Bauteileinheit 4 verbunden wurde. Im Er­ gebnis ist es nicht erforderlich, das Trägeroberflächensub­ strat an die erste Bauteilschicht 20 anzukleben. Im Ver­ gleich mit dem ersten Ausführungsbeispiel werden im Her­ stellprozess weniger Materialien verwendet.
Erste Modifizierung
Nun wird eine erste Modifizierung des zweiten Ausführungs­ beispiels unter Bezugnahme auf Fig. 16 erläutert, die ein Flussdiagramm zum Veranschaulichen einer Modifizierung eines Verfahrens zum Herstellen einer Bauteilschicht gemäß dem zweiten Ausführungsbeispiel ist. Bei der Modifizierung wird die erste Bauteilschicht 20 auf der Oberfläche des Halblei­ tersubstrats 11 ohne eingefügte poröse Schicht 12 herge­ stellt (S12), wenn die erste Bauteileinheit 2A hergestellt wird. Auf der Oberfläche der ersten Bauteilschicht 20 wird wie beim zweiten Ausführungsbeispiel der Lötmittel-Kontakt­ höcker hergestellt (S13), wodurch die erste Bauteileinheit 2A erhalten wird. Die zweite Bauteileinheit 4 wird gemäß den Schritten S22 bis S38 beim zweiten Ausführungsbeispiel her­ gestellt.
Ähnlich wie beim zweiten Ausführungsbeispiel werden die ers­ te Bauteileinheit 2A und die zweite Bauteileinheit 4 so mit­ einander verbunden, dass die erste Bauteilschicht 20 und die zweite Bauteilschicht 40 miteinander verbunden sind (S50). Die erste Bauteileinheit 2A und die zweite Bauteileinheit 4 werden vom Halbleitersubstrat 11 abgezogen, was unterschied­ lich vom zweiten Ausführungsbeispiel ist. So wird ein Dünn­ film-Bauteil mit einer Struktur erhalten, bei der die Bau­ teilschichten 20 und 40 auf das Halbleitersubstrat 11 aufge­ stapelt sind.
Gemäß dieser Modifizierung ist es einfacher, das Bauteil herzustellen, da die erste Bauteilschicht 20 wie bei einem üblichen Verfahren auf der Halbleiterschicht 11 hergestellt wird.
Zweite Modifizierung
Nun wird unter Bezugnahme auf die Fig. 17A und 17B eine zweite Modifizierung des zweiten Ausführungsbeispiels be­ schrieben. Diese Figuren zeigen ein Halbleitersubstrat 11A bzw. ein Trägeroberflächensubstrat 36A gemäß der zweiten Mo­ difizierung. Wie es in Fig. 17A dargestellt ist, wird das Halbleitersubstrat 11A relativ groß hergestellt, so dass auf ihm mehrere erste Bauteilschichten 20 (z. B. 90 Schichten) hergestellt werden können. Wie es in Fig. 17B dargestellt ist, verfügt das Trägeroberflächensubstrat 36A über beinahe dieselbe Größe wie das Halbleitersubstrat 11A, und mit sei­ ner Rückseite können mehrere zweite Bauteilschichten 40 (z. B. 90 Schichten) verbunden werden. Die erste Bauteil­ schicht 20 und die zweite Bauteilschicht 40 weisen dieselbe Fläche auf. Jede Position der ersten Bauteilschicht 20 auf dem Halbleitersubstrat 11A stimmt mit einer jeweiligen Posi­ tion der zweiten Bauteilschicht 40 überein, die mit dem Trä­ geroberflächensubstrat 36A verbunden ist.
Gemäß dieser Modifizierung werden mehrere Stapel aus ersten Bauteilschichten 20 und zweiten Bauteilschichten 40 (z. B. 90 Stapel) hergestellt, wenn das Halbleitersubstrat 11A so mit dem Trägeroberflächensubstrat 36A verbunden wird, dass sie einander überlappen. Die erste Bauteilschicht 20 und die zweite Bauteilschicht 40 werden mittels des nicht darge­ stellten Lötmittel-Kontakthöckers elektrisch miteinander verbunden. Wenn das Halbleitersubstrat 11A und das Träger­ oberflächensubstrat 36A zum Trennen benachbarter Stapel durchgeschnitten werden, werden dadurch mehrere Dünnfilmbau­ teile 1 (z. B. 90 Bauteile) mit jeweils einer ersten Bau­ teilschicht 20 und einer zweiten Bauteilschicht 40 herge­ stellt. Anders gesagt, werden gemäß dieser Modifizierung durch ein einfaches Verfahren viele Dünnfilm-Bauteile 1 her­ gestellt.
Dritte Modifizierung
Unter Bezugnahme auf die Fig. 18A und 18B wird nun eine dritte Modifizierung des zweiten Ausführungsbeispiels be­ schrieben. Die Fig. 18A und 18B zeigen ein Halbleitersub­ strat 11B bzw. ein Trägeroberflächensubstrat 36B. Ähnlich wie bei der zweiten Modifizierung sind auf dem Halbleiter­ substrat 11B mehrere erste Bauteilschichten 20 ausgebildet (siehe Fig. 18A), und mit dem Trägeroberflächensubstrat 36B sind mehrere zweite Bauteilschichten 40A verbunden (siehe Fig. 18B). Während bei der oben genannten zweiten Modifizie­ rung die erste Bauteilschicht 20 und die zweite Bauteil­ schicht 40 jeweils dieselbe Fläche aufweisen, ist bei dieser Modifizierung die zweite Bauteilschicht 40A größer als die erste Bauteilschicht 20. Wenn in diesem Fall die erste Bau­ teilschicht 20 mit der zweiten Bauteilschicht 40A verbunden ist, erstreckt sich der Rand der zweiten Bauteilschicht 40A über den der ersten Bauteilschicht 20 hinaus, wie es in Fig. 19 dargestellt ist. Im Ergebnis ist am Rand der ersten Bau­ teilschicht 20 und am erweiterten Rand der zweiten Bauteil­ schicht 40A ein Drahtbonden möglich, wie durch W in Fig. 19 gekennzeichnet.
Gemäß dieser Modifizierung ist es nicht erforderlich, beim Verbinden der ersten Bauteilschicht 20 mit der zweiten Bau­ teilschicht 40A den Lötmittel-Kontakthöcker zu verwenden. Dadurch ist ein einfacher Verbindungsvorgang möglich. Die erste Bauteilschicht 20 kann, umgekehrt zur Darstellung ge­ mäß den Fig. 18A und 18B, größer als die zweite Bauteil­ schicht 40A hergestellt werden.
[Drittes Ausführungsbeispiel]
Unter Bezugnahme auf die Fig. 20 sowie 22A und 22B wird nun ein drittes Ausführungsbeispiel der Erfindung beschrieben. Bei diesem Ausführungsbeispiel werden die Bauteilschichten auf der Vorder- und der Rückseite einer Halbleiterschicht hergestellt. Fig. 20 ist ein Flussdiagramm zum Veranschauli­ chen dieses Verfahrens zum Herstellen einer Bauteilschicht gemäß dem dritten Ausführungsbeispiel, und die Fig. 21A bis 21D sind Schnittansichten zum Veranschaulichen jedes Schritts des Herstellverfahrens gemäß Fig. 20. Es erfolgt nur eine Beschreibung zu Punkten, die von solchen des ersten und zweiten Ausführungsbeispiels verschieden sind, so dass betreffend die übereinstimmenden Punkte auf die vorige Be­ schreibung Bezug zu nehmen ist.
Wie es in Fig. 21A dargestellt ist, wird die poröse Schicht 12 auf der Oberfläche des Halbleitersubstrats 11 herge­ stellt, die wie beim ersten Ausführungsbeispiel durch Anodi­ sieren ausgebildet wurde (S70). Auf der porösen Schicht 12 wird die Halbleiterschicht 13 durch epitaktisches Wachstum hergestellt (S72). Wie es in Fig. 21B dargestellt ist, wird in der Halbleiterschicht 13 durch Ionenimplantation durch dasselbe Verfahren wie z. B. beim Herstellen eines SIMOX(Se­ paration by Implanted Oxygen)-Wafers eine Isolierschicht 130 aus isolierendem Material ausgebildet (S74). Wie es in Fig. 21C dargestellt ist, wird auf der Halbleiterschicht 13 die erste Bauteilschicht 20 mit derselben Struktur wie beim ers­ ten Ausführungsbeispiel hergestellt (S76). Die Beschreibung der Konfiguration der ersten Bauteilschicht 20 wird wegge­ lassen.
Wie es in Fig. 21D dargestellt ist, wird das Trägeroberflä­ chensubstrat aus z. B. einem wärmebeständigen Kunststoff oder Glas mit dem Kleber 15 aus z. B. Epoxidharz, oder durch Aufschmelzen von Glas, mit der Oberfläche der ersten Bau­ teilschicht 20 verbunden (S78). Als Nächstes wird das Trä­ geroberflächensubstrat 16 gemeinsam mit der ersten Bauteil­ schicht 20 vom Halbleitersubstrat 11 abgezogen (S80). Zum Abziehen können drei Verfahren verwendet werden. Eines be­ steht im Ausüben einer externen Kraft auf das Trägeroberflä­ chensubstrat 16 und das Halbleitersubstrat 11 in der die beiden trennenden Richtung. Das zweite besteht im Schwächen der Festigkeit der porösen Schicht 12 durch Eintauchen des Halbleitersubstrats 11 in eine Lösung, wie eine solche von Wasser und Ethanol, und Einstrahlen von Ultraschall. Das dritte besteht im Schwächen der Festigkeit der porösen Schicht 12 durch Ausüben einer Zentrifugalkraft auf das Halbleitersubstrat 11.
Wie es in Fig. 22A dargestellt ist, wird der Rest der an der Rückseite der Halbleiterschicht 13 anhaftenden porösen Schicht 12 durch Ätzen oder dergleichen entfernt. Wie es in Fig. 22B dargestellt ist, wird auf der Rückseite der Halb­ leiterschicht 13 eine zweite Bauteilschicht 40 mit derselben Struktur wie beim ersten Ausführungsbeispiel hergestellt (S82). So wird ein Dünnfilm-Bauteil 1 hergestellt, bei dem die erste Bauteilschicht 20 und die zweite Bauteilschicht 40 an der Rückseite des Halbleitersubstrats 11 ausgebildet sind.
Die Halbleiterschicht 13 entspricht einem speziellen Bei­ spiel der "Halbleiterschicht" bei der Erfindung, und die in­ nere Isolierschicht 130 entspricht einem speziellen Beispiel der "inneren Isolierschicht" bei der Erfindung. Außerdem entsprechen die erste Bauteilschicht 20 und die zweite Bau­ teilschicht 40 speziellen Beispielen der "ersten Bauteil­ schicht" bzw. der "zweiten Bauteilschicht" bei der Erfin­ dung.
Gemäß diesem Ausführungsbeispiel verfügt die Halbleiter­ schicht 13 über die Bauteilschicht 20 an ihrer Vorderseite und die Bauteilschicht 40 an ihrer Rückseite. Im Ergebnis ist es einfach, ein Dünnfilm-Bauteil mit Mehrschichtstruktur herzustellen. Die Bauteilschichten 20 und 40 sind durch die innerhalb der Halbleiterschicht 13 vorhandene interne Iso­ lierschicht 130 elektrisch gegeneinander isoliert.
[Viertes Ausführungsbeispiel]
Nun wird unter Bezugnahme auf die Fig. 23A bis 23D bis 27A und 27B ein viertes Ausführungsbeispiel der Erfindung be­ schrieben. Beim Dünnfilm-Bauteil gemäß diesem vierten Aus­ führungsbeispiel sind eine Fotodiode und eine Laserdiode in­ tegriert.
Die Fig. 23A bis 23D sind Schnittansichten zum Veranschauli­ chen jedes Schritts eines Herstellverfahrens für eine Foto­ diode 50. Wie es in Fig. 23A dargestellt ist, wird als Halb­ leitersubstrat 51 z. B. ein einkristallines p+-Siliciumsub­ strat mit einem spezifischen Widerstand von ungefähr 0,01 Ω.cm verwendet. Auf der Vorderseite des Halbleitersub­ strats 51 wird durch Anodisieren wie beim ersten Ausfüh­ rungsbeispiel eine poröse Schicht 52 hergestellt. Anschlie­ ßend erfolgt Tempern in Wasserstoff für z. B. 30 Minuten bei einer Temperatur von 1100°C, um dadurch Löcher in der Ober­ fläche der porösen Schicht 52 auszufüllen. Dann wird bei einer Temperatur von 1070°C unter Verwendung eines Gases wie SiH4 (Silan) einkristallines Silizium epitaktisch auf die poröse Schicht 52 aufgewachsen, wodurch eine Halbleiter­ schicht 53 mit einer Dicke von z. B. 10 µm ausgebildet wird. Wie es in Fig. 23B dargestellt ist, wird durch Implantieren eines n-Fremdstoffs wie Phosphor (P) in die Halbleiter­ schicht 53 ein n-Gebiet 53a ausgebildet. Ein p-Gebiet 53b wird durch Implantieren eines p-Fremdstoffs wie Bor (B) in die Oberfläche der Halbleiterschicht 53 durch ein vorbe­ stimmtes Muster hindurch (nicht dargestellt) ausgebildet.
Auf dem p-Gebiet 53b wird eine Schutzschicht 54 aus transpa­ rentem Epoxidharz hergestellt, und darauf wird eine Elektro­ denschicht 55 aus Metall mit vorbestimmtem Muster herge­ stellt. Die Elektrodenschicht 55 steht durch ein Kontaktloch in der Schutzschicht 54 in Kontakt mit der Oberfläche des p- Gebiets 53b. Wie es in Fig. 23C dargestellt ist, wird auf der Schutzschicht 54c ein Trägeroberflächensubstrat 57 aus einem Kunststofffilm durch einen Kleber 56 befestigt, dessen Haftvermögen durch Abkühlen auf eine niedrige Temperatur, z. B. bis unter die Raumtemperatur, gesenkt wird. Ein spe­ zielles Beispiel für einen derartigen Kleber ist der tempe­ raturempfindliche, von Landec Corporation, USA entwickelte Kleber Intelimer (Handelsbezeichnung Nitta Corporation) vom Abkühltyp.
Wie es in Fig. 23D dargestellt ist, werden das Trägerober­ flächensubstrat 57 und das Halbleitersubstrat 53 vom Halb­ leitersubstrat 51 abgezogen. Zum Abziehen werden z. B. drei Verfahren, ähnlich wie beim ersten Ausführungsbeispiel, ver­ wendet. Eines besteht im Ausüben einer Zugspannung zwischen dem Trägeroberflächensubstrat 57 und dem Halbleitersubstrat 51. Das zweite besteht in einem Schwächen der Festigkeit der porösen Schicht 52 durch Eintauchen des Halbleitersubstrats 51 in eine Lösung, wie eine solche mit Wasser, und Einstrah­ len von Ultraschall. Das dritte besteht im Schwächen der Festigkeit der porösen Schicht 52 durch Ausüben einer Zen­ trifugalkraft auf das Halbleitersubstrat 51. Der an der Rückseite der Halbleiterschicht 53 anhaftende Rest der porö­ sen Schicht 52 wird durch Ätzen mit einem wässrigen Lösungs­ gemisch von Fluorwasserstoffsäure, Salpetersäure und Essig­ säure entfernt.
Wie es in Fig. 24A dargestellt ist, wird auf der gesamten Rückseite der Halbleiterschicht 53 eine Rückseitenelektrode 58, die als Wärmeabstrahlungsplatte aus Metall dient, durch z. B. Abscheiden hergestellt. Am Trägeroberflächensubstrat 57 wird durch einen Kleber 60 mit Haftvermögen bei Raumtem­ peratur, z. B. Epoxidharz, ein hinteres Trägersubstrat 59 in Form eines Kunststofffilms befestigt. Das Trägeroberflä­ chensubstrat 57 wird auf eine Temperatur von z. B. 5°C abge­ kühlt, um das Haftvermögen des Klebers 60 zu senken, und es wird von der Halbleiterschicht 53 abgezogen. Auf der Ober­ fläche der Elektrodenschicht 55 wird ein Lötmittel-Kontakt­ höcker 61 hergestellt. So wird eine erste Bauteileinheit 5 hergestellt, bei der das hintere Trägersubstrat 59 die Foto­ diode 50 trägt.
Die Fig. 25A bis 25E sowie 26A bis 26E sind Schnittansichten zum Beschreiben jedes Schritts eines Verfahrens zum Herstel­ len einer Laserdiode 80. Es wird ein Halbleitersubstrat 71 aus n-Indiumphosphid (InP) mit implantiertem Schwefel (S) oder Zinn (Sn) verwendet. Auf der Oberfläche des Halbleiter­ substrats 71 wird eine poröse Schicht 72 durch Anodisieren, wie beim ersten Ausführungsbeispiel, hergestellt. Wie es in Fig. 25A dargestellt ist, wird auf die poröse Schicht 72 ei­ ne Halbleiterschicht 73 aus n-InP epitaktisch aufgewachsen. Wie es in Fig. 25B dargestellt ist, wird auf die Halbleiter­ schicht 73 eine aktive Schicht 71 aus p-InGaAsP epitaktisch aufgewachsen. Auf einem vorbestimmten Teil der aktiven Schicht 81 wird eine Maske 82 aus SiO2 hergestellt. Wie es in Fig. 25C dargestellt ist, werden die aktive Schicht 81 und die Halbleiterschicht 73 unter Verwendung der Maske 82 durch RIE (reaktives Ionenätzen) geätzt.
Nach dem Entfernen der Maske 82 werden, wie es in Fig. 25D dargestellt ist, eine einen p-Fremdstoff enthaltende InP- Schicht (nachfolgend als p-Schicht bezeichnet) 86 und eine einen n-Fremdstoff enthaltende InP-Schicht (nachfolgend als n-Schicht bezeichnet) 87 epitaktisch in dieser Reihenfolge auf das Halbleitersubstrat 73 aufgewachsen. Auf der n- Schicht 87 wird eine einen p-Fremdstoff enthaltende p- Schicht 83 aus InP hergestellt. Auf der p-Schicht 83 wird eine Deckschicht 84 aus einen p-Fremdstoff enthaltendem InGaAsP angeordnet, worauf eine Elektrodenschicht 85 aus Me­ tall hergestellt wird.
Wie es in Fig. 25E dargestellt ist, wird auf der p-Schicht 83 ein erster Reflektor 88 hergestellt. Dieser Reflektor 88 wird dadurch ausgebildet, dass sechs bis zehn Schichten ei­ nes dielektrischen Dünnfilms, z. B. aus amorphem Silicium, SiN4 und MgO (Magnesiumoxid), aufgestapelt werden. Diese di­ elektrischen Filme werden durch Abscheidung hergestellt. Wie es in Fig. 26A dargestellt ist, wird ein Trägeroberflächen­ substrat 76 in Form eines Kunststofffilms mit einem Kleber 75, dessen Haftvermögen durch Abkühlen auf die Raumtempera­ tur und diese gesenkt wird, an die Oberflächen des ersten Reflektors 88 und der Elektrodenschicht 85 geklebt.
Wie es in Fig. 26B dargestellt ist, werden das Trägerober­ flächensubstrat 76 und das Halbleitersubstrat 73 vom Halb­ leitersubstrat 71 abgezogen. Das Verfahren zum Abziehen ist dasselbe wie das für die Fotodiode 50 in Fig. 23D. Nach dem Abziehen wird der an der Rückseite der Halbleiterschicht 73 anhaftende Rest der porösen Schicht 72 durch Ätzen mit einem wässrigen Lösungsgemisch aus Fluorwasserstoffsäure, Salpe­ tersäure und Essigsäure entfernt. Wie es in Fig. 28C darge­ stellt ist, wird auf der Rückseite des Halbleitersubstrats 73 eine Elektrodenschicht 89 aus Metall mit vorbestimmtem Muster hergestellt. Wie es in Fig. 26D dargestellt ist, wird das Halbleitersubstrat 73 unter Verwendung der Elektroden­ schicht 89 als Maske von seiner Rückseite her geätzt, und in einem durch den Ätzprozess ausgebildeten Loch 73a wird ein zweiter Reflektor 90 hergestellt.
Dieser zweite Reflektor 90 wird dadurch hergestellt, dass z. B. sechs bis zehn Schichten dielektrischer Dünnfilme, wie aus amorphem Silicium SiO oder MgO, aufgestapelt werden. Je­ der dielektrische Dünnfilm wird durch Abscheiden herge­ stellt. Der zweite Reflektor 90 ist ein Licht emittierender Spiegel, wie später beschrieben, und sein Reflexionsvermögen ist kleiner als das des ersten Reflektors 88.
Wie es in Fig. 26E dargestellt ist, wird an der Rückseite der Halbleiterschicht 73 ein hinteres Trägersubstrat 77 in Form eines Kunststofffilms so befestigt, dass es den zweiten Reflektor 90 und die Elektrodenschicht 89 bedeckt. Das Haft­ vermögen eines Klebers 78 zum Befestigen der Halbleiter­ schicht 73 am hinteren Trägersubstrat 77 wird beim Abkühlen desselben auf die Raumtemperatur und darunter gesenkt. Das Trägeroberflächensubstrat 76 wird dann durch Abkühlen des­ selben auf eine Temperatur von z. B. 5°C, wobei das Haftver­ mögen des Klebers 75 verringert ist, von der Halbleiter­ schicht 73 getrennt. So wird die Laserdiode 80 ausgebildet, und es wird die zweite Bauteileinheit 8 ausgebildet, bei der das hintere Trägersubstrat 77 die Laserdiode 80 trägt. Die Laserdiode 80 mit dieser Struktur wird als Oberflächen emit­ tierende Laserdiode bezeichnet, die Licht rechtwinklig zum Reflektor emittiert.
Die Fotodiode 50 und die Laserdiode 80 entsprechen einem speziellen Beispiel der "Bauteilschicht" bei der Erfindung, und die hinteren Trägersubstrate 59 und 77 entsprechen einem speziellen Beispiel des "Trägersubstrats" bei der Erfindung. Ferner entspricht die Laserdiode 80 einem speziellen Bei­ spiel der "Licht emittierenden Bauteilschicht" bei der Er­ findung und die Fotodiode 50 entspricht einem speziellen Beispiel der "Fotodetektor-Bauteilschicht" bei der Erfin­ dung.
Die Fig. 27A und 27B sind Schnittansichten zum Beschreiben eines Schritts zum Verbinden der ersten Bauteileinheit 5 und der zweiten Bauteileinheit 8, die auf die oben beschriebene Weise hergestellt wurden. Wie es in Fig. 27A dargestellt ist, werden die erste Bauteileinheit 5 und die zweite Bau­ teileinheit 8 so aneinander befestigt, dass die Fotodiode 50 und die Laserdiode 80 einander zugewandt sind. Dabei ist auch der Lötmittel-Kontakthöcker 61 auf der Elektroden­ schicht 55 der Fotodiode 50 der Elektrodenschicht 85 der La­ serdiode 80 zugewandt. Ein Kleber 79 (siehe Fig. 27B) zum Befestigen der ersten Bauteileinheit 5 an der zweiten Bau­ teileinheit 8 besteht z. B. aus Epoxidharz.
Das Trägeroberflächensubstrat 78 wird unter Verringerung des Haftvermögens 77 zwischen ihm und der Laserdiode durch Ab­ kühlen unter die Raumtemperatur von der Laserdiode 80 abge­ zogen. Durch diesen Schritt werden die Laserdiode 80 und die Fotodiode 50 aufeinandergestapelt, und es wird ein Dünnfilm- Bauteil 9 erhalten, das vom hinteren Trägersubstrat 59 ge­ tragen wird. Die Fläche der Laserdiode 80 ist kleiner als diejenige der Fotodiode 50, um zu vermeiden, dass die Laser­ diode alles auf die Fotodiode 50 fallende Licht ausblendet, und sie ist zu einer Seite der Oberfläche der Fotodiode 50 hin positioniert.
Unter Bezugnahme auf Fig. 27B wird nun die Wirkung des auf die oben beschriebene Weise hergestellten Dünnfilm-Bauteils 9 beschrieben. Wenn mittels der Elektrodenschichten 89 und 85 ein Strom durch die Laserdiode 80 geschickt wird, wird das in der aktiven Schicht 81 erzeugte Licht durch den ers­ ten Reflektor 88 und den zweiten Reflektor 90 wiederholt re­ flektiert, und es wird als Laserschwingung bezeichnete Lichtresonanz erzeugt. Das durch Laserschwingung verstärkte Licht wird durch den zweiten Reflektor 90 emittiert, wie es durch das Bezugszeichen L1 in Fig. 27B gekennzeichnet ist.
Innerhalb der Fotodiode 50 wird über die Elektrodenschicht 55 der negativen Elektrode und die positive Elektrode 58 ei­ ne Sperrspannung an die p-Schicht 53b und die n-Schicht 53a angelegt. Wenn durch die transparente Schutzschicht 54 Licht einfällt, wie durch das Bezugszeichen L2 in Fig. 27B gekenn­ zeichnet, fließt wegen des fotovoltaischen Effekts in der Übergangsfläche zwischen der p-Schicht 53b und der n-Schicht 53a ein Strom, der das Ausgangssignal bildet.
Beim Dünnfilm-Bauteil dieses Ausführungsbeispiels sind die Laserdiode 80 und die Fotodiode 50 integral ausgebildet. Im Ergebnis kann die Fotodiode 50 von der Laserdiode 80 emit­ tiertes Licht, das durch ein Objekt reflektiert und zurück­ geliefert wurde, erfassen. Demgemäß kann das Dünnfilm-Bau­ teil als Sensor z. B. zum Erfassen des Vorhandenseins oder Fehlens eines Objekts verwendet werden.
Die Fotodiode 50 und die Laserdiode 80 sind elektrisch in Reihe geschaltet, wobei der Lötmittel-Kontakthöcker 61 ein­ gebettet ist. Im Ergebnis kann Energie, wie sie sowohl für die Fotodiode 50 als auch die Laserdiode 80 erforderlich ist, zugeführt werden, wenn die Elektrodenschicht 58 der Fo­ todiode 50 und die Elektrodenschicht 89 der Laserdiode 80 mit dem Potential einer externen Spannungsversorgung bzw. Massepotential verbunden sind.
Obwohl die Erfindung durch verschiedene Ausführungsbeispiele und Modifizierungen derselben beschrieben wurde, ist sie nicht hierauf beschränkt, sondern kann noch anders reali­ siert und modifiziert werden. Z. B. können das vordere und hintere Trägersubstrat bei den oben beschriebenen Ausfüh­ rungsbeispielen aus EVA (Ethylenvinylacetat) bestehen, das bei hoher Temperatur Haftvermögen zeigt. In diesem Fall ist für den Verbindungsvorgang durch das vordere und hintere Trägersubstrat kein Kleber erforderlich.
Beim ersten bis dritten Ausführungsbeispiel erfolgte eine Beschreibung dahingehend, dass die Bauteilschichten 20 und 40 einen CMOS-Transistor bilden. Jedoch können die Bauteil­ schichten 20 und 40 aktive Bauteile wie Transistoren, außer CMOS- und Diodenbauteilen, passive Bauteile wie Widerstände und Kondensatoren sowie fotoelektrische Wandlerelemente wie Fotodioden und Laserdioden bilden. Es besteht Anwendbarkeit auch bei CPUs, DRAMs oder dergleichen.
Beim ersten bis dritten Ausführungsbeispiel wird die Halb­ leiterschicht 13 epitaktisch auf das Halbleitersubstrat 11 aus Silicium aufgewachsen, wodurch die poröse Schicht 12 eingebettet wird. Jedoch kann das Halbleitersubstrat 11 aus Germanium (Ge) bestehen, und die Halbleiterschicht 13 wird heteroepitaktisch darauf aufgewachsen. Außerdem kann ein Ma­ terial mit geringer Fehlanpassung zur Gitterkonstante von Silicium heteroepitaktisch auf das Halbleitersubstrat 11 aus Silicium aufgewachsen werden. Z. B. können auf das Halblei­ tersubstrat 11 aus Silicium SiGe (Siliciumgermanium), Ge, GaAs (Galliumarsenid) oder dergleichen in der genannten Rei­ henfolge heteroepitaktisch aufgewachsen werden.
Bei den oben angegebenen Ausführungsbeispielen bestehen das vordere und das hintere Trägersubstrat aus einer Kunststoff­ platte oder dergleichen. Statt einer Kunststoffplatte kann Metall, einschließlich Metallfasern, porösem Material oder dergleichen, Keramik, einschließlich Keramikfasern, poröser Keramik oder dergleichen, oder andere Fasern wie Papier, Hanf, Baumwolle verwendet werden.
Bei den oben angegebenen Ausführungsbeispielen wird, wie z. B. gemäß den Fig. 5A und 5B, die Bauteilschicht auf dem Halbleitersubstrat hergestellt, und das Halbleitersubstrat wird von der porösen Schicht abgezogen, nachdem das Träger­ oberflächensubstrat an der Bauteilschicht angebracht wurde. Jedoch kann, nachdem das Trägeroberflächensubstrat am Halb­ leitersubstrat angebracht und dann das letztere von der po­ rösen Schicht abgezogen wurde, die Bauteilschicht auf der porösen Schicht hergestellt werden, die auf der Seite des Trägeroberflächensubstrats verblieb. In diesem Fall wird als Kleber zum Befestigen des Trägeroberflächensubstrats am Halbleitersubstrat ein Material mit hervorragender Wärmebe­ ständigkeit und einem linearen Expansionskoeffizienten, der ungefähr dem von Silicium entspricht, verwendet. Die Bau­ teilschicht wird unter der Wärmebeständigkeitstemperatur des Klebers hergestellt.
Wie oben beschrieben, wird gemäß dem erfindungsgemäßen Ver­ fahren zum Herstellen eines Dünnfilm-Bauteils dieses durch Kombinieren mehrerer Bauteileinheiten hergestellt. Im Ergeb­ nis besteht für das Verfahren zum Herstellen der Bauteil­ schicht keine Beschränkung, abweichend vom Fall, in dem meh­ rere Bauteilschichten der Reihe nach aufgestapelt werden. Dies ermöglicht es, ein Verfahren zum Herstellen einer Bau­ teilschicht innerhalb kurzer Zeit zu wählen. Im Ergebnis ist der Durchsatz beim Herstellprozess für die Schicht des Dünn­ film-Bauteils erhöht. Da das Trägersubstrat die Bauteil­ schicht trägt, ist es möglich, dünne Bauteilschichten von z. B. 1 µm Dicke zu kompensieren.
Bei einem erfindungsgemäßen Verfahren zum Herstellen eines Dünnfilm-Bauteils wird eine Halbleiterschicht mit Bauteil­ schichten auf ihrer Vorder- und Rückseite hergestellt. Dies ermöglicht einfaches Herstellen des Dünnfilm-Bauteils mit mehreren Bauteilschichten.
Beim erfindungsgemäßen Dünnfilm-Bauteil erfasst die Fotode­ tektorschicht Licht, das von der Schicht des Licht emittie­ renden Bauteils emittiert wird und durch ein Objekt reflek­ tiert und zurückgestrahlt wird. Im Ergebnis kann ein einzel­ nes Bauteil das Durchlaufen eines Objekts erkennen, was im Allgemeinen durch zwei unabhängige Bauteile ausgeführt wird.

Claims (30)

1. Verfahren zum Herstellen eines Dünnfilm-Bauteils mit mehreren Bauteilschichten, mit den folgenden Schritten:
  • - Herstellen mehrerer Bauteileinheiten (2, 4), mit jeweils einem Trägersubstrat (17, 36), das eine Bauteilschicht (20, 40) trägt; und
  • - Kombinieren der mehreren Bauteileinheiten, um so das Dünn­ film-Bauteil herzustellen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass von den mehreren Bauteileinheiten zwei Bauteileinheiten (2, 4) so aneinander befestigt werden, dass ihre jeweilige Bau­ teilschichten (20, 40) einander zugewandt sind.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass beim Verbinden der zwei Bauteileinheiten (2, 4) ein leiten­ des Element (19a, 19b, 19c) zwischen den zwei Bauteilschich­ ten (20, 40) eingebettet wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass das leitende Element Lötmittel-Kontakthöcker (19a, 19b, 19c) sind.
5. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, dass mindestens eine der Bauteil­ schichten (20, 40) ein aktives oder ein passives Bauteil bildet.
6. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, dass mindestens eine der Bauteil­ schichten ein Licht emittierendes Bauteil (80) bildet.
7. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, dass mindestens eine der Bauteil­ schichten einen Licht empfangenden Fotodetektor (50) bildet.
8. Verfahren nach einem der vorstehenden Ansprüche, ge­ kennzeichnet durch die folgenden Schritte:
  • - Abziehen eines der Trägersubstrate (17, 36) von zumindest bereits aufgestapelten zwei Bauteileinheiten (2, 4); und
  • - Verbinden einer anderen Bauteileinheit der mehreren Bau­ teileinheiten in solcher Weise, dass die Bauteilschichten im abgezogenen Gebiet des Trägersubstrats einander zugewandt sind.
9. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, dass der Schritt des Herstellens der Bauteileinheit (2, 4) den Schritt des Herstellens der Bau­ teilschicht (20, 40) auf der Oberfläche eines Halbleitersub­ strats (11) aufweist.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Halbleitersubstrat (11) im Schritt des Herstellens der Bauteileinheit (2, 4) als Trägersubstrat verwendet wird.
11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass an der Bauteilschicht (20, 40) ein anderes klebendes Sub­ strat als das Halbleitersubstrat befestigt wird und das kle­ bende Substrat als Trägersubstrat verwendet wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass ein Kleber verwendet wird, dessen Haftvermögen sich ab­ hängig von der Temperatur ändert.
13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass der Schritt des Herstellens der Bauteileinheit (2, 4) die folgenden Schritte umfasst:
  • - Herstellen einer porösen Schicht in der Nähe der Oberflä­ che des Halbleitersubstrats (11) auf einer Seite, um die Bauteilschicht (20, 40) herzustellen;
  • - Herstellen der Bauteilschicht auf der Oberfläche der porö­ sen Schicht; und
  • - Abtrennen des klebenden Substrats und der Bauteilschicht vom Halbleitersubstrat, nachdem das klebende Substrat an der Bauteilschicht befestigt wurde.
14. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Bauteilschicht (20, 40) auf dem Halbleitersubstrat ohne dazwischen liegende poröse Schicht hergestellt wird und im Schritt des Herstellens der Bauteileinheit dieselbe durch die Bauteilschicht und das Halbleitersubstrat gebildet wird.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die Bauteileinheit (2, 4), bei der das Halbleitersub­ strat die Bauteilschicht (20, 40) trägt, an der anderen Bau­ teileinheit befestigt wird, bei der die andere Bauteil­ schicht im Schritt des Verbindens an einem anderen klebenden Substrat als dem Halbleitersubstrat befestigt wird.
16. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Halbleitersubstrat (11) aus Silicium (Si) oder Germanium (Ge) hergestellt wird.
17. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Bauteilschicht (20, 40) durch epitaktisches oder hetero­ epitaktisches Wachstum auf dem Halbleitersubstrat (11) her­ gestellt wird.
18. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass im Schritt des Verbindens der Bauteileinheit zwei Bauteil­ einheiten (2, 4) unter Verwendung eines Klebers aneinander befestigt werden.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass ein Kleber aus isolierendem Material verwendet wird.
20. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass ein Trägersubstrat mit Durchgangslöchern verwendet wird, die ein Flussmittel zum Lösen des Klebers hindurchtre­ ten lassen.
21. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass der Kleber in einen vorgegebenen Raum auf der der Bau­ teilschicht zugewandten Seite des Trägersubstrats einge­ bracht wird.
22. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass mehrere Bauteilschichten auf einem Trägersubstrat aufge­ bracht werden.
23. Verfahren zum Herstellen eines Dünnfilm-Bauteils mit mehreren Bauteilschichten, mit den folgenden Schritten:
  • - Herstellen einer internen Isolierschicht (130) aus einem isolierenden Material in einer Halbleiterschicht (13) mit einem Paar Oberflächen;
  • - Herstellen einer ersten Bauteilschicht (20) auf einer Sei­ te der Halbleiterschicht und
  • - Herstellen einer zweiten Bauteilschicht (40) auf der ande­ ren Seite der Halbleiterschicht.
24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass im Schritt des Herstellens der internen Isolierschicht (130) Ionen in die Halbleiterschicht (13) implantiert wer­ den.
25. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass die Halbleiterschicht (13) auf einem eine poröse Schicht einbettenden Halbleitersubstrat hergestellt wird.
26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, dass die poröse Schicht durch Anodisieren auf dem Halblei­ tersubstrat hergestellt wird.
27. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass die Halbleiterschicht durch epitaktisches Wachstum auf dem Halbleitersubstrat hergestellt wird.
28. Dünnfilm-Bauteil mit mehreren Bauteilschichten (20, 40), das eine Licht emittierende Bauteilschicht (80) und eine Licht empfangende Fotodetektorschicht (50) aufweist.
29. Dünnfilm-Bauteil nach Anspruch 28, dadurch gekennzeich­ net, dass die Licht emittierende Bauteilschicht (50) unter Verwendung eines Klebers an der Fotodetektorschicht (80) be­ festigt wird.
30. Dünnfilm-Bauteil nach Anspruch 29, dadurch gekennzeich­ net, dass die Licht emittierende Bauteilschicht (50) so her­ gestellt wird, dass sie Licht im Wesentlichen rechtwinklig zu einer Oberfläche emittiert.
DE10047963A 1999-09-28 2000-09-27 Dünnfilm-Bauteil und Verfahren zu dessen Herstellung Withdrawn DE10047963A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27406299A JP2001102523A (ja) 1999-09-28 1999-09-28 薄膜デバイスおよびその製造方法

Publications (1)

Publication Number Publication Date
DE10047963A1 true DE10047963A1 (de) 2001-03-29

Family

ID=17536447

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10047963A Withdrawn DE10047963A1 (de) 1999-09-28 2000-09-27 Dünnfilm-Bauteil und Verfahren zu dessen Herstellung

Country Status (5)

Country Link
US (1) US6503778B1 (de)
JP (1) JP2001102523A (de)
KR (1) KR20010039935A (de)
DE (1) DE10047963A1 (de)
TW (1) TW492067B (de)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1261023A2 (de) * 2001-05-21 2002-11-27 Hewlett-Packard Company Speichersystem mit atomarer Auflösung
EP1260481A2 (de) * 2001-05-21 2002-11-27 Hewlett-Packard Company Speichersystem mit atomischer Auslösung
DE10143764A1 (de) * 2001-09-06 2003-03-27 Infineon Technologies Ag Verfahren zum Anbringen von Speicherchips an einer Trägerplatine
DE10156465C1 (de) * 2001-11-16 2003-07-10 Infineon Technologies Ag Waferanordnung und Verfahren zur Herstellung einer Bondverbindung
WO2003085725A2 (en) * 2002-04-01 2003-10-16 Intel Corporation In package power supplies for integrated circuits
DE10223719C1 (de) * 2002-05-28 2003-11-27 Infineon Technologies Ag Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
DE10227605A1 (de) * 2002-06-20 2004-01-15 Infineon Technologies Ag Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
EP1434262A2 (de) * 2002-12-26 2004-06-30 Semiconductor Energy Laboratory Co., Ltd. Halbleiteranordnung hergestellt durch Transfertechnik
WO2004061953A2 (en) * 2002-12-31 2004-07-22 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure incorporating a processing handle member
DE10303643B3 (de) * 2003-01-30 2004-09-09 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von Substratkontakten bei SOI-Schaltungsstrukturen
US7064055B2 (en) 2002-12-31 2006-06-20 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure having a seamless bonding interface
EP1686623A1 (de) * 2003-10-30 2006-08-02 Japan Science and Technology Agency Halbleiterbauelement und prozess zu seiner herstellung
EP1755164A3 (de) * 2005-08-18 2007-09-12 Stmicroelectronics SA Methode zur Monatege passiver und aktiver Komponenten und entsprechender integrierter Schaltkreis
DE102011113642A1 (de) * 2011-09-16 2013-03-21 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes unter Verwendung eines Hilfsträgers
EP1434264A3 (de) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Halbleiteranordnung und Herstellungsverfahren unter Verwendung der Transfertechnik
EP4105981A1 (de) * 2021-06-17 2022-12-21 INTEL Corporation Schichtübertragung auf nichthalbleiterstützstrukturen
US11690211B2 (en) 2019-10-29 2023-06-27 Intel Corporation Thin film transistor based memory cells on both sides of a layer of logic devices
US11756886B2 (en) 2020-12-08 2023-09-12 Intel Corporation Hybrid manufacturing of microeletronic assemblies with first and second integrated circuit structures
US11817442B2 (en) 2020-12-08 2023-11-14 Intel Corporation Hybrid manufacturing for integrated circuit devices and assemblies

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7052941B2 (en) * 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
US6624011B1 (en) * 2000-08-14 2003-09-23 Matrix Semiconductor, Inc. Thermal processing for three dimensional circuits
JP3822043B2 (ja) * 2000-09-25 2006-09-13 太陽誘電株式会社 チップ部品組立体の製造方法
JP4574833B2 (ja) * 2000-11-10 2010-11-04 浜松ホトニクス株式会社 半導体光検出器の作製方法
JP3967108B2 (ja) * 2001-10-26 2007-08-29 富士通株式会社 半導体装置およびその製造方法
KR100442105B1 (ko) * 2001-12-03 2004-07-27 삼성전자주식회사 소이형 기판 형성 방법
US6616854B2 (en) * 2001-12-17 2003-09-09 Motorola, Inc. Method of bonding and transferring a material to form a semiconductor device
JP4186502B2 (ja) * 2002-04-22 2008-11-26 ソニー株式会社 薄膜デバイスの製造方法、薄膜デバイスおよび表示装置
DE10218613A1 (de) * 2002-04-25 2003-12-04 Wet Automotive Systems Ag Vorrichtung zur Detektion mechanischer Kräfte
US20040040504A1 (en) 2002-08-01 2004-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing apparatus
US20060249753A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4213478B2 (ja) * 2003-01-14 2009-01-21 株式会社ルネサステクノロジ 半導体装置の製造方法
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP3981026B2 (ja) * 2003-01-30 2007-09-26 株式会社東芝 多層配線層を有する半導体装置およびその製造方法
JP4574118B2 (ja) * 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4526771B2 (ja) * 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2004099473A1 (en) * 2003-05-06 2004-11-18 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
JP4651924B2 (ja) * 2003-09-18 2011-03-16 シャープ株式会社 薄膜半導体装置および薄膜半導体装置の製造方法
JP4996463B2 (ja) * 2004-06-30 2012-08-08 クリー インコーポレイテッド 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス
JP2006041135A (ja) * 2004-07-26 2006-02-09 Sumitomo Bakelite Co Ltd 電子デバイスおよびその製造方法
JP4175650B2 (ja) * 2004-08-26 2008-11-05 シャープ株式会社 半導体装置の製造方法
US20060099733A1 (en) * 2004-11-09 2006-05-11 Geefay Frank S Semiconductor package and fabrication method
US7829400B2 (en) * 2005-01-12 2010-11-09 Sharp Kabushiki Kaisha Semiconductor device fabrication method and semiconductor device
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
JP2007266044A (ja) * 2006-03-27 2007-10-11 New Japan Radio Co Ltd 半導体装置の製造方法
JP5449706B2 (ja) * 2008-06-16 2014-03-19 芝浦メカトロニクス株式会社 Ｓｏｉ基板の製造方法及び製造装置
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010232367A (ja) * 2009-03-26 2010-10-14 Nitta Ind Corp 薄膜層の転写方法および薄膜層転写用粘着テープ
JP5409084B2 (ja) 2009-04-06 2014-02-05 キヤノン株式会社 半導体装置の製造方法
WO2010116694A2 (en) * 2009-04-06 2010-10-14 Canon Kabushiki Kaisha Method of manufacturing semiconductor device
US20100283053A1 (en) * 2009-05-11 2010-11-11 Sandisk 3D Llc Nonvolatile memory array comprising silicon-based diodes fabricated at low temperature
US9947688B2 (en) * 2011-06-22 2018-04-17 Psemi Corporation Integrated circuits with components on both sides of a selected substrate and methods of fabrication
KR20130008299A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 반도체 장치
US9496255B2 (en) 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
US8946052B2 (en) * 2012-09-26 2015-02-03 Sandia Corporation Processes for multi-layer devices utilizing layer transfer
CN104716060A (zh) * 2015-03-16 2015-06-17 中国航天科技集团公司第九研究院第七七一研究所 一种tsv多层芯片键合方法
US9466729B1 (en) 2015-05-08 2016-10-11 Qualcomm Incorporated Etch stop region based fabrication of bonded semiconductor structures
FR3051971B1 (fr) * 2016-05-30 2019-12-13 Soitec Procede de fabrication d'une structure semi-conductrice comprenant un interposeur
FR3068510B1 (fr) 2017-07-03 2019-08-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'une interface destinee a assembler temporairement un support microelectronique et une poignee de manipulation, et interface d'assemblage temporaire

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960012649B1 (en) * 1987-04-22 1996-09-23 Hitachi Ltd Wafer scale or full wafer memory system, package, method thereof and wafer processing method employed therein
US5489554A (en) * 1992-07-21 1996-02-06 Hughes Aircraft Company Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer
US5495397A (en) * 1993-04-27 1996-02-27 International Business Machines Corporation Three dimensional package and architecture for high performance computer
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US6083773A (en) * 1997-09-16 2000-07-04 Micron Technology, Inc. Methods of forming flip chip bumps and related flip chip bump constructions
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6027999A (en) * 1998-09-10 2000-02-22 Chartered Semiconductor Manufacturing, Ltd. Pad definition to achieve highly reflective plate without affecting bondability
US6287940B1 (en) * 1999-08-02 2001-09-11 Honeywell International Inc. Dual wafer attachment process

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1260481A3 (de) * 2001-05-21 2003-12-03 Hewlett-Packard Company Speichersystem mit atomischer Auslösung
EP1260481A2 (de) * 2001-05-21 2002-11-27 Hewlett-Packard Company Speichersystem mit atomischer Auslösung
EP1261023A2 (de) * 2001-05-21 2002-11-27 Hewlett-Packard Company Speichersystem mit atomarer Auflösung
EP1261023A3 (de) * 2001-05-21 2003-12-03 Hewlett-Packard Company Speichersystem mit atomarer Auflösung
DE10143764A1 (de) * 2001-09-06 2003-03-27 Infineon Technologies Ag Verfahren zum Anbringen von Speicherchips an einer Trägerplatine
DE10156465C1 (de) * 2001-11-16 2003-07-10 Infineon Technologies Ag Waferanordnung und Verfahren zur Herstellung einer Bondverbindung
WO2003085725A3 (en) * 2002-04-01 2004-09-10 Intel Corp In package power supplies for integrated circuits
US7823279B2 (en) 2002-04-01 2010-11-02 Intel Corporation Method for using an in package power supply to supply power to an integrated circuit and to a component
WO2003085725A2 (en) * 2002-04-01 2003-10-16 Intel Corporation In package power supplies for integrated circuits
DE10223719C1 (de) * 2002-05-28 2003-11-27 Infineon Technologies Ag Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
DE10227605A1 (de) * 2002-06-20 2004-01-15 Infineon Technologies Ag Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
EP1434262A2 (de) * 2002-12-26 2004-06-30 Semiconductor Energy Laboratory Co., Ltd. Halbleiteranordnung hergestellt durch Transfertechnik
US7564139B2 (en) 2002-12-26 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7303942B2 (en) 2002-12-26 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP1434262A3 (de) * 2002-12-26 2006-09-20 Semiconductor Energy Laboratory Co., Ltd. Halbleiteranordnung hergestellt durch Transfertechnik
EP1434264A3 (de) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Halbleiteranordnung und Herstellungsverfahren unter Verwendung der Transfertechnik
WO2004061953A2 (en) * 2002-12-31 2004-07-22 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure incorporating a processing handle member
US7067909B2 (en) 2002-12-31 2006-06-27 Massachusetts Institute Of Technology Multi-layer integrated semiconductor structure having an electrical shielding portion
US7064055B2 (en) 2002-12-31 2006-06-20 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure having a seamless bonding interface
WO2004061953A3 (en) * 2002-12-31 2005-06-23 Massachusetts Inst Technology Method of forming a multi-layer semiconductor structure incorporating a processing handle member
US7307003B2 (en) 2002-12-31 2007-12-11 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure incorporating a processing handle member
DE10303643B3 (de) * 2003-01-30 2004-09-09 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von Substratkontakten bei SOI-Schaltungsstrukturen
EP1686623A4 (de) * 2003-10-30 2007-07-11 Japan Science & Tech Agency Halbleiterbauelement und prozess zu seiner herstellung
US9887147B2 (en) 2003-10-30 2018-02-06 Lapis Semiconductor Co., Ltd. Semiconductor device and process for fabricating the same
US7944058B2 (en) 2003-10-30 2011-05-17 Oki Semiconductor Co., Ltd. Semiconductor device and process for fabricating the same
US11127657B2 (en) 2003-10-30 2021-09-21 Lapis Semiconductor Co., Ltd. Semiconductor device and process for fabricating the same
US10559521B2 (en) 2003-10-30 2020-02-11 Lapis Semiconductor Co., Ltd. Semiconductor device and process for fabricating the same
US8664666B2 (en) 2003-10-30 2014-03-04 Oki Semiconductor Co., Ltd. Semiconductor device and process for fabricating the same
US9093431B2 (en) 2003-10-30 2015-07-28 Lapis Semiconductor Co., Ltd. Semiconductor device and process for fabricating the same
EP1686623A1 (de) * 2003-10-30 2006-08-02 Japan Science and Technology Agency Halbleiterbauelement und prozess zu seiner herstellung
US9559041B2 (en) 2003-10-30 2017-01-31 Lapis Semiconductor Co., Ltd. Semiconductor device and process for fabricating the same
US10199310B2 (en) 2003-10-30 2019-02-05 Lapis Semiconductor Co., Ltd. Semiconductor device and process for fabricating the same
EP1755164A3 (de) * 2005-08-18 2007-09-12 Stmicroelectronics SA Methode zur Monatege passiver und aktiver Komponenten und entsprechender integrierter Schaltkreis
DE102011113642B4 (de) * 2011-09-16 2013-06-06 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes unter Verwendung eines Hilfsträgers
DE102011113642A1 (de) * 2011-09-16 2013-03-21 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes unter Verwendung eines Hilfsträgers
US11690211B2 (en) 2019-10-29 2023-06-27 Intel Corporation Thin film transistor based memory cells on both sides of a layer of logic devices
US11756886B2 (en) 2020-12-08 2023-09-12 Intel Corporation Hybrid manufacturing of microeletronic assemblies with first and second integrated circuit structures
US11817442B2 (en) 2020-12-08 2023-11-14 Intel Corporation Hybrid manufacturing for integrated circuit devices and assemblies
EP4105981A1 (de) * 2021-06-17 2022-12-21 INTEL Corporation Schichtübertragung auf nichthalbleiterstützstrukturen

Also Published As

Publication number Publication date
TW492067B (en) 2002-06-21
JP2001102523A (ja) 2001-04-13
US6503778B1 (en) 2003-01-07
KR20010039935A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
DE10047963A1 (de) Dünnfilm-Bauteil und Verfahren zu dessen Herstellung
DE4136827C2 (de) Solarzelle mit einer Bypassdiode
EP0868751B1 (de) Optoelektronisches sensor-bauelement
DE69728022T2 (de) Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
DE4301940A1 (de)
DE10045249A1 (de) Photovoltaisches Bauelement und Verfahren zum Herstellen des Bauelements
DE3826721A1 (de) Festkoerper-solarzelle mit nebenschluss-diodensystem
DE112014001192B4 (de) Verfahren zur Herstellung photoaktiver Bauelemente mit aktiven Schichten mit kleiner Bandlücke, gestaltet für verbesserten Wirkungsgrad
WO2014048988A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements
DE4133820A1 (de) Verfahren zur herstellung von halbleiterelementen
WO2006027225A1 (de) Solarzellenanordnung sowie verfahren zum verschalten eines solarzellenstrings
DE112018003116T5 (de) Halbleiterbauelementherstellungsverfahren und struktur mit befestigtem wafer
DE1764565C3 (de) Strahlungsempfindliches Halbleiterbauelement
DE19752193A1 (de) Photodetektor
WO2006066690A1 (de) Bauelement mit halbleiterübergang und verfahren zur herstellung
DE102011075352A1 (de) Verfahren zum Rückseitenkontaktieren einer Silizium-Solarzelle und Silizium-Solarzelle mit einer solchen Rückseitenkontaktierung
DE3425908A1 (de) Halbleiterbildsensoreinrichtung und herstellungsverfahren dafuer
DE3637817C2 (de)
DE2432544C3 (de) Als Halbleiterschaltung ausgebildetes Bauelement mit einem dielektrischen Träger sowie Verfahren zu seiner Herstellung
DE19838439C1 (de) Dünnfilmphotodiode und Verfahren zur Herstellung
DE3002740A1 (de) Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation
EP1561245A2 (de) Monolithisch integrierte vertikale pin-fotodiode in bicmos-technologie
EP0544983B1 (de) Dünne Solarzelle und Verfahren zu ihrer Herstellung
DE3814615A1 (de) Halbleitervorrichtung
WO2017093327A1 (de) Verfahren zur herstellung einer mehrzahl von bauelementen und bauelement

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee