CN104716060A - 一种tsv多层芯片键合方法 - Google Patents
一种tsv多层芯片键合方法 Download PDFInfo
- Publication number
- CN104716060A CN104716060A CN201510114945.0A CN201510114945A CN104716060A CN 104716060 A CN104716060 A CN 104716060A CN 201510114945 A CN201510114945 A CN 201510114945A CN 104716060 A CN104716060 A CN 104716060A
- Authority
- CN
- China
- Prior art keywords
- bonding
- chip
- tsv
- wafer
- forms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
本发明一种TSV多层芯片键合方法包括,一,将具备TSV及正面图形的第一晶圆的正面与支撑片进行临时键合,形成第一晶圆键合体;二,然后对其进行背面减薄,露出硅通孔,形成背面键合凸点;三,再对该键合体划片,正面保留支撑片,形成第一芯片;四,对具备正面键合凸点的第二晶圆进行划片形成第二芯片;五,将第一芯片与第二芯片进行凸点键合,去除支撑片形成二层键合体;六,将重复1-3形成的芯片依次按步骤5进行凸点键合,实现多层芯片的依次键合叠加,得到TSV多层芯片。或将重复1-3形成的多个芯片,两两分别进行凸点键合后形成两侧均有支撑片的双层键合体;将芯片和/或去除了一侧支撑片的双层键合体,键合后得到TSV多层芯片。
Description
技术领域
本发明涉及半导体制造领域,具体为一种TSV多层芯片键合方法。
背景技术
在半导体三维集成技术中,为了满足器件的要求,需要将硅片减薄到一定的厚度来实现通过硅片的通道(TSV,Through Silicon Via)的上下互连。在带有TSV的薄晶圆制备过程中,首先要通过临时键合工艺将支撑片和完成TSV正面制备工艺的晶圆键合在一起;接着对晶圆的背面进行减薄和抛光,直至达到预定的厚度;然后完成晶圆的背面制备工艺,并去除支撑片将晶圆划成单颗芯片;最后将芯片间进行凸点键合。然而,由于带TSV芯片非常薄,且通孔中填充物局部应力较大,会导致在键合高温高压过程中芯片发生应力损伤,出现微裂纹,甚至裂片。
发明内容
针对现有技术中存在的问题,本发明提供一种能够保证硅片完整,带支撑片芯片进行芯片键合的TSV多层芯片键合方法。
本发明是通过以下技术方案来实现:
本发明一种TSV多层芯片键合方法,包括如下步骤,
步骤1,通过临时键合胶将具备TSV及正面图形的第一晶圆的正面与支撑片进行临时键合,形成第一晶圆键合体;
步骤2,对第一晶圆键合体进行背面减薄,露出硅通孔,并完成背面工艺,形成背面键合凸点;
步骤3,对形成有背面键合凸点的第一晶圆键合体划片,正面保留支撑片,形成第一芯片;
步骤4,具备正面键合凸点的第二晶圆进行划片形成第二芯片;
步骤5,将第一芯片背面与第二芯片正面进行凸点键合,去除第一芯片上的支撑片,形成二层键合体;
步骤6,将重复步骤1-3形成的芯片依次按步骤5进行凸点键合,实现多层芯片的依次键合叠加,去除支撑片后,得到TSV多层芯片。
本发明一种TSV多层芯片键合方法,包括如下步骤,
步骤1,通过临时键合胶将具备TSV及正面图形的第一晶圆的正面与支撑片进行临时键合,形成第一晶圆键合体;
步骤2,对第一晶圆键合体进行背面减薄,露出硅通孔,并完成背面工艺,形成背面键合凸点;
步骤3,对形成有背面键合凸点的第一晶圆键合体划片,正面保留支撑片,形成第一芯片;
步骤4,将重复步骤1-3形成多个芯片,两两芯片分别进行凸点键合后形成两侧均有支撑片的双层键合体;
步骤5,将多个芯片和/或多个去除了一侧支撑片的双层键合体,两两进行凸点键合后形成两侧均有支撑片的对应层数的键合体;
步骤6,重复步骤5,将所有待键合的芯片和键合体全部键合叠加后,去除两侧的支撑片,得到TSV多层芯片。
优选的,支撑片采用硅片或玻璃片。
优选的,临时键合胶采用高温解键合临时键合胶或UV解键合临时键合胶。
与现有技术相比,本发明具有以下有益的技术效果:
本发明通过在芯片键合的过程中,通过将带有支撑片的芯片进行逐层的叠加或是多个键合体的逐个叠加,始终保证了TSV芯片与支撑片为一体,键合机械手高温高压直接作用在支撑片上,避免了其对芯片的损伤和破坏,防止了在键合过程中芯片出现裂纹,规避了出现裂片的风险。
进一步的,通过采用硅片或玻璃片做支撑片,保证了其强度和耐高温特性,能对芯片形成良好保护,并且利于进行临时键合;通过不同临时键合胶的选用,能够方便快速的进行对应的键合和解键合,简单高效。
附图说明
图1为本发明实例1中所述的TSV两层芯片键合方法流程图。
图2为本发明实例2中所述的TSV四层芯片键合方法流程图。
图3为本发明实例中TSV第一晶圆形成正面图形及凸点示意图。
图4是TSV第一晶圆与支撑片临时键合示意图。
图5是TSV第一晶圆背面形成图形及凸点示意图。
图6是TSV第一晶圆与支撑片一起进行划成第一芯片示意图。
图7是晶圆正面做好图形及凸点,划成单个的第二芯片后示意图。
图8是TSV芯片与带凸点芯片形成二层键合体后示意图。
图9是TSV芯片与TSV芯片形成二层键合体后示意图。
图10是TSV芯片形成四层键合后示意图。
图中:1为硅层,2为TSV孔,3为正面凸点,4为临时键合胶,5为支撑片,6为背面凸点,7为键合点。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明,所述是对本发明的解释而不是限定。
实例1
本发明提供一种TSV多层芯片键合方法,本优选实例以二层芯片和芯片键合方法为例进行说明,如图1所示,该方法包括:在第一晶圆正面做好图形及凸点,将正面与支撑片进行临时键合;在第一晶圆的背面上形成图形及键合凸点;切割第一晶圆获得第一芯片,第一芯片正面具备支撑片,背面具备键合凸点;将表面具备凸点的第二晶圆进行划片,形成第二芯片;将第一芯片的背面凸点与第二芯片的正面凸点进行键合,去除第一芯片正面支撑片,得到TSV芯片与带凸点芯片形成二层键合体。
具体的,包括如下步骤,
步骤1,如图3所示,第一晶圆形成正面图形及凸点;如图4所示,在第一晶圆正面涂覆临时键合胶;支撑片采用硅片或玻璃片,在其表面涂覆临时键合胶;将涂覆临时键合胶的两面进行键合;
步骤2,如图5所示,对键合后的第一晶圆的背面进行减薄,露出硅通孔,并在第一晶圆背面形成图形及键合凸点;
步骤3,如图6所示,将第一晶圆与支撑片一起进行划成第一芯片;
步骤4,如图7所示,将另一片晶圆正面做好图形及凸点,划成单个的第二芯片;
步骤5,如图8所示,将第一芯片背面凸点与另一片芯片进行键合,去除临时键合胶,形成二层键合体。
重复上述步骤能够得到更多层的TSV芯片。
实例2
本发明提供一种TSV多层芯片键合方法,本优选实例以四层芯片和芯片键合方法,如图2所示,该方法包括:在第一、二或三、四晶圆正面做好图形及凸点,将正面与支撑片进行临时键合;在第一、二或三、四晶圆的背面上形成图形及键合凸点;切割第一、二或三、四晶圆获得第一、二或三、四芯片,第一、二或三、四芯片正面具备支撑片,背面具备键合凸点;将第一芯片背面与第二芯片背面或第三芯片背面与第四芯片背面进行键合;仅去除第二芯片或第三芯片背面支撑片;将二层键合体进行键合,形成四层芯片和芯片键合体,去除支撑片。
具体的,包括如下步骤,
步骤1,参考实例1中第一芯片制作方法,形成第一、二、三、四层芯片,如图3、4、5和6所示;其中,在形成临时键合步骤中,第一、四晶圆采用高温解键合临时键合胶,第二、三晶圆采用UV解键合临时键合胶;
步骤2,如图9所示,将第一芯片与第二芯片进行键合,采用UV解键合去除第二芯片表面支撑片;同样,将第三芯片与第四芯片进行键合,采用UV解键合去除第三芯片表面支撑片;
步骤3,如图10所示,将两个两层芯片键合体进行键合,采用高温解键合去除支撑片,形成四层键合体。
重复上述步骤能够得到更多层的TSV芯片。
还可以将实例1和实例2中的方法进行结合,实现芯片键合体与芯片的键合,芯片键合体之间键合,以及芯片之间键合的交错穿插形成TSV多层芯片。
Claims (4)
1.一种TSV多层芯片键合方法,其特征在于,包括如下步骤,
步骤1,通过临时键合胶将具备TSV及正面图形的第一晶圆的正面与支撑片进行临时键合,形成第一晶圆键合体;
步骤2,对第一晶圆键合体进行背面减薄,露出硅通孔,并完成背面工艺,形成背面键合凸点;
步骤3,对形成有背面键合凸点的第一晶圆键合体划片,正面保留支撑片,形成第一芯片;
步骤4,具备正面键合凸点的第二晶圆进行划片形成第二芯片;
步骤5,将第一芯片背面与第二芯片正面进行凸点键合,去除第一芯片上的支撑片,形成二层键合体;
步骤6,将重复步骤1-3形成的芯片依次按步骤5进行凸点键合,实现多层芯片的依次键合叠加,去除支撑片后,得到TSV多层芯片。
2.一种TSV多层芯片键合方法,其特征在于,包括如下步骤,
步骤1,通过临时键合胶将具备TSV及正面图形的第一晶圆的正面与支撑片进行临时键合,形成第一晶圆键合体;
步骤2,对第一晶圆键合体进行背面减薄,露出硅通孔,并完成背面工艺,形成背面键合凸点;
步骤3,对形成有背面键合凸点的第一晶圆键合体划片,正面保留支撑片,形成第一芯片;
步骤4,将重复步骤1-3形成多个芯片,两两芯片分别进行凸点键合后形成两侧均有支撑片的双层键合体;
步骤5,将多个芯片和/或多个去除了一侧支撑片的双层键合体,两两进行凸点键合后形成两侧均有支撑片的对应层数的键合体;
步骤6,重复步骤5,将所有待键合的芯片和键合体全部键合叠加后,去除两侧的支撑片,得到TSV多层芯片。
3.根据权利要求1或2所述的一种TSV多层芯片键合方法,其特征在于,所述的支撑片采用硅片或玻璃片。
4.根据权利要求1或2所述的一种TSV多层芯片键合方法,其特征在于,所述的临时键合胶采用高温解键合临时键合胶或UV解键合临时键合胶。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510114945.0A CN104716060A (zh) | 2015-03-16 | 2015-03-16 | 一种tsv多层芯片键合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510114945.0A CN104716060A (zh) | 2015-03-16 | 2015-03-16 | 一种tsv多层芯片键合方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104716060A true CN104716060A (zh) | 2015-06-17 |
Family
ID=53415262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510114945.0A Pending CN104716060A (zh) | 2015-03-16 | 2015-03-16 | 一种tsv多层芯片键合方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104716060A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111584449A (zh) * | 2020-05-20 | 2020-08-25 | 上海先方半导体有限公司 | 芯片封装结构及制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6503778B1 (en) * | 1999-09-28 | 2003-01-07 | Sony Corporation | Thin film device and method of manufacturing the same |
CN101542701A (zh) * | 2008-06-05 | 2009-09-23 | 香港应用科技研究院有限公司 | 基于硅通孔的三维晶圆叠层的键合方法 |
CN102569269A (zh) * | 2010-09-09 | 2012-07-11 | 海力士半导体有限公司 | 半导体芯片、包括其的堆叠芯片半导体封装及其制造方法 |
US20120248579A1 (en) * | 2011-04-04 | 2012-10-04 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
US8518741B1 (en) * | 2012-11-07 | 2013-08-27 | International Business Machines Corporation | Wafer-to-wafer process for manufacturing a stacked structure |
CN103794522A (zh) * | 2014-01-24 | 2014-05-14 | 清华大学 | 晶圆-晶圆、芯片-晶圆和芯片-芯片键合方法 |
-
2015
- 2015-03-16 CN CN201510114945.0A patent/CN104716060A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6503778B1 (en) * | 1999-09-28 | 2003-01-07 | Sony Corporation | Thin film device and method of manufacturing the same |
CN101542701A (zh) * | 2008-06-05 | 2009-09-23 | 香港应用科技研究院有限公司 | 基于硅通孔的三维晶圆叠层的键合方法 |
CN102569269A (zh) * | 2010-09-09 | 2012-07-11 | 海力士半导体有限公司 | 半导体芯片、包括其的堆叠芯片半导体封装及其制造方法 |
US20120248579A1 (en) * | 2011-04-04 | 2012-10-04 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
US8518741B1 (en) * | 2012-11-07 | 2013-08-27 | International Business Machines Corporation | Wafer-to-wafer process for manufacturing a stacked structure |
CN103794522A (zh) * | 2014-01-24 | 2014-05-14 | 清华大学 | 晶圆-晶圆、芯片-晶圆和芯片-芯片键合方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111584449A (zh) * | 2020-05-20 | 2020-08-25 | 上海先方半导体有限公司 | 芯片封装结构及制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9006004B2 (en) | Probing chips during package formation | |
CN107731668B (zh) | 3d nand混合键合工艺中补偿晶圆应力的方法 | |
TW200737285A (en) | Method for forming a 3D interconnect and resulting structure | |
WO2010116694A3 (en) | Method of manufacturing semiconductor device | |
CN104485288B (zh) | 一种超薄玻璃转接板的制作方法 | |
JP5657499B2 (ja) | 半導体装置及びその製造方法、並びに半導体装置の管理システム | |
US8198172B2 (en) | Methods of forming integrated circuits using donor and acceptor substrates | |
CN103117250A (zh) | 用于载具剥离的方法 | |
CN104064509A (zh) | 晶圆暂时键合及分离的方法 | |
CN103021888B (zh) | 用于制造包括高可靠性晶粒底填充的集成电路系统的方法 | |
JP2009158764A (ja) | 積層型半導体装置、半導体基板及び積層型半導体装置の製造方法。 | |
DE102020120098A1 (de) | Integrierte schaltungspackung und verfahren | |
CN106024756A (zh) | 一种3d集成电路结构及其制造方法 | |
JP2015508234A (ja) | 電子デバイスの三次元実装のための方法 | |
CN105070682B (zh) | 一种高效制备硅转接板的方法 | |
CN104716060A (zh) | 一种tsv多层芯片键合方法 | |
CN104009014B (zh) | 集成无源器件晶圆级封装三维堆叠结构及制作方法 | |
CN103187350B (zh) | 带有通孔电镀铜凸点的硅圆片减薄夹具及减薄工艺方法 | |
CN114450785A (zh) | 一种多芯片堆叠封装及制作方法 | |
CN103066093B (zh) | 一种用深槽隔离制造影像传感器的方法及影像传感器结构 | |
CN111524820B (zh) | 晶圆双面铅锡合金凸块形成工艺 | |
US20240047416A1 (en) | Chip-to-wafer stacking method | |
JP2015233049A (ja) | 積層デバイスの製造方法 | |
JP6349121B2 (ja) | 積層デバイスの製造方法 | |
CN110648963A (zh) | 一种硅通孔互连结构的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150617 |
|
RJ01 | Rejection of invention patent application after publication |