CN103794522A - 晶圆-晶圆、芯片-晶圆和芯片-芯片键合方法 - Google Patents

晶圆-晶圆、芯片-晶圆和芯片-芯片键合方法 Download PDF

Info

Publication number
CN103794522A
CN103794522A CN201410034813.2A CN201410034813A CN103794522A CN 103794522 A CN103794522 A CN 103794522A CN 201410034813 A CN201410034813 A CN 201410034813A CN 103794522 A CN103794522 A CN 103794522A
Authority
CN
China
Prior art keywords
wafer
bonding
chip
salient point
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410034813.2A
Other languages
English (en)
Other versions
CN103794522B (zh
Inventor
蔡坚
魏体伟
王谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201410034813.2A priority Critical patent/CN103794522B/zh
Priority claimed from CN201410034813.2A external-priority patent/CN103794522B/zh
Publication of CN103794522A publication Critical patent/CN103794522A/zh
Application granted granted Critical
Publication of CN103794522B publication Critical patent/CN103794522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种晶圆-晶圆、芯片-晶圆和芯片-芯片键合方法。一种晶圆-晶圆键合方法，该方法包括：在支撑片的一个表面上形成支撑凸点，将第一晶圆的正面与所述支撑片的具有支撑凸点的表面进行键合；在所述第一晶圆的背面上形成键合凸点，其中所述第一晶圆的背面上形成的键合凸点的位置与所述支撑片的表面上形成的支撑凸点的位置相对应；以及将所述第一晶圆的背面上的键合凸点与第二晶圆的键合凸点进行键合。通过本发明的这些方法能够解决晶圆级键合、芯片级键合过程中因临时键合胶软化造成的晶圆、芯片拱起、翘曲等现象。

Description

晶圆-晶圆、芯片-晶圆和芯片-芯片键合方法
技术领域
本发明属于半导体制造领域，尤其涉及晶圆-晶圆、芯片-晶圆和芯片-芯片键合方法。
背景技术
在半导体三维集成技术中，为了满足器件的要求，需要将硅片减薄到一定的厚度来实现硅通孔（TSV）的上下互连。在带有TSV的薄晶圆制备过程中，首先要通过临时键合工艺将支撑片和完成TSV和正面制备工艺的晶圆键合在一起；接着对晶圆的背面进行减薄和抛光，直至达到预定的厚度；然后完成晶圆的背面制备工艺。然而，当带有承载片的超薄晶圆与下一级晶圆进行凸点键合的时候，临时键合胶由于键合温度过高会出现软化，并且在凸点键合过程中，需要对减薄晶圆施加一定的压力，这种压力会对薄晶圆的凸点键合位置产生很大的挤压。由于临时键合胶的软化和支撑强度下降，当减薄晶圆的厚度难以维持这种挤压力时，会在已减薄晶圆的凸点位置处产生向上拱起，这严重影响了晶圆器件的性能。
图9示出了现有技术中晶圆-晶圆键合时晶圆翘曲现象的剖面图。参照图9，在支撑片1的表面上涂敷临时键合胶3，然后将支撑片1与第一晶圆4进行临时键合。对第一晶圆4进行背面减薄和抛光直至达到预定厚度后，在第一晶圆4上形成键合凸点8，并完成第一晶圆4的背面制备工艺。将第一晶圆4与带有硅通孔7的另一晶圆9进行凸点键合，第一晶圆4因键合压力而拱起和翘曲。类似地，对于芯片级键合同样存在着上述问题。
发明内容
本发明提供一种晶圆-晶圆、芯片-晶圆和芯片-芯片键合方法，这些方法能够克服现有技术中的上述缺陷。
本发明提供一种晶圆-晶圆键合方法，该方法包括：在支撑片的一个表面上形成支撑凸点，将第一晶圆的正面与所述支撑片的具有支撑凸点的表面进行键合；在所述第一晶圆的背面上形成键合凸点，其中所述第一晶圆的背面上形成的键合凸点的位置与所述支撑片的表面上形成的支撑凸点的位置相对应；以及将所述第一晶圆的背面上的键合凸点与第二晶圆的键合凸点进行键合。
优选地，本发明还提供一种芯片-晶圆键合方法，该方法包括：在支撑片的一个表面上形成支撑凸点，将第一晶圆的正面与所述支撑片的具有支撑凸点的表面进行键合；在所述第一晶圆的背面上形成键合凸点，其中所述第一晶圆的背面上形成的键合凸点的位置与所述支撑片的表面上形成的支撑凸点的位置相对应；切割所述第一晶圆获得第一芯片，所述第一芯片正面具有支撑片，背面具有键合凸点；以及将所述第一芯片的背面上的键合凸点与第二晶圆的键合凸点进行键合。
优选地，本发明还提供一种芯片-芯片键合方法，该方法包括：在支撑片的一个表面上形成支撑凸点，将第一晶圆的正面与所述支撑片的具有支撑凸点的表面进行键合；在所述第一晶圆的背面上形成键合凸点，其中所述第一晶圆的背面上形成的键合凸点的位置与所述支撑片的表面上形成的支撑凸点的位置相对应；切割所述第一晶圆获得第一芯片，所述第一芯片正面具有支撑片，背面具有键合凸点；以及将所述第一芯片的背面上的键合凸点与第二芯片的键合凸点进行键合。
优选地，通过临时键合胶将所述支撑片与所述第一晶圆进行键合。
优选地，通过临时键合胶将所述支撑片与所述第一晶圆进行键合包括：在所述第一晶圆的正面上涂覆所述临时键合胶；将所述第一晶圆的正面与所述支撑片通过所述临时键合胶进行键合。
优选地，通过临时键合胶将所述支撑片与所述第一晶圆进行键合包括：在所述支撑片的形成有支撑凸点的一面上涂覆所述临时键合胶；将所述第一晶圆的正面与所述支撑片通过所述临时键合胶进行键合。
优选地，所述临时键合胶的厚度与所述支撑片上的支撑凸点的厚度相同。
优选地，所述第一晶圆具有硅通孔和至少一个功能电路。
优选地，本发明的晶圆-晶圆键合方法及晶圆-芯片键合方法，还包括在所述第一晶圆的背面上形成键合凸点之前，对所述第一晶圆的背面进行减薄，直至露出所述硅通孔并得到所需厚度的第一晶圆为止。
优选地，所述第一芯片和第二芯片具有至少一个功能电路。
优选地，将所述支撑片与所述第一晶圆进行键合的温度低于所述临时键合胶的软化温度。
通过采用上述技术方案，由于在支撑片上形成其位置与晶圆或芯片的上的键合凸点位置相对应的支撑凸点，所以在进行晶圆级或芯片级键合时，能够增强被键合晶圆或芯片凸点位置处的支撑强度，有效地解决了现有技术中晶圆级键合、芯片级键合过程中由于临时键合胶软化造成的晶圆、芯片拱起、翘曲等现象。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1示出了根据本发明实施方式的晶圆-晶圆键合方法流程图；
图2示出了根据本发明实施方式的芯片-晶圆键合方法流程图；
图3示出了根据本发明实施方式的芯片-芯片键合方法流程图；以及
图4-8示出了根据本发明实施方式的示例性的晶圆-晶圆键合的流程剖面图；
图9示出了现有技术中晶圆-晶圆键合时晶圆翘曲现象的剖面图。
附图标记说明
1      支撑片                 2      支撑凸点
3      临时键合胶             4      第一晶圆
5、7   硅通孔                 6      正面制备工艺
8、    键合凸点               9      第二晶圆
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是示例，其在此不应限制本发明保护的范围。
如图1所示，根据本发明一种实施方式的晶圆-晶圆键合方法包括以下步骤：
在步骤S11，通过临时键合胶将第一晶圆的正面与支撑片进行键合，其中所述第一晶圆已经完成了硅通孔和正面制备工艺，而且所述支撑片的与所述第一晶圆的正面进行键合的表面上形成有其位置与将在所述第一晶圆的背面上完成的背面制备工艺中的键合凸点的位置相对应的支撑凸点。
在本领域中，正面制备工艺通常指晶圆正面上的器件（即，功能电路）和布线的制备过程。由于本发明的主要目的不在于如何制备晶圆正面上的器件和布线，所以不对此进行详细描述。本领域技术人员可以采用本领域中的任意恰当的制备工艺来形成晶圆正面上的器件和布线。
优选地，该步骤中通过临时键合胶将第一晶圆的正面与支撑片进行键合可以包括：在所述第一晶圆的正面上涂覆所述临时键合胶；将所述第一晶圆的正面与所述支撑片通过所述临时键合胶进行键合。
优选地，该步骤中通过临时键合胶将第一晶圆的正面与支撑片进行键合也可以包括：在所述支撑片的形成有支撑凸点的一面上涂覆所述临时键合胶；将所述第一晶圆的正面与所述支撑片通过所述临时键合胶进行键合。
在步骤S12，对所述第一晶圆的背面进行减薄，直至露出所述硅通孔并得到所需晶圆厚度为止。
在步骤S13，在所述第一晶圆的背面上完成所述背面制备工艺。
在本领域中，背面制备工艺通常指晶圆背面上的器件和布线的制备。由于本发明的主要目的不在于如何制备晶圆背面上的器件和布线，所以不对此进行详细描述。本领域技术人员可以采用本领域中的任意恰当的制备工艺来形成晶圆背面上的器件和布线。
本实施方式中，步骤S12和S13主要用于在第一晶圆的背面上形成键合凸点。可选地，可根据需要进行第一晶圆的背面减薄和/或背面制备工艺，该工艺并不是本发明方法的必须步骤。
在步骤S14，将所述第一晶圆的背面上的键合凸点与第二晶圆的键合凸点进行键合。
在采用图1所示的方法完成晶圆级键合时，支撑片不仅能够用作第一晶圆背面减薄时的支撑、而且还能够用作第一晶圆与第二晶圆之间凸点键合时的支撑，有效地避免了第一晶圆与第二晶圆之间凸点键合时第一晶圆的拱起、翘曲等现象。
下面参照图2来描述根据本发明一种实施方式的芯片-晶圆键合方法，该方法包括：
在步骤S21，在支撑片的一个表面上形成支撑凸点，将第一晶圆的正面与所述支撑片的具有支撑凸点的表面进行键合。所述第一晶圆已经完成了硅通孔和正面制备工艺。
优选地，该步骤中通过临时键合胶将晶圆的正面与支撑片进行键合可以包括：在所述晶圆的正面上涂覆所述临时键合胶；将所述晶圆的正面与所述支撑片通过所述临时键合胶进行键合。
优选地，该步骤中通过临时键合胶将晶圆的正面与支撑片进行键合也可以包括：在所述支撑片的形成有支撑凸点的一面上涂覆所述临时键合胶；将所述晶圆的正面与所述支撑片通过所述临时键合胶进行键合。
在步骤S22，在所述第一晶圆的背面上形成键合凸点，其中所述第一晶圆的背面上形成的键合凸点的位置与所述支撑片的表面上形成的支撑凸点的位置相对应。
优选地，该步骤中在形成键合凸点之前，对所述第一晶圆的背面进行减薄，直至露出所述硅通孔并得到所需晶圆厚度为止。优选地，在所述第一晶圆的背面上完成所述背面制备工艺。
在步骤S23，切割所述第一晶圆获得第一芯片，所述第一芯片正面具有支撑片，背面具有键合凸点。在该步骤中将键合了支撑片的第一晶圆切割成多个第一芯片，每个芯片正面具有带支撑凸点的支撑片，背面具有用于键合其他晶圆的键合凸点。
在步骤S24，将所述第一芯片的背面上的键合凸点与第二晶圆的键合凸点进行键合。
下面参照图3来描述根据本发明一种实施方式的芯片-芯片键合方法，该方法包括：
在步骤S31，在支撑片的一个表面上形成支撑凸点，将第一晶圆的正面与所述支撑片的具有支撑凸点的表面进行键合。所述第一晶圆已经完成了硅通孔和正面制备工艺。
优选地，该步骤中通过临时键合胶将晶圆的正面与支撑片进行键合可以包括：在所述晶圆的正面上涂覆所述临时键合胶；将所述晶圆的正面与所述支撑片通过所述临时键合胶进行键合。
优选地，该步骤中通过临时键合胶将晶圆的正面与支撑片进行键合也可以包括：在所述支撑片的形成有支撑凸点的一面上涂覆所述临时键合胶；将所述晶圆的正面与所述支撑片通过所述临时键合胶进行键合。
在步骤S32，在所述第一晶圆的背面上形成键合凸点，其中所述第一晶圆的背面上形成的键合凸点的位置与所述支撑片的表面上形成的支撑凸点的位置相对应。
优选地，该步骤中在形成键合凸点之前，对所述第一晶圆的背面进行减薄，直至露出所述硅通孔并得到所需晶圆厚度为止。优选地，在所述第一晶圆的背面上完成所述背面制备工艺。
在步骤S33，切割所述第一晶圆获得第一芯片，所述第一芯片正面具有支撑片，背面具有键合凸点。在该步骤中将键合了支撑片的第一晶圆切割成多个第一芯片，每个芯片正面具有带支撑凸点的支撑片，背面具有用于键合其他芯片的键合凸点。
在步骤S34，将所述第一芯片的背面上的键合凸点与第二芯片的键合凸点进行键合。
优选地，在上述图1至图3所示的各晶圆-晶圆键合方法、芯片-晶圆键合方法和芯片-芯片键合方法中，临时键合胶的厚度优选地与所述支撑片上的支撑凸点的厚度相同。但是，临时键合胶的厚度也可以稍微大于支撑片上的支撑凸点的厚度，只要能够实现支撑片上的支撑凸点的支撑功能即可。支撑片上的支撑凸点可以通过电镀、刻蚀或者光刻等方法形成，形成支撑片上的支撑凸点的材料可以是有机高分子材料或者其他光刻胶或金属。支撑片可以由玻璃、硅或其他材料形成。优选地，本发明的方法进一步包括：去除所述支撑片；以及去除所述晶圆上的所述临时键合胶。
下面以晶圆-晶圆键合为例，结合图4-8来示例性描述根据本发明的晶圆-晶圆键合流程。
首先，如图4所示，在支撑片1上制作支撑凸点2。
然后，如图5所示，在支撑片1的表面上涂敷临时键合胶3，该临时键合胶3的厚度与支撑凸点2的厚度相同。
然后，如图6所示，将支撑片1与已完成硅通孔5和正面制备工艺6的第一晶圆4进行临时键合。
然后，如图7所示，对第一晶圆4进行背面减薄和抛光直至达到预定厚度为止，并之后完成第一晶圆4的背面制备工艺。在图7中清楚地示出了，支撑片1上所形成的支撑凸点2的位置与在第一晶圆4的背面上形成的键合凸点8的位置相对应，这样，当在垂直方向上将键合凸点8与另一晶圆上的键合凸点进行键合时，在垂直方向上施加在键合凸点8上的力将被支撑凸点2所支撑，从而避免了第一晶圆4因键合压力所导致的拱起和翘曲。
然后，如图8所示，将第一晶圆4与带有硅通孔7的第二晶圆9进行凸点键合。
以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (10)

1.一种晶圆-晶圆键合方法，该方法包括：
在支撑片的一个表面上形成支撑凸点，将第一晶圆的正面与所述支撑片的具有支撑凸点的表面进行键合；
在所述第一晶圆的背面上形成键合凸点，其中所述第一晶圆的背面上形成的键合凸点的位置与所述支撑片的表面上形成的支撑凸点的位置相对应；
将所述第一晶圆的背面上的键合凸点与第二晶圆的键合凸点进行键合。
2.一种芯片-晶圆键合方法，该方法包括：
在支撑片的一个表面上形成支撑凸点，将第一晶圆的正面与所述支撑片的具有支撑凸点的表面进行键合；
在所述第一晶圆的背面上形成键合凸点，其中所述第一晶圆的背面上形成的键合凸点的位置与所述支撑片的表面上形成的支撑凸点的位置相对应；
切割所述第一晶圆获得第一芯片，所述第一芯片正面具有支撑片，背面具有键合凸点；以及
将所述第一芯片的背面上的键合凸点与第二晶圆的键合凸点进行键合。
3.一种芯片-芯片键合方法，该方法包括：
在支撑片的一个表面上形成支撑凸点，将第一晶圆的正面与所述支撑片的具有支撑凸点的表面进行键合；
在所述第一晶圆的背面上形成键合凸点，其中所述第一晶圆的背面上形成的键合凸点的位置与所述支撑片的表面上形成的支撑凸点的位置相对应；
切割所述第一晶圆获得第一芯片，所述第一芯片正面具有支撑片，背面具有键合凸点；以及
将所述第一芯片的背面上的键合凸点与第二芯片的键合凸点进行键合。
4.根据权利要求1至3中任一项权利要求所述的方法，其中，通过临时键合胶将所述支撑片与所述第一晶圆进行键合。
5.根据权利要求4所述的方法，其中，通过临时键合胶将所述支撑片与所述第一晶圆进行键合包括：
在所述第一晶圆的正面上涂覆所述临时键合胶；
将所述第一晶圆的正面与所述支撑片通过所述临时键合胶进行键合。
6.根据权利要求4所述的方法，其中，通过临时键合胶将所述支撑片与所述第一晶圆进行键合包括：
在所述支撑片的形成有支撑凸点的一面上涂覆所述临时键合胶；
将所述第一晶圆的正面与所述支撑片通过所述临时键合胶进行键合。
7.根据权利要求4所述的方法，其中，所述临时键合胶的厚度与所述支撑片上的支撑凸点的厚度相同。
8.根据权利要求1-3中任一权利要求所述的方法，其中，所述第一晶圆具有硅通孔和至少一个功能电路。
9.根据权利要求8所述的方法，还包括在所述第一晶圆的背面上形成键合凸点之前，对所述第一晶圆的背面进行减薄，直至露出所述硅通孔并得到所需厚度的第一晶圆为止。
10.根据权利要求4所述的方法，其中，将所述支撑片与所述第一晶圆进行键合的温度低于所述临时键合胶的软化温度。
CN201410034813.2A 2014-01-24 晶圆‑晶圆、芯片‑晶圆和芯片‑芯片键合方法 Active CN103794522B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410034813.2A CN103794522B (zh) 2014-01-24 晶圆‑晶圆、芯片‑晶圆和芯片‑芯片键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410034813.2A CN103794522B (zh) 2014-01-24 晶圆‑晶圆、芯片‑晶圆和芯片‑芯片键合方法

Publications (2)

Publication Number Publication Date
CN103794522A true CN103794522A (zh) 2014-05-14
CN103794522B CN103794522B (zh) 2016-11-30

Family

ID=

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716060A (zh) * 2015-03-16 2015-06-17 中国航天科技集团公司第九研究院第七七一研究所 一种tsv多层芯片键合方法
CN105244308A (zh) * 2015-11-16 2016-01-13 华天科技（昆山）电子有限公司 多孔载片临时键合拿持薄晶片的方法
CN105575834A (zh) * 2014-10-10 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种晶圆键合方法
CN105810590A (zh) * 2016-03-18 2016-07-27 中国电子科技集团公司第二十六研究所 声表面波滤波器晶圆键合封装工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202855741U (zh) * 2012-05-18 2013-04-03 上海丽恒光微电子科技有限公司 晶圆与晶圆、晶圆与芯片、芯片与芯片键合的结构
US8518741B1 (en) * 2012-11-07 2013-08-27 International Business Machines Corporation Wafer-to-wafer process for manufacturing a stacked structure
CN103295893A (zh) * 2013-05-29 2013-09-11 华进半导体封装先导技术研发中心有限公司 一种晶圆级微组装工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202855741U (zh) * 2012-05-18 2013-04-03 上海丽恒光微电子科技有限公司 晶圆与晶圆、晶圆与芯片、芯片与芯片键合的结构
US8518741B1 (en) * 2012-11-07 2013-08-27 International Business Machines Corporation Wafer-to-wafer process for manufacturing a stacked structure
CN103295893A (zh) * 2013-05-29 2013-09-11 华进半导体封装先导技术研发中心有限公司 一种晶圆级微组装工艺

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575834A (zh) * 2014-10-10 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种晶圆键合方法
CN104716060A (zh) * 2015-03-16 2015-06-17 中国航天科技集团公司第九研究院第七七一研究所 一种tsv多层芯片键合方法
CN105244308A (zh) * 2015-11-16 2016-01-13 华天科技（昆山）电子有限公司 多孔载片临时键合拿持薄晶片的方法
CN105244308B (zh) * 2015-11-16 2018-08-03 华天科技（昆山）电子有限公司 多孔载片临时键合拿持薄晶片的方法
CN105810590A (zh) * 2016-03-18 2016-07-27 中国电子科技集团公司第二十六研究所 声表面波滤波器晶圆键合封装工艺

Similar Documents

Publication Publication Date Title
KR101500038B1 (ko) 패키징 공정에서 언더필 쏘잉 방법
JP6778335B2 (ja) 異なる厚さのダイのウェハボンディング方法
TWI440100B (zh) 基板接合系統及接合系統設計之修改方法
JP2017505998A5 (zh)
KR102011175B1 (ko) 플립칩 적층을 위한 방법
MY181614A (en) Sic wafer producing method
CN105428331A (zh) 一种基于载体的扇出2.5d/3d封装结构
CN104064509A (zh) 晶圆暂时键合及分离的方法
US8518741B1 (en) Wafer-to-wafer process for manufacturing a stacked structure
CN105244308A (zh) 多孔载片临时键合拿持薄晶片的方法
SG10201805091VA (en) Semiconductor package and method of manufacturing the same
WO2015038367A3 (en) Forming through wafer vias in glass
SG138543A1 (en) Method of producing bonded wafer
CN103390566B (zh) 一种用于三维集成封装技术的圆片级键合方法
CN103811396A (zh) 圆片封装工艺用治具
TW200504823A (en) Method for keeping the precision of photolithography alignment after wafer bonding
CN102812546B (zh) 制造双面装备有芯片的晶片的方法
CN103794522A (zh) 晶圆-晶圆、芯片-晶圆和芯片-芯片键合方法
CN103794523A (zh) 一种晶圆临时键合方法
CN105336581A (zh) 功率半导体器件制作方法及装置
JP2015012009A5 (zh)
CN103794522B (zh) 晶圆‑晶圆、芯片‑晶圆和芯片‑芯片键合方法
CN103441083B (zh) 一种用于三维集成的临时键合方法
TW201721781A (zh) 使用從載體晶圓的受控的去結合的選擇性晶粒轉移
CN104992910A (zh) 一种金属突刺混合键合方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant