TW201721781A - 使用從載體晶圓的受控的去結合的選擇性晶粒轉移 - Google Patents

使用從載體晶圓的受控的去結合的選擇性晶粒轉移 Download PDF

Info

Publication number
TW201721781A
TW201721781A TW105125940A TW105125940A TW201721781A TW 201721781 A TW201721781 A TW 201721781A TW 105125940 A TW105125940 A TW 105125940A TW 105125940 A TW105125940 A TW 105125940A TW 201721781 A TW201721781 A TW 201721781A
Authority
TW
Taiwan
Prior art keywords
die
small
main
wafer
grains
Prior art date
Application number
TW105125940A
Other languages
English (en)
Other versions
TWI721002B (zh
Inventor
布倫南 穆勒
保羅 費雪
全箕玟
磊 姜
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201721781A publication Critical patent/TW201721781A/zh
Application granted granted Critical
Publication of TWI721002B publication Critical patent/TWI721002B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

在此描述使用從載體晶圓的受控的去結合的選擇性晶粒轉移。在一實例中，小晶粒係形成在一晶圓上且被附接至一臨時載體。較大的主晶粒被形成在一主晶圓上。在該主晶粒上於該主晶粒之用以接收一小晶粒之位置處形成高起台面。使用該臨時載體將該小晶粒對準於該主晶粒之上，且使用該臨時載體將該小晶粒施加至該主晶粒，使得該小晶粒之一子集合實體地接觸該各自主晶粒之該高起台面而非為該子集合之該小晶粒則未接觸該主晶粒。該臨時載體與剩餘的該小晶粒從該主晶粒分離。該主晶粒被單一化及封裝。

Description

使用從載體晶圓的受控的去結合的選擇性晶粒轉移
本發明係關於組裝用於封裝之半導體晶粒，且尤其係關於具有被連接在一起之不同尺寸之晶粒之總成。
為了增加速度以及電源效率且減少電子設備之尺寸，積體電路晶粒被製造地越來越小。這些晶粒被更緊密地安裝在一起，使得這些晶粒之間之連接亦被製造地更短。最短之連接係在積體電路封裝中所製造之連接。在某些情況中，晶粒被並列地安裝在封裝基板上且透過該封裝基板或直接地藉由導線而被連接在一起。在其他情況中，一晶粒被安裝在另一晶粒上以用於直接連接而沒有任何居中的導線或封裝基板。此有時候被稱為堆疊晶粒封裝。一晶粒可以使用拾取與放置機或各種其他類型的設備而被安置在另一晶粒之上。該組合可以被封裝成宛如其係具有兩倍高度之單一晶粒。
組合多個晶粒至單一封裝中允許兩個或更多個不同類型之晶粒被安置於單一封裝中。此可以被稱之為晶粒對晶 粒連接之異質整合。作為一實例，晶粒可以使用不同的材料來製成，諸如矽、鍺、III-V族、碳化矽等等。作為另一個實例，晶粒可以使用不同的技術節點來製成，諸如22奈米、14奈米、10奈米等等。這些差異可以被組合且與其他類型之差異組合，使得來自不同程序以及不同製造者之不同類型之晶粒可以被安置在單一的緊密封裝中。
2‧‧‧系統板
4‧‧‧處理器
6‧‧‧通信晶片
9‧‧‧非揮發性記憶體
10‧‧‧大量儲存裝置
11‧‧‧計算裝置
12‧‧‧圖形處理器
14‧‧‧晶片組
16‧‧‧天線
18‧‧‧顯示器
20‧‧‧觸控螢幕控制器
22‧‧‧電池
24‧‧‧功率放大器
26‧‧‧全球定位系統(GPS)裝置
28‧‧‧羅盤
30‧‧‧揚聲器
32‧‧‧相機
102‧‧‧施體晶圓
104‧‧‧小晶粒
105‧‧‧小晶粒
106‧‧‧溝槽
108‧‧‧臨時黏著劑
109‧‧‧弱化
110‧‧‧載體晶圓
114‧‧‧垂直導電柱
116‧‧‧最後層
118‧‧‧台面
120‧‧‧主裝置晶圓
122‧‧‧主晶粒
124‧‧‧導電線或跡線
130‧‧‧導電柱或通孔
130‧‧‧垂直通孔
132‧‧‧導電接觸墊或線
134‧‧‧介電質
202‧‧‧施體晶圓
204‧‧‧島部
205‧‧‧選定的島部
206‧‧‧刻劃溝槽
208‧‧‧黏著劑
209‧‧‧弱化黏著劑
210‧‧‧臨時載體
214‧‧‧垂直導電柱
216‧‧‧最後層
218‧‧‧台面
220‧‧‧主晶圓
222‧‧‧主晶粒
224‧‧‧導電線或跡線
230‧‧‧導電柱或通孔
232‧‧‧導電接觸墊或線
234‧‧‧額外介電質
240‧‧‧電阻式加熱器元件
242‧‧‧通孔
244‧‧‧介電質層
250‧‧‧外部電源供應器
本發明之實施例係以舉例之方式而非藉由限制之方式來繪示，在附圖之圖式中，其中相同的元件符號係指相似之元件。
圖1係依照一實施例承載多個小晶粒之施體晶圓之一部分之橫截面側視圖。
圖2係依照一實施例具有使用臨時黏著劑而將臨時載體附接至該小晶粒之該前側之該施體晶圓之橫截面側視圖。
圖3係依照一實施例在施體晶圓被薄化之後之該施體晶圓以及臨時載體之橫截面側視圖。
圖4係依照一實施例在該晶粒被單一化穿過在該晶粒之背側上之施體晶圓之後之該施體晶圓以及臨時載體之橫截面側視圖。
圖5係依照一實施例在該晶粒被單一化穿過在該晶粒之背側上之施體晶圓之後之該施體晶圓以及臨時載體之橫截面側視圖。
圖6係依照一實施例承載在待接收小晶粒之一之位置處具有高起台面之主晶粒之主晶圓之橫截面側視圖。
圖7係依照一實施例被對準於主晶圓之一部分之上且被施加至高起台面之施體晶圓以及臨時載體之橫截面側視圖。
圖8係依照一實施例移除該臨時載體以及其他的未被施加至遠離該主晶圓之該主晶粒之台面之小晶粒之橫截面側視圖。
圖9係依照一實施例將介電質以及金屬佈線層添加於該小晶粒之上以完成封裝之橫截面側視圖。
圖10係依照一實施例承載對準於具有加熱元件之一陣列之臨時載體之上之多個小晶粒之施體晶圓之一部分之橫截面側視圖。
圖11係依照一實施例具有使用臨時黏著劑而將臨時載體附接至該小晶粒之前側之該施體晶圓之橫截面側視圖。
圖12係依照一實施例在施體晶圓被薄化之後該施體晶圓以及臨時載體之橫截面側視圖。
圖13係依照一實施例在該晶粒被單一化穿過在該晶粒之背側上之施體晶圓之後之該施體晶圓以及臨時載體之橫截面側視圖。
圖14係依照一實施例被對準於主晶圓之一部分之上且被施加至該可選之高起台面之該施體晶圓以及臨時載體之橫截面側視圖。
圖15係依照一實施例被施加於該主晶圓之施體晶圓以及臨時載體以及加熱用於小晶粒之一者之黏著劑以將該小晶粒從該臨時載體去結合之橫截面側視圖。
圖16係依照一實施例移除該臨時載體以及其他的小晶粒之橫截面側視圖，其中用於去結合以從該主晶圓遠離之黏著劑係未被加熱。
圖17係依照一實施例添加介電質以及金屬佈線層於該小晶粒之上以完成封裝之橫截面側視圖。
圖18係併入依照一實施例之混和半導體晶粒封裝之計算裝置之方塊圖。
【發明內容及實施方式】
如在本文中所述之功能性小晶粒或島部係可被整合至建構在主晶圓上之晶粒上的既有位置中。非常小且薄的晶粒可以藉由使用晶圓級處置而被大量處理。取代操縱單一小晶粒至小位置中，整個晶圓可以被一次性處理，但是晶粒僅被轉移至在該主晶圓上之大晶粒之被選擇區域。
兩個或更多不同的積體電路晶粒製造技術可以被整合至相同的晶粒上。不同的技術可包含不同的程序節點、不同的核或塊、不同的面積尺寸或不同的(異質的)材料。如在本文中所述之一或多個技術之小島部可以被轉移至另一個技術之晶粒上。
如在本文中所述之裝置晶圓被製造成具有台面，該台面在該台面層處之該裝置晶圓之其餘部分上方突出一些厚 度。該載體晶圓及裝置晶圓被對準且相接觸。此產生待被轉移之島部與台面之間之結合。該晶圓被去結合，且該已轉移之島部在該弱化介面處從該載體晶圓去結合。該載體晶圓可以接著被對準且與相同的或另一個裝置晶圓結合，例如(儘管從原始位置偏移)用以轉移不同的島部。可使用一材料以將兩個基板結合在一起而具有堅固結合。該結合接著被弱化以允許層轉移。
對於島部轉移程序，可以藉由選擇性加熱來改善結合、結合強化、結合弱化或去結合。晶圓之小區域可以被加熱作為結合、結合強化、結合弱化或去結合之機制。局部加熱可以被使用於僅加熱在島部之領域中之島部之子集合，使得僅島部之該子集合被轉移至該裝置晶圓。
如所描述的，載體晶圓被製造成具有微型加熱器以用於結合、結合強化、結合弱化以及去結合之目的。某些結合機制係強烈地取決於溫度，因此可以使用局部地加熱一島部以提供選擇性之層轉移。在載體晶圓與島部以及裝置晶圓形成彼此實體相接觸後，該載體之一或多個區域之已整合的加熱器係被選擇性地活化以僅結合或去結合待被轉移之島部。在轉移島部或島部集合之後，載體可以與另一個裝置晶圓接觸以選擇性地轉移另一個島部組。所描述之整合有加熱器之載體晶圓可以被製造成具有每個施體晶圓，或其可以被一次性製造且重複使用。
如所描述的，該小晶粒以在晶圓上之群組被處理。當被保持在載體晶圓上時，非常小且薄的晶粒可以被轉移。 該晶粒可以比可以簡單地由晶粒拾取與放置總成所操縱的更小且更薄得多。藉由在島部之頂部與底部兩者上形成互連件，可以獲得更多的路由資源。
圖1至9係展示用於將小島部晶粒安置在一個位置中之實例程序，使得其可以係一個被完全地埋設在主晶粒內部之小島部晶粒。圖1係形成於施體晶圓102上之一組小晶粒104、105之橫截面側視圖。該島部可以具有與在圖6之主裝置晶圓120上之晶粒122不同的面積尺寸，且圖2之載體晶圓110可以被重複使用以將島部轉移至許多裝置晶圓上。圖1之施體晶圓係小晶粒或島部已經被形成於其上之基板，且其將該晶粒安全地承載在一個精確對準之位置中。該晶粒此時或之後可藉由鋸切或劃線而被部分地切割，使得具有穿過該晶粒且深入該晶圓之劃線溝槽或鋸切口。
在此一實例中，該晶粒被稱之為小僅表示其係小於其將被附接之主晶粒。該小晶粒可以係該主晶粒之該尺寸的一半、該尺寸的十分之一或任何其他的相對尺寸。該施體晶圓包含許多待被轉移至已經被形成在裝置晶圓上之主晶粒之小晶粒。該小晶粒可以係有益於與主晶粒整合之功能性材料。此種功能性材料之實例可包含矽、鍺、碳化矽、III-V族以及III族-氮化物化合物半導體。因為該小晶粒被獨立地形成於單獨之晶圓上，所以其可以使用與該主晶粒不同的技術、不同的材料或不同的程序節點來形成。該小晶粒可以係電源、射頻、光學、記憶體或最好與該主晶 圓分開形成之其他類型的裝置。
圖2係被倒置且使用臨時黏著劑108而被附接至臨時載體110之圖1之施體晶圓102之橫截面側視圖。此黏著劑可以在施體晶圓及載體晶圓彼此附接之前被施加至該施體晶圓、該載體晶圓，或該晶圓兩者。晶粒104、105之前側被載體覆蓋而晶圓102之背側被曝露。此施體晶圓係與暫時載體晶圓結合，使得該晶圓可以由該載體來操縱。臨時載體材料之實例係矽及玻璃。然而，亦可以使用其他適當之材料。該臨時黏著劑係被選擇用以承受可能在研磨該晶圓期間所引起之任何機械力以及在晶圓薄化期間任何熱或機械之超載。這些力可包含剪切力、壓縮力、拉伸力等等。
該臨時黏著劑亦被選擇，使得當需要時，該晶粒可以被簡單地從該載體去結合。一個此種類別之黏著劑係聚合物黏著劑。聚合物黏著劑可包含聚甲基丙烯酸酯、聚丙烯酸酯、聚苯乙烯、聚倍半矽氧烷、聚矽氧烷、聚降冰片烯、聚醯亞胺、聚苯並噁唑、環氧樹脂、酚醛清漆、苯並環丁烯、聚碳酸酯。無機黏著劑可包含植入氫(H)之矽(或植入有其他揮發性物種之矽)或非晶矽：氫(Si：H)。
該載體晶圓可以與在該施體晶圓上之該晶粒形成實體接觸以將其結合。具有該晶粒之該晶圓可以在升高之溫度下被退火以增加該結合強度。加熱聚合物黏著劑至高於其之玻璃變態溫度將允許其流動且與該兩個基板形成良好之 接觸。一旦冷卻，該聚合物恢復其之剛性且導致堅固的、機械地穩定結合。
圖3係圖2之載體晶圓110以及晶粒104、105在該施體晶圓被薄化之後之橫截面側視圖。此可以藉由研磨或以任何其他的方式來完成。可以使用大量的微加工技術，諸如研磨、濕式蝕刻、乾式蝕刻以及化學機械拋光等等。薄化或薄化標的之數量係根據整合程度而變化。若該晶粒係待被埋設至如在圖8中所展示之互連堆疊中，則該晶粒不需要任何結構之穩定性且該晶圓可以被製造得非常薄，例如，小於1微米厚。作為另一個實例，若該小晶粒係待被埋設為如在圖18中之C4(受控塌陷晶片連接(Controlled Collapse Chip Connection))或封裝之一部分，則該晶粒需要一些機械加強以及穩定性但是仍可能僅數十微米厚。
圖4係具有被單一化之島部晶粒之圖3之晶圓之橫截面側視圖。該單一化可以藉由遮蔽以及蝕刻在該島部之間之溝槽106直到該黏著劑或載體晶圓被曝露。其他單一化技術可以取決於該島部尺寸、組成物，以及其他程序與結構特徵來使用。若尺寸允許，則亦可以使用雷射劃線蝕刻。濕式或乾式蝕刻方法亦可以被使用於此單一化。亦可以使用刀片單一化。
該單一化可以在與該臨時載體結合之前或之後被執行。該島部可以使用劃線溝槽或另一個結構而被機械地單一化至該施體晶圓中足夠深，使得該晶粒之間之間隔在該 研磨期間被暴露。換言之，該研磨可以被執行達到該溝槽之深度，使得該施體晶圓不再延伸於該晶粒之間。在此情況中，僅該載體晶圓將該晶粒固持在定位。該結果係與在單一化之後圖4中所展示的相似。
在此階段，可視需要來添加通孔以及其他附接特徵。「貫穿晶粒通孔」可以以相似於貫穿矽通孔(TSV)的方式來製造。這些可以被鑽孔、蝕刻或穿孔穿過該背側基板或晶圓以與該晶粒之前端電路形成接觸。該鑽洞接著以金屬(諸如銅、鈦、鉭)來填充以形成該連接。該洞可以被過度填充，使得在該通孔之頂部處之金屬表面被曝露。取決於實施方案，該貫穿晶粒通孔可以在單一化之前或在該島部被轉移且與各自主晶粒結合之後被形成。
圖5係在該黏著劑結合108已被弱化109之後之圖4之單一化晶粒以及施體晶圓之橫截面側視圖。在單一化之後，該臨時黏著劑被弱化，使得該介面結合強度降低，但使得該島部之側面位置未改變。對於聚合物黏著劑，此可以藉由熱來完成。加熱該聚合物高於其之分解溫度或上限溫度來使該聚合物分解或解聚合。此導致糾纏之聚合物結構以及堅固結合之損失。島部104、105係藉由較弱之結合力而保持與該載體晶圓之結合。一實例係在島部與載體之間或在兩個介面處之聚合物殘留物之間的凡得瓦力。圖3之堅固結合108在該施體晶圓已經被薄化之後便不再需要。
圖6係形成於主晶圓120上之更大的主晶粒122之橫 截面側視圖。該主晶圓亦具有在下方之堆疊。存在用以連接至襯墊或小晶粒105之貫穿晶粒通孔之垂直導電柱114。大晶粒122具有導電再分佈層或具有在該晶粒之上之導電線或跡線124之其他金屬或導電層。
台面118已被製造於該裝置晶圓上。該台面於最後層116上方突出一些厚度。該高起台面係比該主晶粒之周圍表面或層更高或更遠離該晶粒基板。該小晶粒將藉由該高起台面來連接或將與在該高起台面上或在該高起台面中之襯墊連接。該台面可以由各種材料製成。一實例材料係二氧化矽(SiO2)。另一個實例係摻碳氧化物(CDO)。該台面可以藉由台面材料之真空沈積或旋轉塗覆、藉由光阻材料來遮蔽該層且接著現場濕式或乾式蝕刻來製成。該台面可以被沈積於已完成之最後層116之上或該最後層可以被形成使得其在某些位置中比在其他位置中更高。
圖7係被再次倒置使得該晶粒之背側係面朝下之該小晶粒以及臨時載體之橫截面側視圖。如所展示之該兩個晶圓，主裝置晶圓120與載體晶圓110係對準的。例如藉由移動載體晶圓110以及兩個晶粒104、105，小晶粒105之子集合形成與台面118實體接觸。該升高之台面僅允許與待被轉移之島部105接觸。對於其他的島部104，係存在一個與在周圍層116之上之台面118之高度相對應之小間隙。形成在該島部-台面之介面處之結合係比在該島部-載體之介面處之弱化結合更強。
在島部與台面之間之結合可以各種不同的方式可選擇 地被強化。可以使用熱、壓力、金屬結合或任何其他的技術。該條件可以被調整以與該島部形成更堅固之結合。在此實例中，主要由ILD(層間介電質)所製成之該主晶圓之區域之其餘部分係具有很少或沒有任何的與其他島部之實體接觸，因此係存在很少或沒有任何的結合。這些區域之後將分開。
在一實施例中，該臨時載體將該小晶粒壓貼在每個各別的台面上以藉由金屬壓縮將該小晶粒與該主晶粒相結合。可以使用熱以進一步強化該結合。在此種情況中，該高起台面包含襯墊、電極或其他連接器以電連接且實體地結合至在該小晶粒上之接觸襯墊。或者，該電連接可以形成在該小晶粒之該相對側邊上且可以以另一個方式使該小晶粒附接至該主晶粒。
圖8係將該載體晶圓從該主晶圓分離之橫截面側視圖。此導致該兩個晶粒104、105被分離。在該弱化之臨時黏著劑上之該結合係比該島部-台面之結合更弱，因此該島部係保留在該裝置晶圓上。在某些實施例中，可以施加一些外部刺激(諸如熱)以弱化在該島部晶粒與該暫時載體晶圓之間之結合。在分離之後，該載體晶圓可以被使用以將晶粒施加至另一個主晶圓。如所展示的，在該裝置晶圓上之島部係面朝上。該裝置晶圓可以進一步被處理，以便藉由例如裝置晶圓互連堆疊來與該島部形成電接觸。
由於該臨時黏著劑保留在其他晶粒上，因此第二晶粒104係藉由臨時載體110而被拉離主晶粒122。如上所 述，該晶粒如所展示的已經藉由劃線溝槽106而被分離或單一化。因此，僅該載體將該晶粒固持在一起。
圖9係具有移除該臨時載體以及其他小晶粒之圖。該附接之小晶粒105係保持結合至該主晶粒之台面。該主晶圓進一步被處理以將該轉移小晶粒完全地埋設至該互連堆疊中。在該繪示實例中，進一步之處理係包含額外介電質134、額外導電柱或通孔130以及用以連接至其他組件之導電接觸墊或線132。如所展示的，較小晶粒105被完全地埋設在該主晶粒之ILD中。此允許特殊功能以及專用晶粒被併入更大之晶粒總成中而不會對該主晶粒之封裝以及其他處理態樣上有任何改變。
在此一實例中，僅兩個小晶粒104、105被展示在施體晶圓102上。通常將會有更多的小晶粒。這些晶粒一起形成在該施體晶圓上，且接著功能性晶粒被承載於載體晶圓110上且以一群組之方式來操作。同樣地，主晶圓120僅被展示為具有單一晶粒122之一部分，然而，可以有更多晶粒。該轉移操作可以使用晶圓處理器(handler)來執行，使得許多小晶粒在一個操作中被轉移至許多主晶粒。該臨時載體可接著被移動以將更多小晶粒轉移至在該主晶粒上之不同位置處之相同的主晶圓或其可被移動以將小晶粒轉移至不同的主晶圓之晶粒。
如所描述的，臨時結合層108被弱化109，使得該島部更容易地被轉移至該裝置晶圓之台面。為了進一步刺激該島部之轉移，該結合層可以在該島部之下被選擇性地弱 化，使得該島部更容易地被轉移至該裝置晶圓。若弱化具有充分選擇性，則用於待被轉移之該島部之結合係被弱化，但是用於該其他島部之結合係不被影響。此對於至少兩個不同方面係有幫助的。首先，對於某些島部，結合-弱化之缺乏有助於確保該非轉移島部保持與該載體之良好接觸。其次，對於該島部具有足夠的結合弱化，則該島部可以被轉移而不需要在該裝置晶圓上之台面。
有許多不同的方式用以選擇性地弱化該結合。達到選擇性之結合弱化之某些程序實例係包含從該裝置晶圓側邊快速地加熱該結合堆疊。穿過台面到選定的島部之導電路徑將在到達其他島部之前首先在該島部處導致溫度偏離。定時該熱偏離將導致該選定的島部之結合被弱化而不影響該其他島部。
在另一實例中，該堆疊可以選擇性地從載體晶圓側邊加熱。如以下更詳細地描述的，此可以使用靠近該結合介面之微型加熱器來完成。
在另一實例中係應用壓縮。可以使用在壓縮之下被弱化之結合材料。在此一實例中，被選擇之島部被壓貼於該裝置晶圓上之台面。對著該裝置晶圓、該載體晶圓或該兩者施加壓縮力，其弱化該臨時載體與島部之結合介面。
在另一實例中，可以使用拉伸應變。可以使用弱於拉伸應變之結合材料。該載體晶圓被壓靠於具有台面之該裝置晶圓之台面。可以使用去結合以提供用以弱化及去結合該暫時材料所需要之拉伸應變。
在實例中，可以使用聚(甲基丙烯酸甲酯)結合層。該結合晶圓可以在例如大約150℃之下被退火。此黏著劑可以在400℃之下被去結合。或者，亦可以使用用於該台面至島部之永久結合之氧化物熔合結合。
如所描述的，這些結合材料的類型允許不同技術之異質整合。原本不能在相同晶圓上被製造之材料以及製造程序亦可因此被結合。此外，電路塊可以被分離至不同的晶圓上，使得製造成本最小化。如在圖9中所展示之程序中，之後可以接著將這些不同的塊整合至相同的晶粒上。
圖9係被提供作為用於如何藉由被埋設之島部105來完成該裝置之實例。在該島部與較大之主晶粒122之間係有各種不同類型之連接。可以使用不同組態之不同類型之通孔130以將該島部連接至該主晶粒。在相鄰之ILD134上方可以存在金屬墊132。儘管圖9係展示被連接至該主晶粒之島部晶粒背側或晶圓側邊。但是該晶粒亦可以被面對面附接。
如在圖9中所展示的，該主晶粒可以在全部之島部已被附接之後被完成。可添加額外之垂直通孔130及金屬佈線層132以提供從該主晶粒至外部組件之連接。該小晶粒可以僅被連接至該主晶粒，然而，可以存在額外的通孔及路由層以在該小晶粒與外部組件之間提供直接的或間接的連接。
在本文中所述之此技術以及結構不僅可被使用在後端層級之整合上，亦可以被使用在C4(受控塌陷晶片連接 (Controlled Collapse Chip Connection))或遠後端層級之整合上。小或微C4凸塊可以被安置於該島部或該主晶粒之襯墊之一或多者上，而不是直接地金屬壓縮或熱結合。當該小晶粒形成與該主晶粒接觸時，該接觸層不直接地接觸該主晶粒而係透過微C4凸塊來接觸該主晶粒。該總成可以接著被回焊，使得該C4凸塊提供在該兩個晶粒之間的連接。該總成可以使用標準之C4或焊料凸塊附接至封裝基板來完成。
具有薄化晶圓之小晶粒係能夠被附接於C4或焊料凸塊之一陣列中。因此，額外之小晶粒不會影響整個封裝的尺寸。藉由在獨立的程序中形成小晶粒，該小晶粒可以含有與可以在該主晶粒上所形成的組件極為不同的組件。可實現異質整合的裝置，諸如具有鎵氮化物電壓調節器、砷化鎵光學波導、各種被動裝置或RF調變器之矽處理晶粒。
圖10至17係展示用於將較小的晶粒附接至較大的主晶粒之替代程序。圖10係形成在施體晶圓202上之一組小晶粒204、205之橫截面側視圖。該小晶粒被形成在作為基板之施體晶圓上。該施體晶圓包含許多待被轉移至如上述之已經被形成在主晶圓上之晶粒的小晶粒。黏著劑208已被施加於該小晶粒之前側邊之上。
載體晶圓210係由惰性以及穩定的材料(諸如玻璃或矽)所製成。該載體晶圓具有在面向該島部之側邊上之電阻式加熱器元件240之一陣列，該加熱器元件被配置成具 有與該島部相同或相似之尺寸。該加熱器元件藉由穿過該載體晶圓之通孔242而被耦合至外部電源。此係被提供作為如何為電阻式加熱器元件供電之實例。該加熱器元件可以以任何其他所要的方式被供電。該載體晶圓之頂部被覆蓋在介電質層244中以覆蓋以及保護該加熱器元件。該介電質可以係剛性材料，諸如二氧化矽或額外的沈積玻璃。
在本文所描述之實例中，該載體晶圓可以替代地由具有在一側邊上被圖案化之電阻式金屬導線之矽所形成。該導線可以使用至該載體之背側之穿矽通孔(TSV)而被連接至外部電源。
至電阻式加熱器240之電連接可以藉由在臨時載體210之加熱器側邊上之一或多個路由層來形成，而不是使用通孔242。此將允許該電源供應器在該臨時載體之前側上之載體之邊緣處被連接。或者，金屬佈線層可以被製造於具有或不具有TSV 242之載體210之加熱器側邊或背側上，使得需要較少的與該晶圓的接觸來為所有的加熱器元件供電。
該金屬導線可以替代地藉由介電質材料而彼此分離。該介電質可以允許該載體晶圓之頂部表面藉由整平任何缺陷而更平坦。許多介電質亦可以被拋光以提供一甚至更平坦的表面。平坦性允許與黏著劑208形成至該島部的更堅固的結合。
該電阻式加熱元件之金屬導線可以被塗覆有薄的保護層。該保護層係提供加熱器導線與結合材料208實體的隔 離。此將保護導線避免可能由結合材料對該金屬導線造成的腐蝕。
靠近加熱器元件之熱流可以各種不同的方式來減緩以及受控。如所提及的，該載體可以由介電質或非導熱材料所形成。此將減少從在一個島部附近之加熱器元件到在另一個島部附近之加熱器元件之間的熱流。該加熱器元件可以位於該載體與該島部之間之該載體晶圓之頂部處之額外介電質層244中。此介電質層可以作為在該加熱器與該載體之主要本體之間之熱絕緣層。額外之熱減緩層亦可以被製造於該加熱器與載體晶圓之間以作為熱緩衝。
圖11係使用臨時黏著劑208而被附接至臨時載體210之圖10之裝置晶圓202之橫截面側視圖。該晶粒之前側係被該載體覆蓋，使得該晶圓可以由該載體來操縱。該施體晶圓係與該整合有加熱器之載體晶圓對準且藉由提供堅固結合之臨時黏著劑而與整合有該加熱器之載體晶圓結合。該臨時黏著劑可以被塗覆在該施體晶圓、載體晶圓或該兩個晶圓上。可以使用聚合物或任何其他適當的黏著劑。該晶圓接著形成接觸以將其等結合在一起。該晶圓可以接著在一升高溫度下被退火以增加用於圖12之薄化之結合強度。
圖12係在該裝置被薄化之後之圖11之裝置晶圓以及晶粒之橫截面側視圖。該施體晶圓可以被研磨、蝕刻以及拋光。該載體晶圓係在此程序期間提供機械之穩定性。該最終施體晶圓係薄的，可能係數十微米或小於10微米 厚。
圖13係在藉由蝕刻、鋸切或任何其他所要之方式來單一化該個別晶粒之後之圖12之晶粒之橫截面側視圖。在此一實例中，在該單一化晶粒之間存在劃線溝槽206。該晶粒可以藉由添加通孔、襯墊、金屬層等等來進一步處理。在一實例中，島部係藉由遮蔽以及蝕刻在該島部之間之溝槽來單一化，直到該黏著劑或載體晶圓被曝露。
圖14係被再次倒置使得該晶粒之該背側係面朝下之該晶粒以及臨時載體之橫截面側視圖。較大的主晶粒222係形成於主晶圓220上。該主晶圓亦具有在下方之堆疊。存在有用以連接至襯墊或小晶粒205之貫穿晶粒通孔之垂直導電柱214。該較大之主晶粒具有導電再分佈層或具有在該晶粒之上之導電線或跡線224之其他金屬或導電層。
在對準之後，例如藉由將載體晶圓210朝向該裝置晶圓移動而將該兩個晶圓結合在一起。島部204、205之背側被壓貼於該主晶圓上，使得至少該選定的島部205係實體地接觸該台面。施加熱或壓力或兩者以形成某種的結合。在此實例中，主要由ILD(層間介電質)所製成之該主晶圓之區域之其餘部分係具有很少或沒有任何的接觸且若有的話僅係非常弱的結合，使得這些區域稍後將分離。
上述類型之台面218已經可選擇地被製造於該裝置晶圓上。該台面在該ILD之金屬導線層之最後層216上方突出一些厚度。在單一化之後，該載體/施體晶圓係與該裝置晶圓對準且使用退火黏著劑208而結合至該裝置晶圓。 當使用台面218時，其從該裝置晶圓表面突出，使得其僅與選擇之島部形成接觸。
圖15係具有使用穿過該臨時載體之通孔而被耦合至電阻式加熱器元件之外部電源供應器250之圖14之連接晶圓之側視圖。此係為了指示該加熱器被啟動以加熱在該選定的島部之區域中之載體。該實際電連接可以係永久的，但是此時在該程序中，電力僅被施加於所要之加熱器。
該載體晶圓係選擇性地被加熱以弱化在選定的島部205之區域中之黏著劑結合208。弱化黏著劑209將更容易地將選定的島部205從該載體晶圓轉移至該裝置晶圓。可以使用該熱以將在該裝置-島部介面處之該熔合結合退火。可以使用該熱以弱化或去結合該載體-島部之介面。亦可以使用該熱以執行這兩個程序之一些組合。
對於有機(聚合物)與無機黏著劑兩者，可以使用該熱以驅動化學反應。該反應之速率係以指數方式取決於溫度。對於許多黏著劑而言，該反應速率在低溫下係緩慢的。在室溫下，在許多分鐘期間係沒有任何的顯著變化。該反應在升高的溫度下係更快速得多。隨著在溫度中增加100℃，變化速率可更快一千倍。對於增加200℃，變化速率可以更快一百萬倍。在從室溫到大約400℃之安全操作範圍內，該黏著劑可以被加熱至足以在短時間內降解該結合。
該特定反應取決於該黏著劑之精確性質。在大多數之 情況中，該反應係打斷化學鍵。對於聚合物而言，大分子係分解成無法很好地固持在一起之小分子。固體黏著劑可以在給定的足夠時間內液化。對於無機材料而言，氣體係藉由打斷在該黏著劑中的化學鍵而被釋放。來自固體黏著劑材料內部之該釋放氣體之壓力係導致該黏著劑斷裂，從而降低其強度。
圖16係將載體晶圓210從主晶圓220分離之圖。此導致該兩個晶粒被分離。在該臨時黏著劑上之弱化結合209係比與該主裝置之結合更弱。所施加之熱已經弱化在島部晶粒205與該暫時載體晶圓之間之結合。其他的晶粒204係具有較強之結合208且在分離之後係留置於載體晶圓210上。在分離之後，可以使用該載體晶圓以將晶粒施加至另一個主晶圓。針對該程序，將啟動不同的加熱器元件。
圖17係具有已移除該臨時載體以及其他小晶粒之圖。該一個附接的小晶粒205係保持結合至主晶粒222。該主晶圓被進一步處理以將該轉移小晶粒完全地埋設至該互連堆疊中。在該繪示之實例中，進一步之處理係包含用以連接至其他組件之額外介電質234、額外導電柱或通孔230以及導電接觸墊或線232。較小晶粒205接著被完全地埋設於該主晶粒之ILD中。主晶粒222可以各種的其他方式來完成。在此一實例中，在該裝置晶圓上之島部係面朝上。該裝置晶圓可以被進一步處理以便藉由該裝置晶圓互連堆疊或以各種其他方式之任一種來與該島部形成電接 觸。
如所描述的，特定島部可以藉由控制該黏著劑層而被選擇性地轉移。接著可以將可能具有不同技術以及異質基板的數個不同的晶粒整合至相同的晶粒中。該選擇性加熱提供對於用於批量全晶圓方法之島部轉移程序之控制。此相同的或相似的技術亦可以被使用以選擇用於轉移的已知的良好晶粒以及不轉移的已知的故障晶粒。此改善控制且允許在仍然使用全晶圓方法時剔退不良的晶粒。此允許藉由僅選擇已知的良好晶粒來使用甚至具有不佳生產率之較小的晶粒。該選擇性加熱方法不受與全晶圓方法相同的幾何限制所控制。換言之，該島部不需要處於與接收該島部之位置相同的晶圓組態中。該載體晶圓可以被對準且島部被選擇性地釋放。該晶圓可以在一或多個額外島部被釋放之前接著被再次移動。
圖18係繪示依照本發明之一實施方案之計算裝置11。計算裝置11裝納板2。板2可包含若干之組件，包含(但不限於)處理器4以及至少一通信晶片6。處理器4係實體地且電性地耦合至板2。在某些實施方案中，該至少一通信晶片6亦實體地且電性地耦合至板2。在進一步實施方案中，通信晶片6係處理器4之一部分。
取決於其應用，計算裝置11可包含可或可不被實體地且電性地耦合至板2之其他組件。這些其他組件包含(但不限於)揮發性記憶體(例如，DRAM)8、非揮發性記憶體(例如，ROM)9、快閃記憶體(未圖示)、圖 形處理器12、數位信號處理器(未圖示)、加密處理器(未圖示)、晶片組14、天線16、顯示器18(諸如觸控螢幕顯示器)、觸控螢幕控制器20、電池22、音訊編解碼器(未圖示)、視訊編解碼器(未圖示)、功率放大器24、全球定位系統(GPS)裝置26、羅盤28、加速計(未圖示)、陀螺儀(未圖示)、揚聲器30、相機32以及大量儲存裝置10(諸如硬碟機、光碟(CD)(未圖示)、數位多功能光碟(DVD)(未圖示)等等)。這些組件可以被連接至該系統板2、安裝至該系統板或與其他組件之任一者相結合。
通信晶片6實現了用於將資料轉移進出計算裝置11之無線及/或有線通信。該術語「無線」及其衍生詞可以被使用以描述其可以透過使用通過非固態媒體之調變電磁輻射來通信資料之電路、裝置、系統、方法、技術、通信通道等等。該術語未暗示相關聯之裝置不含有任何導線，儘管在一些實施例中其可能沒有。通信晶片6可以實施任何數量之無線或有線標準或協定，包含(但不限於)Wi-Fi(IEEE802.11系列)、WiMAX(IEEE802.16系列)、IEEE802.20、長期演進(LTE)、EvDO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、乙太網路及其衍生物，以及任何其他被指稱為3G、4G、5G以及更先進的無線以及有線協定。計算裝置11可以包含複數個通信晶片6。例如，第一通信晶片6可以專用於較短距離之無線通信(諸如Wi- Fi與藍芽)，而第二通信晶片6可以專用於較長距離之無線通信(諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其他)。
計算裝置11之處理器4係包含在處理器4中之積體電路晶粒封裝。在本發明之某些實施方案中，含有該處理器、記憶體裝置、通信裝置或包含其他組件之該積體電路晶粒係被封裝在一起且如在本文中所述地結合在主晶粒上。該術語「處理器」可以指任何處理來自暫存器及/或記憶體之電子資料以將該電子資料轉換成其他可以被儲存在暫存器及/或記憶體中之電子資料之裝置或裝置之部分。
在各種實施方案中，計算裝置11可以係膝上型電腦、小型筆記型電腦、筆記型電腦、超輕薄筆記型電腦、智慧型電話、平板電腦、個人數位助理(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或數位視訊記錄器。在進一步之實施方案中，計算裝置11可以係處理包含可穿戴裝置之資料之任何其他的電子裝置。
實施例可以被實施為使用母板、專用積體電路(ASIC)及/或場可程式化閘極陣列(FPGA)而互連之一或多個記憶體晶片、控制器、CPU(中央處理單元(Central Processing Unit))、微晶片或積體電路之一部分。
參照「一個實施例」、「實施例」、「實施實施例」、「各種實施例」等等係指示如此描述之本發明之該(等)實施例可包含特定之特徵、結構或特性，但不是每一個實施例都必須包含該特定之特徵、結構或特性。再者，某些實施例可以具有針對該實施例所描述之該特徵之一些、全部或全無。
在以下的說明以及申請專利範圍中，可能使用術語「耦合」連同其衍生詞。「耦合」係被使用以指示兩個或更多個元件與彼此協作或交互作用，但是在其之間可或可不具有居間之實體或電組件。
如在申請專利範圍中所使用的，除非另有說明，使用該序數形容詞「第一」、「第二」、「第三」等等來描述共同之元件，僅僅指示相同元件之不同實例被提及，而非旨在暗示如此描述之該元件必須在時間上、空間上、在排序中或以任何其他之方式依照給定之順序。
該示圖以及該以下說明係給出實施例之實例。熟習此項技術者將理解所描述之元件之一或多者可以被適當地結合成單一功能性元件。或者，某些元件可以被分成多個功能性元件。來自一個實施例之元件可以被添加至另一個實施例。例如，在本文中所述之程序之順序可以被改變並且不被限制於在本文中所述之方式。再者，任何流程圖之動作不需要以所展示之順序來實施；也不一定需要執行所有的動作。此外，獨立於其他動作的那些動作可以與其他的動作並行地執行。實施例之範圍絕不被這些具體實例所限 制。無論是否在說明書中明確給出，許多變化係可行的，諸如在材料之結構、尺寸以及使用中的差異。實施例之範圍係至少與由以下之申請專利範圍所給定的一樣廣泛。
該以下之實例係有關進一步之實施例。不同實施例之各種特徵可以與所包括的某些特徵以及所排除的其他特徵進行各種結合以適應各種不同的應用。一些實施例係關於一種方法，該方法包含在晶圓上形成複數個小晶粒、將該晶粒附接至臨時載體、在主晶圓上形成複數個較大主晶粒、在該主晶粒上於該主晶粒之用以接收小晶粒的位置處形成高起台面、使用該臨時載體將該小晶粒對準於該複數個主晶粒之上、使用該臨時載體將該小晶粒施加至該主晶粒，使得該小晶粒之一子集合實體地接觸該各自主晶粒之該高起台面而不屬於該子集合之該小晶粒則未接觸該主晶粒，且分離該臨時載體，使得該小晶粒之該子集合留置在該各自主晶粒上而與該高起台面相接觸且剩餘的該小晶粒則與該主晶粒分離且留置在該臨時載體上。
進一步的實施方案係包含將該小晶粒之該子集合結合至該各自主晶粒之高起台面。
在進一步之實施例中，該小晶粒之該子集合在結合之後被附接至各自主晶粒高起台面且剩餘的該小晶粒被附接至該臨時載體。
在進一步之實施例中，結合包括將該小晶粒之該子集合壓貼在該各自主晶粒高起台面上而不屬於該子集合之該小晶粒則未接觸該主晶粒。
在進一步之實施例中，每一高起台面在該主晶粒之用以接收小晶粒之區域之上係包括氧化物的附加層，該高起台面在該主晶粒之表面上方突出一些厚度。
一些實施例係關於一種設備，該設備包含：具有複數個高起台面的主晶粒，該高起台面突出高於該主晶粒之周圍層；複數個小晶粒，每一小晶粒位在各自高起台面之上，實體地接觸該各自高起台面，且經由該各自高起台面而電連接至該主晶粒；以及封裝，其用以一起覆蓋該主晶粒及該小晶粒。
在進一步之實施例中，該小晶粒係藉由金屬壓縮而結合至該主晶粒。
在進一步之實施例中，每一高起台面在該主晶粒之將被附接至小晶粒之區域之上係包括氧化物的附加層，該高起台面在該主晶粒之該周圍層上方突出一些厚度。
一些實施例係關於一種方法，該方法包含在晶圓上形成複數個小晶粒、使用黏著劑將該晶粒附接至臨時載體、使用該臨時載體將該晶粒對準於在主晶圓上之複數個較大主晶粒之上、使用該臨時載體將該小晶粒施加至該主晶粒，使得該小晶粒之一子集合實體地接觸各自主晶粒、弱化在該小晶粒之子集合與該臨時載體之間之該黏著劑，且分離該臨時載體，使得該小晶粒之該子集合留置在該各自主晶粒上而該剩餘之小晶粒則與該主晶粒及該臨時載體分離。
在進一步之實施例中，弱化該黏著劑包括加熱該黏著 劑。
在進一步實施例中，加熱該黏著劑包括啟動被附接至該臨時載體之加熱元件之一陣列。
在進一步之實施例中，該加熱元件之該陣列被埋設在形成於該臨時載體之上的介電質層中。
在進一步之實施例中，該加熱元件經由穿過該臨時載體之通孔而連接至外部電源。
在進一步之實施例中，加熱該黏著劑包括在該臨時載體之對置於島部之側上施加熱至該臨時載體。
進一步的實施方案包含在附接該晶粒至該臨時載體之後單一化該小晶粒。
進一步的實施方案包含藉由將該小晶粒覆蓋在介電質中且在該介電質中形成金屬佈線層以將該主晶粒連接至外部組件而封裝該主晶粒。
進一步的實施方案包含藉由將焊球陣列附接至主晶粒圍繞該小晶粒且將該焊球陣列附接至封裝基板而封裝該主晶粒。
一些實施例係關於一載體晶圓，該載體晶圓包含：介電質基板；表面，其用於附接被形成在共同基板上且被附接至該共同基板之複數個晶粒；及加熱元件之一陣列，被附接至該臨時載體以加熱該臨時載體之區域，該區域係對應於該晶粒中之特定晶粒。
在進一步之實施例中，該加熱元件之該陣列被埋設在該介電質層中。
在進一步之實施例中，該加熱元件經由穿過該臨時載體之通孔而連接至外部電源。
102‧‧‧施體晶圓
104‧‧‧小晶粒
105‧‧‧小晶粒
109‧‧‧弱化
110‧‧‧載體晶圓
116‧‧‧最後層
118‧‧‧台面
120‧‧‧主裝置晶圓
122‧‧‧主晶粒

Claims (20)

  1. 一種方法，包括：在晶圓上形成複數個小晶粒；將該晶粒附接至臨時載體；在主晶圓上形成複數個較大主晶粒；在該主晶粒上於該主晶粒之用以接收小晶粒的位置處形成高起台面；使用該臨時載體將該小晶粒對準於該複數個主晶粒之上；使用該臨時載體將該小晶粒施加至該主晶粒，使得該小晶粒之子集合實體地接觸該各自主晶粒之該高起台面而非為該子集合之該小晶粒則未接觸該主晶粒；及分離該臨時載體，使得該小晶粒之該子集合留置在該各自主晶粒而與該高起台面相接觸且剩餘的該小晶粒則與該主晶粒分離且留置在該臨時載體。
  2. 如申請專利範圍第1項之方法，其進一步包括將該小晶粒之子集合結合至該各自主晶粒高起台面。
  3. 如申請專利範圍第2項之方法，其中，該小晶粒之子集合在結合之後被附接至各自主晶粒高起台面且剩餘的該小晶粒被附接至該臨時載體。
  4. 如申請專利範圍第2項之方法，其中，結合包括將該小晶粒之該子集合壓貼在該各自主晶粒高起台面上而非為該子集合之該小晶粒則未接觸該主晶粒。
  5. 如申請專利範圍第1項之方法，其中，每一高起 台面在該主晶粒之用以接收小晶粒之區域之上包括氧化物的附加層，該高起台面在該主晶粒之表面上方突出一些厚度。
  6. 一種設備，包括：具有複數個高起台面的主晶粒，該高起台面突出高於該主晶粒之周圍層；複數個小晶粒，每一小晶粒位在各自高起台面之上，實體地接觸該各自高起台面，且經由該各自高起台面電連接至該主晶粒；及封裝，其用以一起覆蓋該主晶粒及該小晶粒。
  7. 如申請專利範圍第6項之設備，其中，該小晶粒係藉由金屬壓縮而結合至該主晶粒。
  8. 如申請專利範圍第6項之設備，其中，每一高起台面在該主晶粒之被附接至小晶粒之區域之上包括氧化物的附加層，該高起台面在該主晶粒之該周圍層上方突出一些厚度。
  9. 一種方法，包括：在晶圓上形成複數個小晶粒；使用黏著劑將該晶粒附接至臨時載體；使用該臨時載體將該晶粒對準於在主晶圓上之複數個較大主晶粒；使用該臨時載體將該小晶粒施加至該主晶粒，使得該小晶粒之子集合實體地接觸各自主晶粒；弱化該小晶粒之子集合與該臨時載體之間的該黏著 劑；及分離該臨時載體，使得該小晶粒之該子集合留置在該各自主晶粒且剩餘的該小晶粒則與該主晶粒及該臨時載體分離。
  10. 如申請專利範圍第9項之方法，其中弱化該黏著劑包括加熱該黏著劑。
  11. 如申請專利範圍第10項之方法，其中，加熱該黏著劑包括啟動被附接至該臨時載體之加熱元件之一陣列。
  12. 如申請專利範圍第11項之方法，其中，該加熱元件之該陣列被埋設在形成於該臨時載體之上的介電質層中。
  13. 如申請專利範圍第12項之方法，其中，該加熱元件經由穿過該臨時載體之通孔而連接至外部電源。
  14. 如申請專利範圍第10項之方法，其中，加熱該黏著劑包括在該臨時載體之對置於島部之側上施加熱至該臨時載體。
  15. 如申請專利範圍第10項之方法，其進一步包括在附接該晶粒至該臨時載體之後單一化該小晶粒。
  16. 如申請專利範圍第10項之方法，其進一步包括藉由將該小晶粒覆蓋在介電質中且在該介電質中形成金屬佈線層以將主晶粒連接至外部組件而封裝該主晶粒。
  17. 如申請專利範圍第10項之方法，其進一步包括藉由將焊球陣列附接至主晶粒圍繞該小晶粒且將該焊球陣 列附接至封裝基板而封裝該主晶粒。
  18. 一種載體晶圓，包括：介電質基板；表面，其用於附接被形成在共同基板上且被附接至該共同基板之複數個晶粒；及加熱元件的陣列，被附接至該臨時載體以加熱該臨時載體之區域，該區域係對應於該晶粒中之特定晶粒。
  19. 如申請專利範圍第18項之載體晶圓，其中，該加熱元件之該陣列被埋設在該介電質層中。
  20. 如申請專利範圍第18項之載體晶圓，其中，該加熱元件經由穿過該臨時載體之通孔而連接至外部電源。
TW105125940A 2015-09-25 2016-08-15 使用從載體晶圓的受控的去結合的選擇性晶粒轉移 TWI721002B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/US15/52478 2015-09-25
PCT/US2015/052478 WO2017052653A1 (en) 2015-09-25 2015-09-25 Selective die transfer using controlled de-bonding from a carrier wafer

Publications (2)

Publication Number Publication Date
TW201721781A true TW201721781A (zh) 2017-06-16
TWI721002B TWI721002B (zh) 2021-03-11

Family

ID=58387051

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105125940A TWI721002B (zh) 2015-09-25 2016-08-15 使用從載體晶圓的受控的去結合的選擇性晶粒轉移

Country Status (2)

Country Link
TW (1) TWI721002B (zh)
WO (1) WO2017052653A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI718812B (zh) * 2019-12-17 2021-02-11 台灣愛司帝科技股份有限公司 微加熱器晶片、晶圓級電子晶片組件以及晶片組件堆疊系統
US11616047B2 (en) 2018-06-14 2023-03-28 Intel Corporation Microelectronic assemblies

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110078017B (zh) * 2018-01-26 2021-11-05 沈阳硅基科技有限公司 一种贯穿空腔结构硅片的加工方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872635B2 (en) * 2001-04-11 2005-03-29 Sony Corporation Device transferring method, and device arraying method and image display unit fabricating method using the same
TW200926316A (en) * 2007-12-10 2009-06-16 Shih-Chi Chen Semiconductor package and method thereof
RU2010152355A (ru) * 2008-05-22 2012-06-27 Коннектор Оптикс (Ru) Способ для прикрепления оптических компонентов на интегральные схемы на основе кремния
US7977802B2 (en) * 2009-03-05 2011-07-12 Stats Chippac Ltd. Integrated circuit packaging system with stacked die and method of manufacture thereof
TWI470708B (zh) * 2009-12-16 2015-01-21 Xintec Inc 電子元件封裝體及其製作方法
EP2339614A1 (en) * 2009-12-22 2011-06-29 Imec Method for stacking semiconductor chips
US9161448B2 (en) * 2010-03-29 2015-10-13 Semprius, Inc. Laser assisted transfer welding process

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11616047B2 (en) 2018-06-14 2023-03-28 Intel Corporation Microelectronic assemblies
TWI829688B (zh) * 2018-06-14 2024-01-21 美商英特爾股份有限公司 微電子總成
TWI718812B (zh) * 2019-12-17 2021-02-11 台灣愛司帝科技股份有限公司 微加熱器晶片、晶圓級電子晶片組件以及晶片組件堆疊系統

Also Published As

Publication number Publication date
WO2017052653A1 (en) 2017-03-30
TWI721002B (zh) 2021-03-11

Similar Documents

Publication Publication Date Title
TWI706526B (zh) 藉由混合接合之半導體晶片與另一晶片的組合
US10636769B2 (en) Semiconductor package having spacer layer
US8455301B2 (en) Method of fabricating stacked chips in a semiconductor package
US10128142B2 (en) Semiconductor structures including carrier wafers and attached device wafers, and methods of forming such semiconductor structures
US7514289B2 (en) Methods and structures for facilitating proximity communication
TW201430973A (zh) 用於具有晶粒對中介層晶圓第一接合的半導體裝置封裝的方法和系統
JP2007027675A (ja) 半導体装置の製造方法、半導体装置、回路基板及び電子機器
KR102508526B1 (ko) 반도체 패키지 제조 방법
TW202127616A (zh) 包括有小晶片(chiplet)嵌入在主ic 晶片的金屬化層內部之複合式ic 晶片
JP2017108189A (ja) 誘電性又は異方性導電性フィルム（ａｃｆ）ビルドアップレイヤーを有するパッケージ
TWI721002B (zh) 使用從載體晶圓的受控的去結合的選擇性晶粒轉移
KR101709029B1 (ko) 다이 대 인터포저 웨이퍼 일차 본드를 구비한 반도체 디바이스 패키징을 위한 방법
US10381288B2 (en) Packaged semiconductor die and CTE-engineering die pair
KR102367994B1 (ko) 고체상 접착제 및 선택적 이송에 의한 초박형 기능 블록의 이종 집적
KR101343343B1 (ko) 반도체 칩의 3ｄ 적층 패키지 및 그 제조방법
US20140339706A1 (en) Integrated circuit package with an interposer formed from a reusable carrier substrate
TW201724408A (zh) 半導體元件中之功能性晶片島狀部的積體堆疊層
TWI508157B (zh) 半導體結構及其製法
KR20170040226A (ko) Soi 웨이퍼 내에 다수의 활성 층들을 갖는 반도체 구조물
TW202333333A (zh) 半導體晶粒、半導體裝置及形成半導體晶粒的方法
TWI514531B (zh) 半導體結構及其製法
TW202329355A (zh) 包括用於散熱之單片矽結構之半導體裝置總成及製造其之方法
TW202326963A (zh) 包括用於散熱的單片矽結構之半導體裝置總成及製造其之方法
TW202329391A (zh) 包括電橋的微電子組件