TW201724408A - 半導體元件中之功能性晶片島狀部的積體堆疊層 - Google Patents

半導體元件中之功能性晶片島狀部的積體堆疊層 Download PDF

Info

Publication number
TW201724408A
TW201724408A TW105125785A TW105125785A TW201724408A TW 201724408 A TW201724408 A TW 201724408A TW 105125785 A TW105125785 A TW 105125785A TW 105125785 A TW105125785 A TW 105125785A TW 201724408 A TW201724408 A TW 201724408A
Authority
TW
Taiwan
Prior art keywords
wafer
small
base
package
wafers
Prior art date
Application number
TW105125785A
Other languages
English (en)
Inventor
全箕玟
唐 尼爾森
布倫南 穆勒
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201724408A publication Critical patent/TW201724408A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08237—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92124—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10252—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

敘述在半導體元件上之功能性晶片島狀部的積體堆疊層。一個範例為包括基底晶片之多晶片封裝，基底晶片具有在頂側電路上方之複數個金屬層。將第一小晶片置於基底晶片上在金屬層的第一層。將第二小晶片置於基底晶片上於第一小晶片上方在金屬層的第二層。封裝具有於金屬層內之複數個金屬路由線及通孔以連接第一小晶片和第二小晶片至基底晶片，以及覆蓋基底晶片及小晶片在一起的封裝。

Description

半導體元件中之功能性晶片島狀部的積體堆疊層
本揭露內容有關封裝中的半導體晶片之組態，且尤其有關於具有不同尺寸的晶片連接在一起之裝配。
為了增加電子設備的速度及電力效率並減少尺寸，積體電路晶片變得越來越小。將這些晶片緊密地安裝在一起，使得這些晶片之間的連結也變得更短。最短連結為於積體電路封裝內所作的連結。在某些情況中，於封裝基板上並排安裝晶片並透過封裝基板或直接以電線將其連接在一起。在其他情況中，將晶片一個堆疊在另一個上方地安裝並直接連接而無任何中介電線或封裝基板。這有時稱為堆疊晶片封裝。可使用取放機器或各種其他類型的設備來將一個晶片放置在另一個上方。可就像封裝具有兩倍高度的單一晶片般封裝該組合。
將多個晶片結合在單一封裝中能使兩個或更多個不同類型的晶片被放置在單一封裝中。這可稱為晶片至晶片連 結的異質整合。舉例而言，可使用諸如Si、Ge、III-V、SiC等等的不同材料來製成晶片。作為另一個例子，可使用諸如22nm、14nm、10nm等等之不同技術節點來製造晶片。可結合這些差異且與其他類型的差異結合，以將來自不同製程及不同製造者之不同類型的晶片置於單一緊密封裝中。
於封裝級整合異質材料或不同技術。這會需要晶片大且厚，使取放設備能操縱晶片。這亦使用粗略間距且低密度的電連結，因為取放設備匹配電連結的準確度有限。
2‧‧‧板子
4‧‧‧處理器
6‧‧‧通訊晶片
8‧‧‧DRAM
9‧‧‧ROM
10‧‧‧大量儲存裝置
12‧‧‧圖形處理器
14‧‧‧晶片組
16‧‧‧天線
18‧‧‧觸控螢幕顯示器
20‧‧‧觸控螢幕控制器
22‧‧‧電池
24‧‧‧功率放大器
26‧‧‧GPS
28‧‧‧羅盤
30‧‧‧揚聲器
32‧‧‧相機
100‧‧‧運算裝置
102‧‧‧基底晶片
104‧‧‧基板
105‧‧‧晶片電路
106‧‧‧金屬層
108‧‧‧頂部金屬層
110‧‧‧垂直通孔
112‧‧‧垂直通孔
114‧‧‧島狀物
116‧‧‧第二垂直通孔
120‧‧‧島狀物
122‧‧‧島狀物
124‧‧‧島狀物
128‧‧‧基板
130‧‧‧島狀物
132‧‧‧島狀物
220‧‧‧島狀物
222‧‧‧島狀物
224‧‧‧島狀物
228‧‧‧基板
230‧‧‧連結
232‧‧‧垂直通孔
240‧‧‧島狀物
242‧‧‧島狀物
244‧‧‧連結
246‧‧‧連結
312‧‧‧連結
314‧‧‧島狀物
330‧‧‧島狀物
332‧‧‧島狀物
334‧‧‧通孔或柱體
336‧‧‧通孔或柱體
420‧‧‧島狀物
422‧‧‧島狀物
424‧‧‧島狀物
432‧‧‧連結
526‧‧‧連結
528‧‧‧島狀物
602‧‧‧基底晶片
606‧‧‧金屬層
608‧‧‧金屬層
620‧‧‧島狀物
622‧‧‧島狀物
624‧‧‧島狀物
658‧‧‧金屬層
660‧‧‧重分佈層
702‧‧‧裝置晶圓
704‧‧‧晶片
706‧‧‧介電質
708‧‧‧臨時載體
712‧‧‧基板
714‧‧‧島狀物
716‧‧‧面側連結或通孔
718‧‧‧臨時載體
722‧‧‧基底晶片晶圓
724‧‧‧基底晶片
726‧‧‧垂直導電柱
在附圖之圖形中例示性而非限制性地說明本發明之實施例，且圖中類似的參考符號參照類似的元件。
第1圖為根據一個實施例的多晶片封裝之一部分的側剖面視圖。
第2圖為根據一個實施例的第二多晶片封裝之一部分的側剖面視圖。
第3圖為根據一個實施例的第三多晶片封裝之一部分的側剖面視圖。
第4圖為根據一個實施例的第四多晶片封裝之一部分的側剖面視圖。
第5圖為根據一個實施例的第五多晶片封裝之一部分的側剖面視圖。
第6圖為根據一個實施例的第六多晶片封裝之一部分 的側剖面視圖。
第7圖為根據一個實施例的於較大島狀物上方在裝置晶圓上的一組小晶片之側剖面視圖。
第8圖為根據一個實施例的連接至較大島狀物的小晶片之側剖面視圖。
第9圖為根據一個實施例的於基底晶片上方之小晶片和較大島狀物的小晶片之側剖面視圖。
第10圖為根據一個實施例的第9圖之已組裝晶片的側剖面視圖。
第11圖為根據一個實施例的納入積體混合半導體晶片封裝之運算裝置的區塊圖。
【發明內容及實施方式】
島狀物轉移可轉移具有高密度電連結之薄晶片。由於這些電連結在互連堆疊中，連結長度比路由經過封裝更短。換言之，經過晶片上路由所做的電連結比經過封裝所做的那些更短。藉由將多個島狀物彼此堆疊，與簡單的單層島狀物相比，大幅減少互連距離。較長距離會犧牲功率及信號完整性。
如在此所述，可整合多層不同的矽島。可將不同的技術放在相同晶片上，或可將不同的設計區塊放在其他晶片上方。這得以將不同圖形或某些其他不同的產品安裝在相同的主機晶片上來創造出針對不同市場或針對不同系統整合商的不同封裝。舉例而言，不同的伺服器製造商可能希 望使用具有相同主機晶片的不同島狀物來因應不同的連結、通訊、圖形、或運算用途。
可透過將不同材料及技術整合在相同的封裝晶片上來增進眾多裝置及裝置的應用。例如，可結合不同製程節點、不同IP區塊、具有不同面積尺寸的晶片、或異質材料以因應不同的應用。此整合會產生成本及性能效益。
如此所述，可以層級方式堆疊三或更多層。可垂直堆疊不同的晶片且同時被正常的金屬連結及電介質氧化物所圍繞。任何接合至基底晶圓的單一島狀物亦可具有與其接合的一或更多個島狀物。在此所述之堆疊島狀物方式允許將多種技術整合到單一晶片中。即使是否則不可能在基底晶片之相同技術上的技術仍可使用堆疊島狀物整合到基底晶片中。
於所述島狀物轉移中，可實現製程選擇性及部分層轉移。可在晶圓級將功能性島狀物接合至主晶片。在晶圓級的接合允許薄島狀物(數十微米或更少的厚度)被準確地放置在主裝置晶圓上。可電連接島狀物及主晶片來形成功能性裝置。
第1圖為多晶片封裝之一部分的側剖面圖。有具有兩層堆疊島狀物之較低基底晶片102。一層在另一層上方。在此例中，在互相接合島狀物之後施加一層互連108。
尤其，在基板104上形成基底晶片102。然而，實施例可應用於無基板或基板已移除的晶片。基底晶片之底部結構可為重分佈層、模塑料、或某些其他材料。基底晶片 具有在晶片電路105上方且相對於基板104之多個金屬層106。在層間介電質(ILD)之內及之間形成金屬層。島狀物放置在金屬層之內及之間。島狀物的形式為不同類型之小晶片。在島狀物上方形成互連的頂部金屬層108以將島狀物及基底晶片連接到外部組件。垂直通孔110或柱體將基底晶片連接至頂部互連層，同時其他垂直通孔112將島狀物連接至頂部互連層。
在此範例中，在一側單島狀物114放置於一些金屬層106上方。島狀物面朝上，使得底側基板朝向基底晶片基板。島狀物內嵌於介電質中並藉由垂直通孔連接至頂部金屬層108。雖僅顯示一個通孔，可有更多。通孔可用來連接島狀物到外部組件及到基底晶片。如所示，有耦合到與至島狀物114之通孔112相同的頂部金屬層108之第二垂直通孔116。第二通孔延伸至較低金屬層106並可用來直接耦合島狀物至基底晶片或至任何其他組件或連接至金屬層的連結。
在基底晶片之繪示部分的相對側上，兩個額外的島狀物130及132放置在基底晶片102上方於金屬層106與108之間並也覆蓋在介電質中。這兩個額外的島狀物也顯示成如相對側上的晶片114般面朝上。在此情況中，這兩個島狀物以一個疊在另一個上方地設置以在基底晶片上方形成兩個面朝上的小晶片堆疊。這些晶片為不同尺寸且可為以相同或不同技術製造而成的不同類型。由於不同的尺寸，較大較低的晶片可具有在較小較高層晶片旁通過的路 由以連接到頂層。
在基底晶片之繪示部分的中央中，一個大島狀物124安裝在基底晶片之金屬層106上方。該較大島狀物建立在面向基底晶片的基板128上，使較大島狀物如所示般面朝上。兩個額外較小的島狀物120及122安裝在較大島狀物128上方並且也面朝上地安裝。如所示，這三個島狀物皆面朝上地安裝，以利用在每一個晶片上方的垂直通孔製作連結。晶片可使用通過頂部金屬層的垂直通孔互相連接並連接至基底晶片。這些連結係在基底晶片上方安裝晶片後才加入。
第2圖為具有島狀物之基底晶片的剖面側視圖，其顯示以面朝下的組態接合第二層晶片島狀物。這允許在大晶片島狀物頂部上的額外互連。此組態可能製造上更複雜，但其提供兩層島狀物之間更短的連結。另外，在兩層晶片之間移動資料不需要基底晶片的路由資源。信號路徑也更短，且在島狀物上方之區域中的信號資源可供其他路由利用。
第2圖顯示具有示於圖底部之基板104的相同基底晶片102。在基底晶片之此部分的一側上之面朝上島狀物114如同在第1圖中般與垂直通孔112連接至頂部金屬層108。此金屬層可連接島狀物114至外部或內部資源。一個垂直通孔110連接基底晶片至頂部金屬層且另一個垂直通孔114連接基底晶片至島狀物。
晶片的另一側具有兩層島狀物240及242。然而，與 第1圖相反，在此情況中，島狀物為面對面。較低層晶片242的頂層面朝較高層晶片240之頂層。這允許兩個晶片之間的直接連結244。另外，較低晶片可製造至基底晶片的頂部金屬層108之直接連結246。較高晶片可製造至基底晶片之較低金屬層之直接連結(未顯示)。
在基底晶片之中央中，有在面向基底晶片基板之基板228上的較大島狀物224。較大島狀物如在第1圖之範例中般面朝上安裝。還有兩個較小的島狀物220及222，在此情況中它們面朝下安裝。較小的島狀物面向較大的島狀物，使得較小島狀物與較大島狀物面對面。這允許每一個小島狀物之頂層至較大島狀物之頂層之間的直接連結230。針對外部連結，可形成從大島狀物之面(face)至頂部金屬層108的其他垂直通孔232。面對面組態提供島狀物之間的短直接連結。
第3圖為基底晶片之側視剖面圖，其顯示其中所有島狀物面朝下且較大島狀物堆疊在較小島狀物頂部上之第三組態。這免除島狀物之間的直接互連但提供至基底晶片的直接連結。
基底晶片102已形成於或附接至基板104。基底晶片具有晶片電路105及在電路上方之金屬層106。在一側上，島狀物314面朝下地安裝在金屬層106及108之間並被ILD或某些其他介電質材料包圍。面朝下的晶片可使用將其鏈接至較低金屬層106的直接垂直連結312。此連結允許該島狀物直接連接至基底晶片或透過金屬層至其他島 狀物的任何者。直接連結亦可透過金屬層連接至垂直通孔314，其連接至頂部金屬層108以將島狀物連接至外部組件。雖僅顯示至島狀物之一個連結312，通常會有更多且每一個連結可相異地耦合至基底晶片、至另一個島狀物、或外部。
在晶片的另一端，兩個島狀物330及332面朝下地堆疊於兩個不同層的金屬層中。亦可使用通孔或柱體334及336透過ILD直接連接島狀物。在金屬層，取決於晶片的目的及用途，晶片可互相連接或至基底晶片或至外部組件。
在晶片中央，有三個島狀物，金屬層的在一層有兩個320、322而另一層有較大晶片324。這些也全都面朝下安裝，使得基板被引導遠離基底晶片之基板104。通孔或柱體326及328用來連接晶片至基底晶片的金屬層106。金屬層可用來製造至這三個一組的其他晶片、至其他島狀物、至基底晶片、或外部。
第4圖以基底晶片102之剖面側視圖顯示第四組態，其具有在底部之基板104及在各種組態中之島狀物。在此情況中，如在第1圖中般於一側上有單一島狀物114且如在第2圖中般於另一側上有兩個堆疊的島狀物240及242。在基底晶片的中央，小島狀物420及422在較低層面朝上而大島狀物424面朝下地安裝在較小島狀物上方。這允許大島狀物424透過短直接連結直接連接至小島狀物420及422兩者且其允許大島狀物透過至基底晶片之金屬 層106的直接連結432直接連接至基底晶片。這些垂直通孔或柱體432可形成在小島狀物之間或任一側上。
第5圖顯示具有嵌入ILD中之島狀物的基底晶片之一部分的側視剖面圖中之第五組態。在此情況中，基底晶片102如在第1圖中般於一側上有單一島狀物114且如在第1圖中般在另一端有各在金屬層之不同層上的兩個堆疊島狀物130及132。
在此組態中，在基底晶片中央的三個島狀物為背對背。較大島狀物528在較接近基底晶片基板之金屬層的較低層。將之設置成使得該較大島狀物之面朝向基底晶片及較低金屬層。因此得以製造至基底晶片之金屬層的直接連結526。兩個較小島狀物在金屬層的較高層並且設置成面朝較高金屬層。從較高島狀物之面製造至基底晶片之頂部金屬層108的直接連結528。由於在不同層的島狀物之基板互相面對面，所以島狀物之間沒有連結。然而，取決於實作，可製造穿過晶片基板之穿矽通孔(TSV)來連接堆疊之背對背晶片。這種TSV連結不需要基底晶片之任何金屬層路由並提供兩個島狀物之間快速的短互連。
第6圖顯示具有在電路兩側上之島狀物的一種替代基底晶片之一部分的側剖面圖。第6圖顯示將在此討論的原理應用於晶片兩側的一種範例。可將島狀物之多堆疊放置於基底晶片的主動矽之兩側上。在所示實施例。中，已薄化或移除原始基板或核心並以由堆積薄膜或某些其他材料製成的重分佈層660取代。然而，可使用在晶片堆疊頂部或 底部之額外的處置或承載晶圓。這可幫助提供熱量或熱管理且用於封裝晶片堆疊。
更詳細參照第6圖，基底晶片602具有嵌入式電路層605及在電路上方的多層金屬層606及608。亦有在電路下方的多層金屬層660及658。基底晶片具有以單獨或堆疊方式置於一些金屬層上方的島狀物。在此範例中，島狀物在如第1圖中般相同的組態中，然而，可使用第1至5圖中所述的任何組態並可以不同方式結合晶片。
如所示，一端有連接至頂部金屬層608的單一面朝上島狀物614。另一端有在堆疊組態中亦直接連接至頂部金屬層之兩個面朝上島狀物。基底晶片602之中央有三個面朝上安裝的島狀物。較大島狀物624在較低層而兩個較小島狀物620及622安裝在較大晶片上方的較高層。以和第1圖之範例類似地組態這些島狀物且第1圖中的說明同樣適用於這些島狀物。
在基底晶片的另一側或底側上，在較低重分佈層660下方，將額外的島狀物安裝在底部金屬層660及658之間且亦在底部ILD之內。以一種面朝下的方式安裝這些島狀物，使其面朝基底晶片而非外金屬層658。在此情況中，島狀物652、654、及656皆在金屬層的相同層且未經堆疊。然而，可使用任何堆疊組態及方位。島狀物可面朝上或面朝下。堆疊島狀物可面朝相同方向或不同方向並可面對面或背對背。可組合這些方位來以不同晶片組合提供不同功能。
第7至10圖顯示用於將小島狀物晶片組合成堆疊並將堆疊放置在一個位置使堆疊可完全嵌入基底晶片內之示範程序。這些圖為第1至6圖之任何者及其之任何可能之變異或組合的多晶片封裝製程中不同階段的剖面側視圖。第7圖為形成在裝置晶圓702上之一組小晶片704的側剖面圖。裝置晶圓為其上已形成有晶片之基板並牢固承載晶片。晶片已覆蓋在介電質706中並藉由切割、劃線(scribing)、或蝕刻分切，因而有穿過晶片及晶圓702之劃線溝渠或鋸縫。
在此範例中，晶片形容為小的，僅意味著它們小於基底晶片以及它們即將附接至之較大島狀物。裝置晶圓含有將被轉移到已形成於基底晶片晶圓上之晶片的許多小晶片。晶片可為功能性材料，將之與基底晶圓整合有益。這種功能性材料的範例可包括矽、鍺、碳化矽、III-V族、及III族氮化物化合物半導體。由於小晶片獨立形成在個別晶圓上，可使用和其他島狀物不同的技術、不同的材料、或不同的程序節點來形成它們且其與基底晶片不同。小晶片可為最佳和基底晶圓分開形成之功率、射頻、光學、記憶體、或其他類型的裝置。
小島狀物704附接至臨時載體708以供處置。可在分切之前及在晶片之間施加ILD之間附接它們至臨時載體。可形成穿過基板之穿矽通孔以容許穿過在晶片背側上之基板702的連結。針對面對面的組態，可倒置裝置晶圓702並附接基板至臨時載體110。替代地，針對面對面連結， 可使用島狀物形成於其上之裝置晶圓來處置島狀物。
如所示，由載體覆蓋晶片的前側並暴露出晶圓702之背側。將此裝置晶圓接合至臨時載體晶圓以便藉由載體處置晶圓。可選擇臨時黏合劑以承受在研磨晶圓期間可能導致的任何機械力量以及在晶圓薄化(未圖示)或任何其他機械或熱處理期間的任何熱或機械過載。這些力量可包括剪切力、壓縮力、拉伸力等等。亦選擇臨時黏合劑以便在需要時自載體輕易鬆離晶片。這樣的黏合劑之一種類別為聚合物黏合劑。聚合物黏合劑可包括聚甲基丙烯酸酯(polymethacrylate)、聚丙烯酸酯(polyacrylates)、聚苯乙烯(polystyrenes)、聚倍半矽氧烷(polysilsesquioxanes)、聚矽氧烷(polysiloxanes)、聚降冰片烯(polynorbornene)、聚酰亞胺(polyimides)、聚苯並噁唑(polybenzoxazole)、環氧樹脂(epoxies)、酚醛清漆(novolac)、苯並環丁烯(benzocyclobutene)、及聚碳酸酯(polycarbonates)。無機黏合劑可包括H佈植矽(或以其他揮發性物種佈植之矽)或非晶Si：H。
使用臨時載體708將小島狀物704對準在較大島狀物714上方。此較大島狀物亦可形成在基板712上並接著附接至臨時載體718。在此範例中，晶片的面附接至載體以供背對背連結，然而，基板可附接至臨時載體或可使用裝置晶圓。雖僅顯示一個大島狀物及兩個小島狀物，可執行所述程序而使這種島狀物之晶圓的一部分或全部可在一個操作中一起附接。僅顯示若干晶片以簡化圖示。
前面曾提及，可增加「穿晶片通孔」至任何或所有島狀物的背側以允許直接連接島狀物以供背對背組態。這可在晶圓薄化之後進行，使得島狀物夠小而得以輕易嵌入金屬層內。可將穿晶片通孔鑽孔、蝕刻、或穿孔(bore)通過背側基板或晶圓以和晶片的前端電路或和其他穿晶片通孔接觸。接著以諸如Cu、Ti、或Ta的金屬填充鑽孔以製造連結。可滿溢(overfill)這些孔以便暴露出在通孔頂部的金屬表面。
第8圖顯示在將兩個臨時載體708及718在一起以互相附接島狀物之後的程序階段。在此情況中，相互附接晶片的基板702及712。可使用黏合劑或金屬接合技術來進行此。針對面對面或通孔至通孔的連結，可使用銲接或金屬壓縮接合來將晶片附接在一起。在附接晶片之後，已移除較低的臨時載體718。可使用頂側臨時載體708來處置該組合。替代地，為了顛倒堆疊中晶片的位置，可移除頂側載體並使用底側載體來處置堆疊。
第9圖為晶片704及714及臨時載體708對準於基底晶片724上方使得較低及較大島狀物面向下於基底晶片金屬層上方的圖。較大基底晶片724也已形成於基底晶片晶圓722上。基底晶圓722亦具有一個下層堆疊。有垂直導電柱726，其形成對堆疊之較低層晶片714之面側連結或通孔716之著陸墊。基底晶片具有導電重分佈層或具有於晶片上方之導線或跡線的其他金屬或導電層。
在如第10圖中所示般之對準之後，例如藉由朝基底 晶片移動載體晶圓將兩個晶圓708及722集合在一起。可使用各種不同的接合機制來連接小島狀物堆疊至基底晶片。在一些實施例中，連同晶粒成長使用穿過接合邊界之金屬交互擴散(inter-diffusion)。在此情況中，由於材料之間的擴散率為溫度相依，較高的溫度會造成較快且較強的接合。然而，較高溫度亦會影響晶片及甚至在交互金屬擴散接合附近的那些者(諸如在混合接合介面的ILD)之其他材料特性。使用在此所述的較低溫度減少或排除對非接合材料之材料的任何負面影響。
在一些實施例中，並未施加熱量且在室溫接合金屬。在其他實施例中，將溫度升高至100℃或甚至200℃或至這兩者間的某個溫度。這促進金屬間的擴散而不損壞其他材料。在使用於此所述之混合接合來接合金屬之後，可移除具有未接合之晶片的臨時載體。在一些實施例中，在分離之前可允許冷卻已接合的金屬。這會提供甚至更強的金屬至金屬接合。當如第10圖中所示般移除臨時載體708時，經附接的島狀物維持金屬接合或黏合劑接合至基底晶片。進一步處理基底晶圓以將已轉移的島狀物完全嵌入到互連堆疊中。如第1至6圖中所示，進一步的處理包括額外的介電質134、額外的導電柱或通孔及導電接觸墊或線以連接其他組件。如所示，較小的島狀物完全嵌入基底晶片的ILD內。這允許特別的功能及特殊晶片得以併入較大晶片裝配而不改變基底晶片之封裝及其他處理態樣。
在此範例中，在基底晶片724上僅顯示三個島狀物 704及714。通常，會有更多。這些晶片與許多其他晶片一起形成在一個晶圓上。據此，功能性晶片及基底晶片可被承載於其個別晶圓上並以一個群組般操縱。可使用晶圓處置件執行轉移操作以便在一個操作中將許多小晶片轉移至許多基底晶片。可接著移動臨時載體以將更多小晶片轉移至相同基底晶片晶圓的不同位置或可移動臨時載體以將小晶片轉移至不同基底晶片晶圓的晶片。
第11圖繪示根據本發明之一個實作的運算裝置100。運算裝置100容納板子2。板子2包括若干組件，包括但不限於處理器4及至少一個通訊晶片6。處理器4物理及電性耦合至板子2。在一些實作中，該至少一個通訊晶片6亦物理及電性耦合至板子2。在進一步實作中，通訊晶片6為處理器4的一部分。
取決於其之應用，運算裝置100可包括可或可不物理及電性耦合至板子2之其他組件。這些其他組件包括，但不限於，依電性記憶體(如DRAM)8、非依電性記憶體(如ROM)9、快閃記憶體(未圖示)、圖形處理器12、數位信號處理器(未圖示)、加密處理器(未圖示)、晶片組14、天線16、諸如觸控螢幕顯示器之顯示器18、觸控螢幕控制器20、電池22、音頻編解碼(未圖示)、視頻編解碼(未圖示)、功率放大器24、全球定位系統(GPS)裝置26、羅盤28、加速計(未圖示)、陀螺儀(未圖示)、揚聲器30、相機32、及大量儲存裝置(諸如硬碟機)10、光碟(CD)(未圖示)、數位多功能碟(DVD)(未圖示)、及諸如此類。這些 組件可連接至系統板2、安裝至系統板、或與任何其他組件結合。
通訊晶片6致能無線及/或有線通訊以供傳輸資料往返運算裝置100。「無線」一詞及其衍生詞可用來敘述電路、裝置、系統、方法、技術、通訊通道、等等，其可透過使用通過非固體媒介之經調變的電磁輻射來傳遞資料。該詞彙並不意味著關聯的裝置不含有任何電線，雖然在一些實施例中，它們可能沒有。通訊晶片6可實施任何若干無線或有線標準或協定，包括但不限於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、乙太網路及其衍生者，還有指定為3G、4G、5G及更往後者之任何其他無線及有線協定。運算裝置100可包括複數個通訊晶片6。例如，第一通訊晶片6可專用於短程無線通訊，諸如Wi-Fi及藍芽，且第二通訊晶片6可專用於較長程無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其他者。
運算裝置100之處理器4包括封裝於處理器4內的積體電路晶片。在本發明的一些實作中，處理器、記憶體裝置、通訊裝置、或其他組件的積體電路晶片包括或封裝有一或更多個島狀物。「處理器」一詞可指處理來自暫存器及/或記憶體之電子資料以將電子資料轉變成可儲存在存器及/或記憶體中之其他電子資料的任何裝置或裝置的一 部分。
在各種實作中，運算裝置100可為膝上型電腦、上網本、筆記型電腦、超極本(ultrabook)、智慧型電話、平板電腦、個人數位助理(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描機、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位視頻記錄器。在進一步的實作中，運算裝置100可為處理資料之任何其他電子裝置，包括可攜帶式裝置。
實施例可實施為一或更多個記憶體晶片、控制器、中央處理單元(CPU)、使用母板之微晶片或積體電路、特殊應用積體電路(ASIC)、及/或現場可編程閘陣列(FPGA)的一部分。
對於「一個實施例」、「示範實施例」、「各種實施例」、等等之參照指示如此所敘述之本發明的實施例可包括特定特徵、結構、或特性，但並非每一個實施例絕對包括該特定特徵、結構、或特性。此外，一些實施例可有針對其他實施例所敘述的一些、所有、或全無特徵。
在下列說明及申請專利範圍中，可使用「耦合」一詞，連同其衍生詞。「耦合」用來指兩或更多個元件共同合作或彼此互動，但它們可能或可能沒有在兩者之間的中介物理或電性組件。
如在申請專利範圍中所使用，除非另有所指，用以敘述一個共同元件之序數形容詞「第一」、「第二」、「第三」、等等的使用，僅指示指稱類似元件的不同實例 (instance)，且非旨在暗示如此所述之元件必須有既定順序，無論以時間、空間、排名、或任何其他方式而言。
圖示及前述說明提出實施例的範例。熟悉此技藝者應可理解到所述元件之一或更多者很可能結合成單一個功能性元件。替代地，某些元件可分裂成多個功能性元件。來自一個實施例的元件可添加至另一個實施例。例如，可改變在此所述之程序的順序且不限於在此所述之方式。再者，不需以所示順序實施任何流程圖的動作；也非一定得執行所有動作。並且，不相依於其他動作的那些動作可與該其他動作平行執行。實施例的範疇決不限於這些特定範例。各種變異，無論在說明書中明確提出與否，諸如結構、尺寸、材料使用之差異，皆有可能。實施例的範疇至少如由所附之申請專利範圍所定般寬廣。
下列範例有關於進一步的實施例。不同實施例的各種特徵可有各種組合，其中包括一些特徵而非其他特徵以符合各種不同應用。一些實施例有關於一種多晶片封裝，其包括基底晶片，基底晶片具有在頂側電路上方之複數個金屬層，置於基底晶片上在金屬層的第一層之第一小晶片，置於基底晶片上於第一小晶片上方在金屬層的第二層之第二小晶片，於金屬層內之複數個金屬路由線及通孔以連接第一小晶片和第二小晶片至基底晶片，以及覆蓋基底晶片及小晶片在一起的封裝。
於進一步的實施例中，第一小晶片及第二小晶片各具有於背側上之一個基板及相對於背側的前側，且其中第一 小晶片及第二小晶片具有兩個前側之一者面向基底晶片，兩個背側面向基底晶片，第一小晶片前側面向基底晶片且第二小晶片前側不面向基底晶片，或者第一小晶片前側面向基底晶片且第二小晶片前側面向基底晶片。
於進一步的實施例中，第一小晶片大於第二小晶片，該封裝進一步包含第三小晶片，其置於基底晶片上於第一小晶片上方在金屬層之第二層。
於進一步的實施例中，第一小晶片小於第二小晶片，該封裝進一步包含第三小晶片，其置於基底晶片上於金屬層之第一層。
進一步的實施例包括在金屬層內之額外的金屬路由線及通孔以連接基底晶片至外部組件。
進一步的實施例包括在金屬層內之額外的金屬路由線及通孔以連接第二小晶片至外部組件。
於進一步的實施例中，第二小晶片形成在晶圓上，附接至臨時載體，使用臨時載體對準在第一小晶片上方，並使用臨時載體施加至第一小晶片，第二小晶片具有至第一小晶片的混合金屬接合。
進一步的實施例包括於基底晶片上在將接合至小晶片的位置上之著陸墊，著陸墊形成於介電層上方，以及在第一小晶片上之金屬接點以接合至著陸墊。
進一步的實施例包括覆蓋第一小晶片、第二小晶片、基底晶片及金屬路由層之介電質。
於進一步的實施例中，藉由金屬壓縮將第一小晶片接 合至基底晶片。
一些實施例有關於一種方法，其包括將在第一晶圓上之第一複數個小晶片附接至第一臨時載體，使用第一臨時載體將小晶片對準於在第二晶圓上之第二複數個小晶片，使用第一臨時載體來將第一複數個小晶片施加至第二複數個小晶片而使第一小晶片之子集接合至個別的第二小晶片，分開第一臨時載體使得第一已接合小晶片之子集附接至個別的第二小晶片並以第一臨時載體分開其餘的第一小晶片，將第二複數個小晶片附接至第二臨時載體，使用第二臨時載體將第二複數個小晶片對準於在基底晶圓上之複數個較大的基底晶片，使用第二臨時載體來將第二小晶片施加至基底晶片而使第二小晶片之子集接合至個別的基底晶片，分開第二臨時載體使得已接合的第二小晶片之子集附接至個別的基底晶片並以該臨時載體分開其餘的第二小晶片，分切基底晶片，以及封裝基底晶片。
於進一步的實施例中，施加第一小晶片進一步包含將第一小晶片壓抵於第二小晶片。
於進一步的實施例中，施加進一步包含加熱第一小晶片同時壓住第一小晶片，加熱至小於焊接回流溫度之溫度。
於進一步的實施例中，附接第一臨時載體至第一小晶片之前側，該方法進一步包含形成穿過第一小晶片之背側的通孔以連接至個別的第二小晶片。
於進一步的實施例中，附接第一臨時載體至第一小晶片之背側，該方法進一步包含於第一小晶片之前側上形成 穿矽通孔以連接至個別的第二小晶片。
於進一步的實施例中，第一小晶片子集和第二小晶片子集之間的接合為金屬壓縮接合。
進一步的實施例包括使用第一製造技術形成第一複數個小晶片並使用與第一製造技術不同的第二製造技術形成複數個基底晶片。
一些實施例有關於一種運算系統，其包括系統板，連接至系統板的大量記憶體，連接至系統板的通訊晶片，以及連接至系統板的多晶片封裝，該封裝包括基底晶片，基底晶片具有在頂側電路上方之複數個金屬層，置於基底晶片上在金屬層的第一層之第一小晶片，置於基底晶片上於第一小晶片上方在金屬層的第二層之第二小晶片，於金屬層內之複數個金屬路由線及通孔以連接第一小晶片和第二小晶片至基底晶片，以及覆蓋基底晶片及小晶片在一起的封裝。
於進一步的實施例中，第一小晶片小於第二小晶片，該封裝進一步包含置於基底晶片上於金屬層之第一層的第三小晶片。
進一步的實施例包括覆蓋第一小晶片、第二小晶片、基底晶片及金屬路由層之介電質。
102‧‧‧基底晶片
104‧‧‧基板
105‧‧‧晶片電路
106‧‧‧金屬層
108‧‧‧頂部金屬層
110‧‧‧垂直通孔
112‧‧‧垂直通孔
114‧‧‧島狀物
116‧‧‧第二垂直通孔
120‧‧‧島狀物
122‧‧‧島狀物
124‧‧‧島狀物
128‧‧‧基板
130‧‧‧島狀物
132‧‧‧島狀物

Claims (20)

  1. 一種多晶片封裝，包含：基底晶片，該基底晶片具有在頂側電路上方之複數個金屬層；第一小晶片，其置於該基底晶片上該金屬層的第一層；第二小晶片，其置於該基底晶片上於該第一小晶片上方，在該金屬層的第二層；於該金屬層內之複數個金屬路由線及通孔，其將該第一小晶片和該第二小晶片連接至該基底晶片；以及將該基底晶片及該小晶片一起覆蓋的封裝。
  2. 如申請專利範圍第1項之封裝，其中該第一小晶片及該第二小晶片各具有於背側上之基板及相對於背側的前側，且其中該第一小晶片及該第二小晶片具有面向該基底晶片之該兩個前側之一者，該兩個背側面向該基底晶片，該第一小晶片前側面向該基底晶片且該第二小晶片前側不面向該基底晶片，或者該第一小晶片後側面向該基底晶片且該第二小晶片前側面向該基底晶片。
  3. 如申請專利範圍第1項之封裝，其中該第一小晶片大於該第二小晶片，該封裝進一步包含第三小晶片，其置於該基底晶片上，於該第一小晶片上方，該金屬層之該第二層。
  4. 如申請專利範圍第1項之封裝，其中該第一小晶片小於該第二小晶片，該封裝進一步包含第三小晶片，其 置於該基底晶片上該金屬層之該第一層。
  5. 如申請專利範圍第1項之封裝，進一步包含在該金屬層內之額外的金屬路由線及通孔，以連接該基底晶片至外部組件。
  6. 如申請專利範圍第1項之封裝，進一步包含在該金屬層內之額外的金屬路由線及通孔，以連接該第二小晶片至外部組件。
  7. 如申請專利範圍第1項之封裝，其中該第二小晶片形成在晶圓上，附接至臨時載體，使用該臨時載體對準在該第一小晶片上方，並使用該臨時載體施加至該第一小晶片，該第二小晶片具有至該第一小晶片的混合金屬接合。
  8. 如申請專利範圍第7項之封裝，進一步包含於該基底晶片上接合至小晶片的位置之著陸墊，該著陸墊形成於介電層上方，以及在該第一小晶片上之金屬接點以接合至該著陸墊。
  9. 如申請專利範圍第1項之封裝，進一步包含覆蓋該第一小晶片、該第二小晶片、該基底晶片及該金屬路由層之介電質。
  10. 如申請專利範圍第6項之封裝，其中藉由金屬壓縮將該第一小晶片接合至該基底晶片。
  11. 一種方法，包含：將在第一晶圓上之第一複數個小晶片附接至第一臨時載體； 使用該第一臨時載體將該小晶片對準於在第二晶圓上之第二複數個小晶片；使用該第一臨時載體將該第一複數個小晶片施加至該第二複數個小晶片而使該第一小晶片之子集接合至個別的第二小晶片；分開該第一臨時載體使得該第一已接合小晶片之子集附接至個別的第二小晶片並以該第一臨時載體分開該其餘的第一小晶片；將該第二複數個小晶片附接至第二臨時載體；使用該第二臨時載體將該第二複數個小晶片對準於在基底晶圓上之複數個較大的基底晶片；使用該第二臨時載體將該第二小晶片施加至該基底晶片而使該第二小晶片之子集接合至個別的基底晶片；分開該第二臨時載體使得該已接合的第二小晶片之子集附接至個別的基底晶片並以該臨時載體分開其餘的該第二小晶片；分切該基底晶片；以及封裝該基底晶片。
  12. 如申請專利範圍第11項之方法，其中施加該第一小晶片進一步包含將該第一小晶片朝該第二小晶片施壓。
  13. 如申請專利範圍第12項之方法，其中施加進一步包含施壓該第一小晶片時加熱該第一小晶片，加熱至小於焊接回流溫度之溫度。
  14. 如申請專利範圍第11項之方法，其中將該第一臨時載體附接至該第一小晶片之該前側，該方法進一步包含形成穿過該第一小晶片之該背側的通孔以連接至個別的第二小晶片。
  15. 如申請專利範圍第11項之方法，其中將該第一臨時載體附接至該第一小晶片之該背側，該方法進一步包含於該第一小晶片之該前側上形成穿矽通孔以連接至個別的第二小晶片。
  16. 如申請專利範圍第11項之方法，其中該第一小晶片子集和該第二小晶片子集之間的接合為金屬壓縮接合。
  17. 如申請專利範圍第11項之方法，進一步包含使用第一製造技術形成該第一複數個小晶片並使用與該第一製造技術不同的第二製造技術形成該複數個基底晶片。
  18. 一種運算系統，包含：系統板；連接至該系統板的大量記憶體；連接至該系統板的通訊晶片；以及連接至該系統板的多晶片封裝，該封裝包括基底晶片，該基底晶片具有在頂側電路上方之複數個金屬層，置於該基底晶片上該金屬層的第一層之第一小晶片，置於該基底晶片上該金屬層的第二層之該第一小晶片上方之第二小晶片，於該金屬層內之複數個金屬路由線及通孔，以連接該第一小晶片和該第二小晶片至該基底晶片，以及將該 基底晶片及該小晶片一起覆蓋的封裝。
  19. 如申請專利範圍第18項之系統，其中該第一小晶片小於該第二小晶片，該封裝進一步包含置於該基底晶片上於該金屬層之該第一層的第三小晶片。
  20. 如申請專利範圍第19項之系統，進一步包含覆蓋該第一小晶片、該第二小晶片、該基底晶片及該金屬路由層之介電質。
TW105125785A 2015-09-25 2016-08-12 半導體元件中之功能性晶片島狀部的積體堆疊層 TW201724408A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/052494 WO2017052658A1 (en) 2015-09-25 2015-09-25 Integrated stacked strata of functional die islands in a semiconductor device

Publications (1)

Publication Number Publication Date
TW201724408A true TW201724408A (zh) 2017-07-01

Family

ID=58387069

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105125785A TW201724408A (zh) 2015-09-25 2016-08-12 半導體元件中之功能性晶片島狀部的積體堆疊層

Country Status (2)

Country Link
TW (1) TW201724408A (zh)
WO (1) WO2017052658A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI841266B (zh) * 2022-03-08 2024-05-01 聯發科技股份有限公司 天線封裝

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020124580A1 (de) * 2020-03-27 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer bonding method
US11437344B2 (en) 2020-03-27 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer bonding method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872635B2 (en) * 2001-04-11 2005-03-29 Sony Corporation Device transferring method, and device arraying method and image display unit fabricating method using the same
RU2010152355A (ru) * 2008-05-22 2012-06-27 Коннектор Оптикс (Ru) Способ для прикрепления оптических компонентов на интегральные схемы на основе кремния
TWI475663B (zh) * 2009-05-14 2015-03-01 Qualcomm Inc 系統級封裝
EP2339614A1 (en) * 2009-12-22 2011-06-29 Imec Method for stacking semiconductor chips
US20140001583A1 (en) * 2012-06-30 2014-01-02 Intel Corporation Method to inhibit metal-to-metal stiction issues in mems fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI841266B (zh) * 2022-03-08 2024-05-01 聯發科技股份有限公司 天線封裝

Also Published As

Publication number Publication date
WO2017052658A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
TWI706526B (zh) 藉由混合接合之半導體晶片與另一晶片的組合
TWI848495B (zh) 微電子總成
US11901330B2 (en) Microelectronic assemblies
US20240128255A1 (en) Microelectronic assemblies
US20220254754A1 (en) Microelectronic assemblies
US11791277B2 (en) Microelectronic assemblies
TWI613740B (zh) 具有較高密度之積體電路封裝結構以及方法
TWI549252B (zh) 具有通橋導電穿孔信號連接之嵌入式多重裝置橋接器
US11817390B2 (en) Microelectronic component having molded regions with through-mold vias
TWI835996B (zh) 基板補片重構選項
US20230207471A1 (en) Composite ic die package including an electro-thermo-mechanical die (etmd) with through substrate vias
US20130313727A1 (en) Multi-stacked bbul package
CN117561599A (zh) 具有背侧管芯到封装互连的微电子组件
TW201724408A (zh) 半導體元件中之功能性晶片島狀部的積體堆疊層
CN115842005A (zh) 包括焊料和非焊料互连的微电子组件
US20230086691A1 (en) Microelectronic assemblies including bridges
US20230197679A1 (en) Microelectronic assemblies including interconnects with different solder materials
EP4203005A2 (en) Through-mold-interconnect structure on an ic die directly bonded to another ic die