CN110648963A - 一种硅通孔互连结构的制备方法 - Google Patents

一种硅通孔互连结构的制备方法 Download PDF

Info

Publication number
CN110648963A
CN110648963A CN201910933910.8A CN201910933910A CN110648963A CN 110648963 A CN110648963 A CN 110648963A CN 201910933910 A CN201910933910 A CN 201910933910A CN 110648963 A CN110648963 A CN 110648963A
Authority
CN
China
Prior art keywords
silicon
holes
filling
interconnection structure
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910933910.8A
Other languages
English (en)
Inventor
曹立强
刘道祥
孙鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201910933910.8A priority Critical patent/CN110648963A/zh
Publication of CN110648963A publication Critical patent/CN110648963A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明属于器件制备技术领域，具体涉及一种硅通孔互连结构的制备方法。该方法包括键合若干器件，形成一堆叠件，并在所述堆叠件的底部键合承载片；刻蚀所述堆叠件形成若干硅孔，并对所述硅孔的侧壁进行绝缘处理；填充所述硅孔，并烧结填充物形成致密材料；依次进行平坦化、布线植球，最后解键合去除所述承载片，形成硅通孔互联结构。该方法通过键合先将各个器件堆叠成型，然后形成硅孔，经填充即可实现硅孔互联结构的导通，且不会出现链接偏移、断路的现象，使硅通孔互联结构具有较好的可靠性。该方法可以减少制备步骤，缩短制备时间和成本。本发明制备得到的硅通孔互联结构不存在通孔互联时的偏移以及连接产生接触阻抗偏大的现象。

Description

一种硅通孔互连结构的制备方法
技术领域
本发明属于器件制备技术领域，具体涉及一种硅通孔互连结构的制备方法。
背景技术
随着单个芯片上元件数目的快速增长，连接它们的互连线密度急剧增加。互连线密度高导致电性能降低，如高互联线电阻和相互串扰等，这些都制约着芯片的发展。为了实现电子封装的高密度化，需要在二维封装的基础上，实现芯片叠层封装的三维封装。与传统封装技术相比，三维封装技术显著提高了封装密度，增加了产品的性能，提高了速度、降低了功耗和噪声，实现了电子设备的小型化和多功能化。
目前，硅通孔技术(TSV)通过在硅圆片上制作出许多垂直互联通孔来实现不同芯片之间的电互联，由于芯片间有更短的互连线，所以圆片级三维集成能实现最小化互连线的延迟，三维TSV封装具有尺寸小、重量轻、效率高、集成度高、功耗低等优点，成为三维封装技术中的关键技术。
现有技术中，TSV孔多采用电镀的方法进行填充，但该方法在同一晶硅片中，无法同时实现对不同深度和不同尺寸的TSV孔的填充，且当单个晶硅片中TSV孔的深度超过300μm时，深度电镀药液离子交换较为困难，无法实现单个晶硅片中TSV孔自底部至顶部的填充即(bottom up填充)。此外，针对堆叠层数较多的情况，不同TSV孔的穿透深度不一样时，需要分别对晶硅片进行TSV填充，然后再进行键合才能实现，但是该方法导致制备周期拉长了数十小时，明显增加了工艺步骤和成本，TSV填充后需要对堆叠的器件进行链接，但在链接过程中易出现偏移、断路的问题。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中的硅通孔互联结构在链接时易出现偏移、断路的问题，硅通孔互联结构的可靠性差，且制备过程繁琐、成本高等缺陷，从而提供了一种硅通孔互连结构的制备方法。
为此，本发明提供了以下技术方案。
本发明提供了一种硅通孔互连结构的制备方法，包括如下步骤，
键合若干器件，形成一堆叠件，并在所述堆叠件的底部键合承载片；
刻蚀所述堆叠件形成若干硅孔，并对所述硅孔的侧壁进行绝缘处理；
填充所述硅孔，并烧结填充物形成致密材料；
依次进行平坦化、布线植球，最后解键合去除所述承载片，形成硅通孔互联结构。
所述烧结的温度为230-250℃，烧结时间为5-60min。
所述填充的方法为喷墨打印填充技术。
进一步地，填充所述硅孔时，所述硅孔的温度为120-170℃。
进一步地，填充所述硅孔的材料的电阻率为(1.6-1.8)×10-8Ω·m。
所述材料为铜/石墨烯纳米颗粒、金纳米颗粒、银纳米颗粒、铜纳米颗粒中的至少一种。
进一步地，对所述硅孔的侧壁进行绝缘处理的步骤包括采用气相沉积技术对所述硅孔进行绝缘处理，然后除去所述硅孔底部的绝缘层。
更进一步地，对所述硅孔的侧壁进行绝缘处理的步骤包括采用气相沉积技术对所述硅孔进行绝缘处理，然后采用表面涂光刻胶和干法刻蚀相结合的工艺除去所述硅孔底部的绝缘层。
所述硅孔的孔径不小于5μm。
所述填充的具体步骤包括，对单个硅孔完全填充后转移至下一个硅孔进行填充直至所有硅孔被完全填充；或，
对各个硅孔进行循环填充直至所有硅孔被完全填充。
进一步地，填充步骤为对单个硅孔完全填充后转移至下一个硅孔进行填充直至所有硅孔被完全填充时，填充之间的时间间隔为0.4-0.6s。
所述填充的具体步骤包括，对单个硅通孔完全填充后转移至下一个硅通孔进行填充直至所有硅通孔被完全填充，即填充时，先固定一个硅通孔对其进行完全填充，然后再固定下一个硅通孔对其进行完全填充；或，
对各个硅通孔进行循环填充直至所有硅通孔被完全填充，即硅通孔喷墨打印填充一次后移至下一个硅通孔进行喷墨打印填充，以此循环填充直至所有硅通孔被完全填充。
所述硅通孔的高度可以根据实际需要进行调整。
所述烧结是对电子封装器件进行的退火韧化处理。
所述沉积的材料为二氧化硅、氮化硅、碳化硅等。
所述填充过程是通过程序预设对硅孔的填充深度进行控制的。
本发明技术方案，具有如下优点：
1.本发明提供的硅通孔互连结构的制备方法，该方法包括键合若干器件，形成一堆叠件，并在所述堆叠件的底部键合承载片；刻蚀所述堆叠件形成若干硅孔，并对所述硅孔的侧壁进行绝缘处理；填充所述硅孔，并烧结填充物形成致密材料；依次进行平坦化、布线植球，最后解键合去除所述承载片，形成硅通孔互联结构。该方法通过键合先将各个器件堆叠成型，然后形成硅孔，经填充即可实现硅孔互联结构的导通，且不会出现链接偏移、断路的现象，使硅通孔互联结构具有较好的可靠性。该方法通过先对器件进行键合再填充的方法减少了制备步骤，缩短了制备时间和成本。本发明制备得到的硅通孔互联结构不存在通孔互联时的偏移以及连接产生接触阻抗偏大的现象。
2.本发明提供的硅通孔互连结构的制备方法，本发明提供的方法在器件链接时无需高温烧结，在230-250℃下退火韧化就可以实现器件间的链接，且在该温度下先烧结便于保护产品内部的器件，避免了因膨胀出现裂片的风险。该方法采用喷墨打印技术进行填充可以同时实现不同深度、不同直径的硅通孔的填充，还可以根据需求选择不同的材料进行填充。
本发明提供的制备方法可以根据实际需要调整硅通孔互联结构的深度，通过采用喷墨打印填充技术对TSV孔进行填充克服了电镀填充无法实现单个晶硅片TSV孔300μm以上深度填充的困难。
3.本发明提供的硅通孔互连结构的制备方法，本发明通过程序预设填充量，使硅通孔的实际填充高度不超过孔的高度，节省了材料，缩短了填充时间。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例1中器件键合后的结构示意图；
图2是本发明实施例1中键合承载片后的结构示意图；
图3是本发明实施例1中形成硅通孔后的结构示意图；
图4是本发明实施例1中用的喷墨打印设备结构图；其中，a为设备的设置图，b为阵列方式示意图；
图5是本发明实施例1中喷墨打印技术第一填充后的结构示意图；
图6是本发明实施例1中喷墨打印技术填充后的结构示意图；
图7是本发明实施例1中喷墨打印技术填充后的结构示意图；
图8是本发明实施例1中喷墨打印技术填充后的结构示意图；
图9是本发明实施例1中布线植球后的结构示意图；
图10是本发明实施例1中解键合除去承载片后的结构示意图；
图11是本发明实施例2中喷墨打印填充第一硅孔后的结构示意图；
图12是本发明实施例2中喷墨打印填充第二硅孔后的结构示意图；
图13是本发明实施例2中喷墨打印填充第三硅孔后的结构示意图；
图14是本发明实施例2中喷墨打印填充第四硅孔后的结构示意图；
图15是本发明实施例3中喷墨打印填充后的结构示意图；
图16是本发明实施例2中喷墨打印填充后的结构示意图；
图17是本发明实施例2中喷墨打印填充后的结构示意图；
图18是本发明实施例2中喷墨打印完全填充后的结构示意图；
附图标记：
1-第一器件；2-第二器件；3-第三器件；4-第四器件；5-承载片；6-第一硅孔；7-第二硅孔；8-第三硅孔；9-第四硅孔。
具体实施方式
提供下述实施例是为了更好地进一步理解本发明，并不局限于所述最佳实施方式，不对本发明的内容和保护范围构成限制，任何人在本发明的启示下或是将本发明与其他现有技术的特征进行组合而得出的任何与本发明相同或相近似的产品，均落在本发明的保护范围之内。
实施例中未注明具体实验步骤或条件者，按照本领域内的文献所描述的常规实验步骤的操作或条件即可进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规试剂产品。
实施例1
本实施例提供了一种硅通孔互连结构的制备方法，包括如下步骤，
利用贴装工艺，分别将第一器件、第二器件、第三器件和第四器件进行键合，如图1所示，然后使用临时键合胶，在底部键合上一个承载片，如图2所示；
使用干法刻蚀技术进行刻蚀得到4个硅孔(即第一硅孔6、第二硅孔7、第三硅孔8和第四硅孔9，其深度分别为四个器件的叠加厚度、三个器件的叠加厚度、两个器件的叠加厚度、一个器件的叠加厚度，在刻蚀硅孔时，刻蚀顺序按照深度由浅至深，刻蚀较深的孔时，使用干膜将已刻蚀好的浅孔覆盖保护好再对深的孔进行刻蚀，待刻蚀结束后，将孔口打开，得到4个深度不同的硅孔)，然后采用低温化学气相沉积技术(PCVD)沉积二氧化硅绝缘层对硅孔进行绝缘处理，使硅孔的侧壁和底部含有绝缘层，然后采用表面涂光刻胶和干法刻蚀相结合的工艺除去硅孔底部的绝缘层，使硅孔的底部不含有绝缘层，实现电互联导通得到硅孔即第一硅孔、第二硅孔、第三硅孔和第四硅孔如图3所示；
采用图4中a所述的喷墨打印设备进行填充，将上述硅孔按照图4中b的阵列方式设定需要填充孔数量和位置，然后以铜纳米颗粒作为填充的材料，使用CCD镜头进行对位；
对设备进行预热，使硅孔的填充温度为150℃，对准硅孔进行喷墨打印填充铜纳米颗粒，采用各个硅孔进行循环填充直至所有硅孔被完全填充的方法，具体为，对第一硅孔进行喷墨打印填充直至其深度与第二硅孔孔底相同，然后对第一硅孔和第二硅孔进行循环喷墨打印填充直至与第三硅孔孔底深度相同，然后对第一硅孔、第二硅孔和第三硅孔进行循环喷墨打印填充直至与第四硅孔孔底深度相同，然后对第一硅孔、第二硅孔、第三硅孔和第四硅孔进行循环喷墨打印填充直至四个硅孔被完全填充，每次喷墨打印的时间间隔为0.5s，其过程见图5-图8；
然后，在250℃下烧结30min，将填充材料铜纳米颗粒熔化形成致密的无缝材料，对其进行抛光研磨使其表面平整，布线植球、解键合，如图9所示，除去承载片后得到硅通孔互联结构，如图10所示。
实施例2
本实施例提供了一种硅通孔互连结构的制备方法，包括如下步骤，
利用贴片工艺，分别将第一器件、第二器件、第三器件和第四器件进行键合，然后使用临时键合胶，在底部键合上一个承载片；
使用干法刻蚀技术进行刻蚀得到4个硅孔(即第一硅孔、第二硅孔、第三硅孔和第四硅孔，其深度分别为四个器件的叠加厚度、三个器件的叠加厚度、两个器件的叠加厚度、一个器件的叠加厚度，在刻蚀硅孔时，刻蚀顺序按照深度由浅至深，刻蚀较深的孔时，使用干膜将已刻蚀好的浅孔覆盖保护好再对深的孔进行刻蚀，待刻蚀结束后，将孔口打开，得到4个深度不同的硅孔)，硅孔的孔径均为10μm，然后采用低温化学气相沉积技术(PCVD)沉积二氧化硅绝缘层，使硅孔的侧壁和底部含有绝缘层，然后采用表面涂光刻胶和干法刻蚀相结合的工艺除去硅孔底部的绝缘层，使硅孔的底部不含有绝缘层，得到硅通孔，即第一硅孔、第二硅孔、第三硅孔和第四硅孔，如图3所示；
采用图4中a所述的喷墨打印设备进行填充，将上述硅孔按照图4中b的阵列方式设定需要填充孔数量和位置，然后以金纳米颗粒作为填充的材料，使用CCD镜头进行对位；
对设备进行预热，使硅孔的填充温度为150℃，对准硅孔进行喷墨打印填充金纳米颗粒，采用对硅孔完全填充后转移至下一个硅孔进行填充直至所有硅孔被完全填充的方法，具体为，先对第一硅孔进行喷墨打印填充直至其完全被填充，然后再依次对第二硅孔、第三硅孔和第四硅孔进行完全填充，每次喷墨打印的时间间隔为0.5s，见图11-图14；
然后，在230℃下烧结退火30min，将填充材料金纳米颗粒熔化形成致密的无缝材料，对其进行抛光研磨使其表面平整，布线植球、解键合，除去承载片后得到硅通孔互联结构。
实施例3
本实施例提供了一种硅通孔互连结构的制备方法，包括如下步骤，
利用贴装工艺，分别将第一器件、第二器件、第三器件和第四器件进行键合，如图1所述，然后使用临时键合胶，在底部键合上一个承载片，如图2所示；
使用干法刻蚀技术进行刻蚀得到4个硅孔(即第一硅孔、第二硅孔、第三硅孔和第四硅孔，其深度均为四个器件的叠加厚度)，然后采用低温化学气相沉积技术(PCVD)沉积二氧化硅绝缘层，使硅孔的侧壁和底部含有绝缘层，然后采用表面涂光刻胶和干法刻蚀相结合的工艺除去硅孔底部的绝缘层，使硅孔的底部不含有绝缘层，得到硅孔，即第一硅孔、第二硅孔、第三硅孔和第四硅孔，如图15所示；
采用图4中a所述的喷墨打印设备进行填充，将上述硅孔按照图4中b的阵列方式设定需要填充孔数量和位置，然后以石墨烯/铜纳米颗粒作为填充的材料，使用CCD镜头进行对位；
对设备进行预热，使硅孔的填充温度为120℃，对准硅孔进行喷墨打印填充金纳米颗粒，采用各个硅孔进行循环填充直至所有硅孔被完全填充的方法，具体为，每个硅孔填充一次后移至下一个硅孔进行填充，当所有硅孔被填充一次后，再以此循环直至所有硅孔被完全填充，每次喷墨打印的时间间隔为0.5s，其过程见图16-图18；
然后，在235℃下烧结退火8min，将填充材料石墨烯/铜纳米颗粒熔化形成致密的无缝材料，对其进行抛光研磨使其表面平整，布线植球、解键合，如图9所示，除去承载片后得到硅通孔互联结构，如图10所示。
实施例4
本实施例提供了一种硅通孔互连结构的制备方法，包括如下步骤，
利用贴装工艺，分别将第一器件、第二器件、第三器件和第四器件进行键合，然后使用临时键合胶，在底部键合上一个承载片；
使用干法刻蚀技术进行刻蚀得到4个硅孔(即第一硅孔、第二硅孔、第三硅孔和第四硅孔，其深度分别为四个器件的叠加厚度、三个器件的叠加厚度、两个器件的叠加厚度、一个器件的叠加厚度，在刻蚀硅孔时，刻蚀顺序按照深度由浅至深，刻蚀较深的孔时，使用干膜将已刻蚀好的浅孔覆盖保护好再对深的孔进行刻蚀，待刻蚀结束后，将孔口打开，得到4个深度不同的硅孔)，然后采用低温化学气相沉积技术(PCVD)沉积二氧化硅绝缘层，使硅孔的侧壁和底部含有绝缘层，然后采用表面涂光刻胶和干法刻蚀相结合的工艺除去硅孔底部的绝缘层，使硅孔的底部不含有绝缘层，得到硅孔，即第一硅孔、第二硅孔、第三硅孔和第四硅孔；
采用喷墨打印设备进行填充，将上述硅孔按照图4中b的阵列方式设定需要填充孔数量和位置，然后以石墨烯/铜纳米颗粒作为填充的材料，使用CCD镜头进行对位；
对设备进行预热，使硅孔的填充温度为120℃，对准硅孔进行喷墨打印填充金纳米颗粒，采用各个硅孔进行循环填充直至所有硅孔被完全填充的方法，具体为，每个硅孔填充一次后移至下一个硅孔进行填充，当所有硅孔被填充一次后，再以此循环直至所有硅孔被完全填充，每次喷墨打印的时间间隔为0.5s；
然后，在235℃下烧结退火8min，将填充材料石墨烯/铜纳米颗粒熔化形成致密的无缝材料，对其进行抛光研磨使其表面平整，布线植球、解键合，除去承载片后得到硅通孔互联结构。
对比例1
本对比例提供了一种硅通孔互连结构的制备方法，包括如下步骤，
使用干法刻蚀技术对第一器件、第二器件、第三器件和第四器件分别进行刻蚀，分别得到四个硅孔，然后采用低温化学气相沉积技术(PCVD)沉积二氧化硅绝缘层，对第一器件、第二器件、第三器件和第四器件的通孔侧壁进行绝缘化处理，硅孔的底部不含有绝缘层，每个器件得到四个硅孔；
采用图4中a所述的喷墨打印设备进行填充，将上述硅孔按照图4中b的阵列方式设定需要填充孔数量和位置，然后以金纳米颗粒作为填充的材料，使用CCD镜头进行对位；
对设备进行预热，使硅孔的填充温度为150℃，对准硅孔进行喷墨打印填充金纳米颗粒，每个器件都是采用对硅孔完全填充后转移至下一个硅孔进行填充直至所有硅孔被完全填充的方法，对四个器件的硅孔进行完全填充；
然后，利用贴装工艺，分别将第一器件、第二器件、第三器件和第四器件进行键合，使用临时键合胶，在底部键合上一个承载片；
在230℃下烧结30min，将填充材料金纳米颗粒熔化形成致密的无缝材料，对其进行抛光研磨使其表面平整，布线植球、解键合，除去承载片后得到硅通孔互联结构。
试验例
本试验例提供了实施例1-4和对比例1制备得到的硅通孔互联结构的性能测试方法和结果，测试方法如下，结果见表1；
硅通孔互联结构封装完成后进行电性测试，由于发生偏移后，接触阻抗偏大，电性功能测试良率会偏低；硅通孔互联结构的电子封装器件的电性测试方法为CP(晶圆测试)和FT(成测)，采用CP和FT两种方法对硅通孔互联结构的可靠性和有效性进行表征，每个方法测试三个样品(每个样品含有2558颗Die)的良率，以三次测试结果的平均值作为测试结果，通过良率来判定硅通孔互联结构封装的可靠性。
采用高低温循环试验、高压蒸煮试验和高温存储试验对硅通孔互联结构进行可靠性试验，试验前后均对硅通孔互联结构的电性进行测试，结果见表1，具体如下，
硅通孔互联结构的高低温循环试验的测试方法(TCT)：从-55～125℃范围内对硅通孔互联结构进行高低温循环试验，每个循环1小时1h/c，共500次，各循环500cls，然后检测硅通孔互联结构的电性性能；
硅通孔互联结构的高压蒸煮试验的测试方法(PCT)：在温度为121±2℃，湿度为100％RH，气压2atm的条件下，放置时间96(-0/+5)h，然后检测硅通孔互联结构的电性性能；
硅通孔互联结构的高温存储试验的测试方法(HTST)：在150(-0/+10)℃的条件下放置1000h，然后检测硅通孔互联结构的电性性能；
表1硅通孔互联结构的性能测试结果
示例 试验前良率(％) TCT良率(％) PCT良率(％) HTST良率(％)
实施例1 93.5 88.5 85.6 88.7
实施例2 92.8 87.9 86.3 86.8
实施例3 93.1 89.2 84.3 83.9
实施例4 93.0 88.3 85.7 84.2
对比例1 80.3 72.6 71.5 70.8
实施例1-4和对比例1在制造过程和使用过程中是没有出现芯片分封层，硅片出现裂纹碎片现象；从表1中可知，实施例1-4制备得到的硅通孔互联结构良率较高，说明可靠性好；经高低温循环试验、高压蒸煮试验和高温存储试验后的良率也较高，说明硅通孔互联结构的可靠性好。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种硅通孔互连结构的制备方法，其特征在于，包括如下步骤，
键合若干器件，形成一堆叠件，并在所述堆叠件的底部键合承载片；
刻蚀所述堆叠件形成若干硅孔，并对所述硅孔的侧壁进行绝缘处理；
填充所述硅孔，并烧结填充物形成致密材料；
依次进行平坦化、布线植球，最后解键合去除所述承载片，形成硅通孔互联结构。
2.根据权利要求1所述的硅通孔互连结构的制备方法，其特征在于，所述烧结的温度为230-250℃，烧结时间为5-60min。
3.根据权利要求1或2所述的硅通孔互连结构的制备方法，其特征在于，所述填充的方法为喷墨打印填充技术。
4.根据权利要求1-3任一项所述的硅通孔互连结构的制备方法，其特征在于，填充所述硅孔时，所述硅孔的温度为120-170℃。
5.根据权利要求1-4任一项所述的硅通孔互连结构的制备方法，其特征在于，填充所述硅孔的材料的电阻率为(1.6-1.8)×10-8Ω·m。
6.根据权利要求5所述的硅通孔互连结构的制备方法，其特征在于，所述材料为铜/石墨烯纳米颗粒、金纳米颗粒、银纳米颗粒、铜纳米颗粒中的至少一种。
7.根据权利要求1-6任一项所述的硅通孔互连结构的制备方法，其特征在于，对所述硅孔的侧壁进行绝缘处理的步骤包括采用气相沉积技术对所述硅孔进行绝缘处理，然后除去所述硅孔底部的绝缘层。
8.根据权利要求1-7任一项所述的硅通孔互连结构的制备方法，其特征在于，所述硅孔的孔径不小于5μm。
9.根据权利要求1-8任一项所述的硅通孔互连结构的制备方法，其特征在于，所述填充的具体步骤包括，对单个硅孔完全填充后转移至下一个硅孔进行填充直至所有硅孔被完全填充；或，
对各个硅孔进行循环填充直至所有硅孔被完全填充。
10.根据权利要求9所述的硅通孔互连结构的制备方法，其特征在于，填充步骤为对单个硅孔完全填充后转移至下一个硅孔进行填充直至所有硅孔被完全填充时，填充之间的时间间隔为0.4-0.6s。
CN201910933910.8A 2019-09-29 2019-09-29 一种硅通孔互连结构的制备方法 Pending CN110648963A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910933910.8A CN110648963A (zh) 2019-09-29 2019-09-29 一种硅通孔互连结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910933910.8A CN110648963A (zh) 2019-09-29 2019-09-29 一种硅通孔互连结构的制备方法

Publications (1)

Publication Number Publication Date
CN110648963A true CN110648963A (zh) 2020-01-03

Family

ID=69011923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910933910.8A Pending CN110648963A (zh) 2019-09-29 2019-09-29 一种硅通孔互连结构的制备方法

Country Status (1)

Country Link
CN (1) CN110648963A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111250715A (zh) * 2020-03-06 2020-06-09 北京航空航天大学 一种基于粉末烧结工艺的三维mems结构金属填充方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030215984A1 (en) * 2001-12-19 2003-11-20 Pogge H. Bernhard Chip and wafer integration process using vertical connections
CN1577735A (zh) * 2003-07-07 2005-02-09 精工爱普生株式会社 形成多层互连结构方法、电路板制造方法及制造器件方法
CN101236941A (zh) * 2007-02-01 2008-08-06 三星电子株式会社 半导体装置及其制造方法
CN103560115A (zh) * 2013-11-08 2014-02-05 宁波芯健半导体有限公司 一种带有支撑保护结构的封装方法
CN206451703U (zh) * 2016-12-30 2017-08-29 常州旺童半导体科技有限公司 一种新型晶圆硅通孔互连的叠层3d封装

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030215984A1 (en) * 2001-12-19 2003-11-20 Pogge H. Bernhard Chip and wafer integration process using vertical connections
CN1577735A (zh) * 2003-07-07 2005-02-09 精工爱普生株式会社 形成多层互连结构方法、电路板制造方法及制造器件方法
CN101236941A (zh) * 2007-02-01 2008-08-06 三星电子株式会社 半导体装置及其制造方法
CN103560115A (zh) * 2013-11-08 2014-02-05 宁波芯健半导体有限公司 一种带有支撑保护结构的封装方法
CN206451703U (zh) * 2016-12-30 2017-08-29 常州旺童半导体科技有限公司 一种新型晶圆硅通孔互连的叠层3d封装

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111250715A (zh) * 2020-03-06 2020-06-09 北京航空航天大学 一种基于粉末烧结工艺的三维mems结构金属填充方法
CN111250715B (zh) * 2020-03-06 2021-01-26 北京航空航天大学 一种基于粉末烧结工艺的三维mems结构金属填充方法

Similar Documents

Publication Publication Date Title
Zoschke et al. TSV based silicon interposer technology for wafer level fabrication of 3D SiP modules
Fukushima et al. New three-dimensional integration technology based on reconfigured wafer-on-wafer bonding technique
US8421193B2 (en) Integrated circuit device having through via and method for preparing the same
JP4906994B2 (ja) 極薄基板の転写方法及び該方法を用いた多層薄膜デバイスの製造方法
CN103887291B (zh) 三维扇出型PoP封装结构及制造工艺
US8987137B2 (en) Method of fabrication of through-substrate vias
WO2011108327A1 (ja) 再配列ウェーハの製造方法および半導体装置の製造方法
TWI645509B (zh) 半導體裝置及製造半導體裝置之方法
US20120168935A1 (en) Integrated circuit device and method for preparing the same
CN103700595B (zh) 一种晶圆级高深宽比tsv封装基板制备方法
WO2020227961A1 (zh) 一种混合键合结构以及混合键合方法
CN110400781B (zh) 基于玻璃衬底的三维集成封装转接板及其制作方法
CN110648963A (zh) 一种硅通孔互连结构的制备方法
TWI812625B (zh) 用於晶圓階層封裝的方法及裝置
US20120193809A1 (en) Integrated circuit device and method for preparing the same
TW201336041A (zh) 用於電子元件之三維封裝之方法
US10886196B2 (en) Semiconductor devices having conductive vias and methods of forming the same
CN210272322U (zh) 基于玻璃衬底的三维集成封装转接板
CN114450785A (zh) 一种多芯片堆叠封装及制作方法
CN107359142A (zh) 无基板中介层及应用彼的半导体装置
CN110854065A (zh) 一种高深宽比tsv硅通孔的制备方法
CN116598256A (zh) 一种半导体器件及其三维堆叠制造方法
Chiou et al. An ultra-thin interposer utilizing 3D TSV technology
CN210467766U (zh) 一种降低等效介电常数的转接板结构
US20130234326A1 (en) Semiconductor apparatus and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200103