CN1577735A - 形成多层互连结构方法、电路板制造方法及制造器件方法 - Google Patents

形成多层互连结构方法、电路板制造方法及制造器件方法 Download PDF

Info

Publication number
CN1577735A
CN1577735A CNA2004100628286A CN200410062828A CN1577735A CN 1577735 A CN1577735 A CN 1577735A CN A2004100628286 A CNA2004100628286 A CN A2004100628286A CN 200410062828 A CN200410062828 A CN 200410062828A CN 1577735 A CN1577735 A CN 1577735A
Authority
CN
China
Prior art keywords
conductive layer
hole
formation
touching
electric conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100628286A
Other languages
English (en)
Other versions
CN1327481C (zh
Inventor
田中英树
汤田坂一夫
佐藤充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1577735A publication Critical patent/CN1577735A/zh
Application granted granted Critical
Publication of CN1327481C publication Critical patent/CN1327481C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

一种形成多层互连结构的方法，其中第一导电层和第二导电层经由绝缘层叠加，第一导电层和第二导电层通过形成在绝缘层中的通孔互相连接。所述方法包括以下步骤：在衬底上形成第一导电层；在所述第一导电层上形成带有触孔的绝缘层；利用液滴排放装置用导电材料填充所述触孔，以便形成接触导电材料；以及形成第二导电层以便连接到所述接触导电材料。

Description

形成多层互连结构方法、电路板 制造方法及制造器件方法
技术领域
本发明涉及一种形成多层互连结构的方法、一种制造电路板的方法以及一种制造器件的方法。
背景技术
最近，在诸如半导体器件等的电子器件中，布线被多层化以实现高度的集成。并且，在具有多层互连结构的半导体中，在电连接经由层间绝缘层排列的上和下布线图案的情况下，触孔在层间绝缘膜中形成，以便通过触孔进行连接。对于形成这种多层互连结构的方法，已知的方法如下。
首先，诸如金属的导电材料在衬底上形成膜状，并被蚀刻以形成下布线层。接着，层间绝缘层在下布线膜上形成，利用光刻法在层间绝缘层上形成预定的孔(触孔)。然后，用作触塞(contact plug)的导电材料被涂在层间绝缘层的整个表面上，以便充满触孔，并利用光刻法形成图案以形成触塞。接着，用于上层的导电布线材料形成为膜状以便连接到触塞，并且，通过光刻法对其形成图像，形成上布线层(例如参见日本未审查专利申请首次公开出版物No.Hei4-291240)。
在上述的日本专利公开文件中，当形成触塞和布线层时，使用光刻法。即，进行这样的过程，其中，在形成触孔后，沉积导电材料，在导电材料上涂光刻胶，曝光和显影，并且，在利用用作掩模的光刻胶对导电材料进行蚀刻之后，除去光刻胶。在这种情况下，由于处理过程是先在整个表面上沉积导电材料，然后蚀刻，留下预定的图案，因而材料的利用效率极低。并且，处理的数量较多，这会导致制造成本提高。
发明内容
本发明解决了上述问题，本发明的一个目的是，提供一种多层互连结构的形成方法，其可提高材料利用效率，减少处理数量，从而使制造成本得以降低。
并且，本发明的一个方面是提供一种形成多层互连结构的方法，其可以形成用于触点的稳定的导电材料，而不论形状和尺寸(例如触孔的内径)，并能够处理一定范围的触孔的形状和尺寸。
并且，本发明的一个目的是提供一种形成多层互连结构的方法，其通过简化处理顺序，使得连接失败很难出现，并提供高度可靠性。
再者，本发明的一个目的是提供一种制造电路板的方法和制造器件的方法，其中使用上述的形成多层互连结构的方法。
为了实现上述的目的，本发明提供了一种形成多层互连结构的方法。所述方法包括以下步骤：在衬底上形成第一导电层；在所述第一导电层上形成带有触孔的绝缘层；利用液滴排放装置用导电材料填充所述触孔，以便形成导电接触材料；以及形成第二导电层以便连接到所述导电接触材料，从而，所述第一导电层和所述第二导电层经由所述绝缘层叠加，并通过在所述绝缘层中形成的触孔被连接。
本发明提供了一种用于连接第一导电层和第二导电层的理想方法，所述的第一导电层和第二导电层经由绝缘层形成。即，在本发明中，使用液滴排放装置的液滴排放方法被用作将导电材料填充到触孔中的方法，这使得能够使用用于包含导电材料的液滴的固定位置布置或固定容量布置。因此，彻底解状了上述的问题，例如与传统的光刻法的情况相比，可提高材料利用效率，并且减少了工艺数量。因此，有可能实现TAT(周转时间tumaround timer)的减小，从而使得制造成本得以降低。并且，无论触孔的形状和尺寸(例如内径)，可利用液滴排放装置稳定地排放液滴，甚至是排放到具有较小直径的触孔中。即，能够稳定地提供导电材料至一定范围的形状和尺寸的触孔。
对于形成本发明的多层互连结构的方法，形成绝缘层的步骤包括以下步骤：在第一导电层上的预定的触孔形成区上形成掩模；在第一导电层上除形成掩模以外的区域形成绝缘层；以及除去掩模并在绝缘层中形成用作触孔的通孔。
这样，没有必要使用干蚀刻绝缘层的方法来形成触孔，因此不需要相关的昂贵真空设备。因此，能够快速形成触孔，并减少形成触孔所需要的时间和能量，从而能够减少形成多层互连结构的成本。此外，由于不使用干蚀刻，不会出现诸如等离子损坏或者用作蚀刻掩模的光刻胶的固化等问题。并且，下导电层只暴露于掩模去除剂，该导电层不会被蚀刻。因此，有可能形成稳定的触孔。此外，利用上述的方法，内径可被制造得相对较小，因此，有可能提供较大的面积有效地用于布线。即使触孔的内径以这种方式制造得较小的情况下，由于本发明使用液滴排放装置填充导电层，因此可稳定地提供导电材料。
此外，在形成本发明的多层互连结构的方法中，形成绝缘层的方法包括以下步骤：将液态绝缘材料涂在第一导电层上除掩模以外的区域；以及固化被涂敷的液态绝缘材料。这样，可不利用真空设备等形成绝缘层，简化了步骤并减小了成本。作为液态绝缘材料，可使用具有硅氧烷粘接剂(bond)的SOG(Spin On Glass)、聚硅氨烷、聚酰亚胺、低介电材料(所谓的低-K材料)等。此外，液态绝缘材料不需要总是非导电性的，只要最终获得的膜是非导电性的。并且，这样的液态绝缘材料可形成为绝缘膜，典型地在溶解在有机溶剂中并被涂敷后，通过热处理制造。因此，绝缘材料固化步骤优选包括加热和涂敷液态绝缘材料。
上述的本发明的形成多层互连结构的方法例如可用于电路板的制造过程中。以这种方法制造的电路板具有多层互连结构，层间电连接性极好，并可降低制造成本。此外，上述的形成多层互连结构的方法例如可用于器件的制造过程。这样，制造出的器件成本低并具有极高的可靠性。
附图说明
图1A-1C的示意剖面图示出了本实施例的制造电路板的方法的过程；
图2A-2C的示意剖面图示出了制造电路板的方法中跟在图1A-1C的后的过程；
图3的示意剖面图示出了通过本实施例的制造方法获得的电路板的例子；
图4的示意剖面图示出了通过本实施例的制造方法获得的器件的例子；
图5A-5D的示意剖面图示出了本实施例的器件制造方法的过程；
图6A-6C的示意剖面图示出了制造器件的方法中图5A-5D之后的过程；
图7A-7C的示意剖面图示出了制造器件的方法中图6A-6C之后的过程；
图8A-8C的示意剖面图示出了制造器件的方法中图7A-7C之后的过程；
图9示出了用于本实施例的液滴排放装置的结构的透视图；
图10A-10B是主要部件的透视图以及图9的主要部件的剖面图。
具体实施方式
(制造电路板的方法)
以下将参照附图详细描述本发明的实施例。图1A至图3的示意剖面图示出了制造电路板的一种方法的一般过程，在所述方法中使用了本发明的形成多层互连结构的方法。这里，在每个图中，每一层和第一部件的缩放比例被调整，从而使每一层和每一元件足够大以便于理解。
首先利用图3描述将被制造的电路板100的结构。如图3所示的电路板100具有位于玻璃衬底(基材)10的表面上的第一导电膜(多晶硅膜)14，第二导电膜16经由层间导电膜(导电层)26形成在第一导电膜14的上层。第一导电膜14和第二导电膜16通过触塞15电连接，即，电路板100具有多层互连结构。
以下将参照图1A至图3描述具有这种多层互连结构的电路板100的制造方法。首先，准备如图1A所示的玻璃衬底10。然后，如图1B所示，在玻璃衬底10上形成多晶硅膜14。该多晶硅膜14例如可用以下方式形成。首先，将液态硅烷涂在玻璃衬底10上并干燥。接着，干燥的硅烷膜被烘焙并热分解以形成无定形硅膜。并且，诸如XeCl的受激准分子激光器辐射到无定形硅膜上对其进行退火，使无定形硅多晶化以制造多晶硅膜14。
接着，如图1C所示，在多晶硅膜14的预定区域形成掩模24。具体而言，在随后将形成触孔28(参照图3)的预定区域中形成掩模24。这里，作为有选择地形成掩模24的方法，光致抗蚀剂材料首先涂敷在多晶硅膜14的整个表面上(例如通过旋涂法，浸渍涂布法或类似方法)。接着，有选择地通过掩模曝光仅将上述的预定区域暴露，然后显影以形成掩模24的预定图案。旋涂法、浸涂等可用作涂敷抗蚀材料的方法。此外，在曝光和显影步骤之后，将被形成的掩模用真空UV照射固化。
接着，如图2A所示，由液态绝缘材料形成的绝缘层26形成在所形成的掩模24的周围，即，除了掩模24之外的多晶硅模14的整个表面上。该绝缘层26可通过在除掩模24之外的多晶硅膜14的整个表面上涂敷液态绝缘材料然后对其烘焙以使其热分解而形成。这样，就没有必要使用昂贵的真空设备，从而可减少形成膜所需的输入能量和时间。
在本实施例中通过所谓的旋涂法涂敷上述的液态绝缘材料。然而，也可以用浸涂、液态源雾化化学沉积法(LSMCD)、裂缝涂敷法(slit coating)等方法来涂敷液态绝缘材料。此外，也可以使用诸如所谓的喷墨装置的液滴排放装置来涂敷液态绝缘材料。如果使用这样的液滴排放装置，能够在期望区域定量地涂敷，从而可减少材料用量。并且，作为液态绝缘材料，可使用具有硅氧烷粘接剂(bond)的SOG(Spin On Glass)、聚硅氨烷、聚酰亚胺、低介电材料(所谓的低-K材料)等。此外，液态绝缘材料不需要总是非导电性的，只要最终获得的膜是非导电性的。并且，这样的液态绝缘材料可形成为绝缘膜26，典型地在溶解在有机溶剂中并被涂敷后，通过热处理制造。因此，绝缘材料固化步骤优选包括加热和涂敷液态绝缘材料。
接着进行除去掩模24的步骤，如图2B所示，在绝缘层26中形成掩模24的区域中形成通孔(触孔)28。除去掩模24的步骤可通过以下步骤进行：在大气压或减小的气压下用氧等离子体灰化(ashing)，或用臭氧灰化，或用通常的光致抗蚀剂剥离液体进行灰化。当使用这些方法除去掩模24时，可选择不影响下边的多晶硅膜14(过度蚀刻等影响)的方法，从而使触孔能够稳定地打开。
接着，如图2C所示，利用具有液滴排放头34的液滴排放装置将以有机化合物作为主要成份的液态接触形成材料提供到通孔(触孔)28中。之后，对通孔(触孔)28中的液态接触形成材料进行烘焙和固化，以形成如图3所示的触塞15。接着，在形成触塞15后，利用液滴排放装置将例如将导电材料的细粉在有机溶剂中分散形成的液态布线材料以类似方法提供预定的图案，然后对其进行热处理以形成第二导电膜16，如图3所示。结果，多晶硅膜14和第二导电膜16通过设置在触孔28中的触塞15电连接。
另外，在上述的本实施例的制造过程中，掩模24事先形成以在绝缘膜26中形成触孔，在除去掩模24之后保留的通孔被用作触孔。然而，也可以例用替代的光刻法在绝缘层26中形成通孔。此外，在上述实施例中，光致抗蚀剂被用作掩模24，并通过曝光和显影使其形成图案。然而，也可以使用利用液滴排放装置的液滴排放方法，以便有选择地供应掩模形成材料(无论是无机或有机材料)到预定的触孔形成区域中。在以这种方式将掩模形成材料有选择地提供到预定触孔形成区域的情况下，最好进行表面处理步骤以使得接触形成区域亲液而周围区域排斥液体，接着执行有选择的涂敷步骤。结果，可增加有机材料与触孔形成区域的浸润性和粘接性，防止有机材料扩展到周围，从而掩模可以在触孔形成区域中可靠地对齐。
并且，在本实施例的制造过程中，也可利用无机材料形成掩模24。在这种情况下，无机材料被沉积在衬底上以形成沉积膜，被沉积的膜可有选择地通过蚀刻法形成在触孔形成区域中。这里，真空沉积、诸如喷溅法的物理沉积或者诸如CVD的化学沉积可用于将无机掩模材料沉积在衬底上。
并且，在本实施例的制造过程中，有掩模24由有机材料形成的情况下，可通过在大气压或减小的气压下用氧等离子体灰化(ashing)、或用臭氧灰化或用通常的光致抗蚀剂剥离液体进行灰化进行除去掩模24的步骤。此外，在掩模24由无机材料形成的情况下，掩模24可以通过浸泡在能够溶解此无机材料的蚀刻剂中而移除。当使用这些方法除去掩模24时，可选择不影响下边的多晶硅膜14(过度蚀刻等产生的影响)的方法，从而使触孔能够稳定地打开。
以下是在本实施例中使用的液滴排放装置的总体结构的描述。图9的透视图示出了液滴排放装置的一个实施例的喷墨装置30。该喷墨装置30包括基座31、衬底移动装置32、头部移动装置33、喷墨头(头部)34、墨水供给装置35等等。
基座31上设置有衬底移动装置32和设置在其上的头部移动装置33。衬底移动装置32设置在基座31上，并具有沿着Y轴方向布置的导轨36。该衬底移动装置32构造为滑块37通过线性电机等沿着导轨36移动。滑块37具有θ轴电机(在图中未示出)。该电机例如是直接驱动电机，其转子(在图中未示出)被固定到工作台39上。利用这样的构造，当电力供给电机时，转子和工作台39沿θ方向旋转以便分度(旋转分度)工作台39的角度。
工作台39安置并保持衬底S(在图2C的状态)，衬底S是涂敷液滴的对象。衬底S通过工作台39上的定位销(在图中未示出)精确地设置和保持在工作台39的预定位置。工作台39具有测试区41，喷墨头34使用该测试区用于废墨水滴或测试墨水滴(在本实施例中的液态接触形成材料等)。
头部移动装置33包括装配在基座31后部的一对支撑件33a以及装配在支撑件33a上的轨道33b。轨道33b沿X轴方向布置，即与Y轴方向成直角。轨道33b包括在支撑件33a之间延伸的保持板33c以及布置在该保持板33c上的保持滑块42的一对导轨33d，所述滑块42保持喷墨头34以便其可沿导轨33d的长度方向移动。滑块42通过线性电机(未示出)等的操作沿着导轨33d运行，从而沿X轴方向移动喷墨头34。
电机43、44、45和46作为旋转定位装置连接到喷墨头34。当电机43操作时，喷墨头34沿Z轴上下移动，使得它能够沿Z轴定位。并且，当电机44操作时，喷墨头34沿图9所示的β方向旋转，使得它被定位，当电机45操作时，喷墨头34沿γ方向旋转，使得它被定位，当电机46操作时，喷墨头34沿着α方向旋转，使得它被定位。
以这种方式，喷墨头34在滑块42上沿Z轴方向线性移动以便能够被定位，并绕α、β和γ轴旋转以便能够被定位。因此，可精确地控制喷墨头34的墨水排放装置相对于工作台39上的衬底S的位置和方位角。
这里，如图10A所示，喷墨头34例如具有由不锈钢制造的喷嘴板112以及经由分隔壁(容器板)114连接的隔板113。多个空腔115和容器116用墨水填充(在本实施例中，液体接触形成材料等)。空腔115和容器116通过供给端口117连接。并且，用于从空腔115喷射墨水的多个喷嘴孔118沿着喷嘴板112形成一排。另一方面，在隔板113上形成孔119以向容器116供应墨水。
并且，如图10B所示，压电元件(压力元件)120装配在与面对隔板113的空腔115的表面相对的表面上。结构为压电元件120夹在成对电极121之间，并且在通电时向外挠曲。其上装配有上述构造的压电元件120的隔板113与压电元件120一起向外挠曲，从而增加空腔115的容积。因此，对应空腔115的容积增加的墨水量经由供给端口117从容器116流到空腔115中。并且，当停止流到压电元件120的电力时，压电元件120和隔板113返回到它们的原始形状。因此，空腔115也返回到其原有容积。因此，空腔115内的墨水的压力增加，液滴112从喷嘴118朝向衬底排放。
如上所述，在本实施例中，作为将液态布线材料(导电材料)填充到触孔28中的方法，应用了使用液滴排放装置(喷墨装置)30的液滴排放方法。因此，与利用光刻法将液态布线材料有选择地布置在触孔中的传统情况相比，可增加材料使用效率，并减少步骤的数量，从而使制造成本降低。
在本实施例中，电阻率低于多晶硅膜14和/或第二导电膜16的材料被用作填充触孔28的布线材料(导电材料)。这样做，能够确保触塞15的更高的导电性。
并且，在本实施例中，在烘焙填充触孔28的布线材料(导电材料)之后，涂敷用于第二导电膜16的导电材料，并对其进一步烘焙。然而，也可以使用这样的方法，即：涂敷填充触孔28的布线材料(导电材料)和用于第二导电膜16的导电材料，然后一起进行烘焙。
(制造器件的方法)
以下参照附图详细描述本发明的第二实施例。图4的示意剖面图示出了作为用本实施例的制造方法制造的器件的例子的TFT(薄膜晶体管)200的结构。图5A-8C示出了制造TFT200的方法的总的过程。这里，在每幅图中，每一层和第一元件的缩放比例被调节以便使每层和第一元件足够大以便于理解。
首先描述将被制造的TFT200的结构。如图4所示的TFT200具有位于玻璃衬底(基材)10上的多晶硅膜14，多晶硅膜14具有源极区14a、沟道区14b和漏极区14c。源极161经由触孔28a和28b连接到源极区14a，像素电极162经由触孔29a、29b和29c连接到漏极区14c。即，TFT200作为诸如液晶装置等电光装置的像素开关元件是理想的。并且，栅极19经由栅绝缘膜261形成在多晶硅膜14的沟道区14b的上层。
这里，作为第一导电层的多晶硅膜14以及作为第二导电层的源极161经由栅绝缘膜261和层间绝缘膜262叠加。并且，作为第一导电层的多晶硅膜14和作为第三导电层的像素电极162经由栅绝缘膜261和两个层间绝缘膜262和263叠加。如上所述，本实施例的TFT200具有多层互连结构，并且可使用上述的电路板制造方法按如下所述制造。
以下参照图5A-8C描述如图4所示的TFT200的制造方法。
如图5A所示，多晶硅膜14形成在玻璃衬底10的表面上。该多晶硅膜14可用以下方式形成。首先，诸如氟塑料之类的液体排斥膜(在图中未示出)形成在玻璃衬底10上。接着，紫外线照射到该液体排斥膜的元件形成区域，元件形成区域的液体排斥膜被分解并被除去以便形成图案，从而制造液体排斥岸(bank)。接着，液态硅烷被涂敷在元件形成区域并被干燥。接着，被干燥的液态硅烷膜被烘焙并热分解以便制造无定形硅膜。并且，紫外线被辐射到整个玻璃衬底10上以便分解和除去液体排斥岸。然后，诸如XeCl激光器的准分子激光器被照射到无定形硅膜上以便对其退火，并对无定形硅进行多晶化以制造多晶硅膜14。
之后，执行多晶硅膜14的沟道浸渍。即，适当的杂质(例如在形成n-型导电层的情况下的PH3离子)被排放并扩散到整个表面上。该多晶硅膜14成为第一导电层。
接着，液态有机材料的光掩模被涂在玻璃衬底10的整个表面上，以便覆盖多晶硅膜14。接着，被涂敷的光掩模在70至90℃的温度下干燥(预烘焙)。液态有机材料可以是光致抗蚀剂(如聚酰亚胺)。并且，液态有机材料可通过旋涂法、浸涂、液态源雾化化学沉积法(LSMCD)、裂缝涂敷法(slit coating)或液滴排放装置施加。接着，光掩模通过光刻法被曝光并显影以在源极区14a和触孔形成区的漏板区14c形成如图5A所示的掩模24a和24c。这些掩模24a和24c形成为与随后形成的栅绝缘膜261(见图4)的厚度相等或更大的高度。
之后，如图5B所示，栅绝缘膜261在玻璃衬底10(包括多晶硅膜14)上除掩模24a和24c以外的整个表面上形成。该栅绝缘膜261可利用与前述制造电路板的方法的实施例中示出的用于形成绝缘层26的方法相同的方法来形成，即通过涂敷和固化液态绝缘材料来形成。
接着，通过灰化除去掩模24a和24c，并且，如图5C所示，在栅绝缘膜261的形成掩模24a和24c的区域中形成通孔28a和29a。进一步，如图5D所示，利用喷墨装置30(参见图9)将以有机金属复合物作为主要成份的液态接触形成材料提供到通孔28a和29a中。之后，对通孔28a和29a中的液态接触形成材料进行烘焙和固化，以形成触塞15a和16a。
接着，如图6A所示，栅电极19在栅绝缘膜261上对应沟道区14b的位置形成。具体而言，以有机金属复合物作为主要成份的液态接触形成材料被涂敷到整个表面上，通过光刻法或类似方法来形成图案，以便有选择地在对应沟道区14b的位置形成。这里，利用所形成的栅电极19作为掩膜，将适当的杂质(例如在形成P-型导电层的情况下的B2H6)排放到源极区14a和漏板区14c。
进一步，类似地，如图6A所示，在两个触塞15a和16a上形成附加的抗蚀剂，然后形成厚度大于(高度大于)层间绝缘膜262的形成掩模241和242。对于形成这些掩模241和242的方法，例如可使用如上所述的喷墨装置30。
接着，如图6B所示，层间绝缘膜262在玻璃衬底10(包括栅绝缘膜261)上除掩模241和242以外的整个表面上形成。可利用与如上所述的形成栅绝缘膜261的方法相同的方法来形成层间绝缘膜262。即，通过涂敷和固化液态绝缘材料。进一步，通过灰化除去掩模241和242，并且，如图6所示，在层间绝缘膜262的形成掩模241和242的区域中形成通孔28b和29b。并且，利用喷墨装置30(参见图9)有选择地提供以有机金属复合物作为主要成份的液态接触形成材料以形成通孔28b和29b，接着通过烘焙和固化液态接触形成材料来形成触塞15b和16b，如图7A所示。
接着，如图7B所示，源极161被形成预定的布线图案，以便与触塞15a进行接触。当形成源极161的布线图案时，也可以使用喷墨装置30(参见图9)。在形成源极161之后，如图7C所示，在触塞16b上形成掩模243。此处掩模可用光刻法、利用喷墨装置30(参见图9)的液滴排放方法或类似方法来形成。
接着，如图8A所示，在层间绝缘膜262(包括源极161)上除掩模243以外的整个表面上形成层间绝缘膜263。该层间绝缘膜263利用与层间绝缘膜262相同的方法来形成，即，通过烘焙和固化液态绝缘材料来形成。进一步，通过灰化除去掩模243，并且，如图8B所示，在层间绝缘膜263上形成掩模243的区域中形成通孔29c。并且，利用喷墨装置30(参见图9)有选择地提供以有机金属复合物作为主要成份的液态接触形成材料以形成通孔29c，接着通过烘焙和固化液态接触形成材料来形成触塞16c，如图8C所示
进一步，类似地，如图8C所示，由ITO等制造的像素电极162形成为预定的布线图以便与触塞16c接触。当形成该像素电极162的图案时，也可以利用如上所述的喷墨装置30(参见图9)。
利用上述的方法，这里，作为第一导电层的源极区14a以及作为第二导电层的源极161，以及作为第一导电层的漏极区14c和作为第二导电层的像素电极162可以分别经由设置在触孔中的触塞15a和15b以及触塞16a、16b、16c电连接。以这种方式，在本实施例中，通过在触孔形成区中提供掩模，接着在掩模周围形成绝缘层，并除去掩模而形成触孔。因此，不必要蚀刻绝缘层以便形成通孔(触孔)。从而不需要昂贵的真空设备，减少了步骤的数量，简化了步骤。并且，在本实施例中，使用如图9所示的液滴排放装置30的液滴排放方法被用作将液态接触形成材料填充到触孔中的方法。因此，与使用光刻法将液态接触形成材料有选择地定位在触孔中的传统情况相比，可提高材料利用效率，减少步骤数量，从而使制造成本降低。
以上描述了本发明的一个实施例。然而，本发明并不局限于上述的实施例，在不偏离权利要求的范围内，可进行各种修改。例如，在制造器器件的方法中，选择蚀刻方法也可用作膜形成方法、选择涂敷方法以及在绝缘层中形成通孔的方法，这些方法在上述的制造电路板的方法中进行了示出。
尽管以下描述和示出了本发明的优选实施例，应当理解这些只是本发明的例子而不能认为是限制性的。在不偏离本发明的实质和范围的情况下，可以进行增加、省略、替代和其它变化。因此，本发明不受前述说明的限制，而仅仅由所附的权利要求的范围来限制。

Claims (10)

1.一种形成多层互连结构的方法，包括：
在衬底上形成第一导电层；
在第一导电层上形成具有触孔的绝缘层；
利用液滴排放装置用导电材料填充所述触孔，以便形成导电接触件；以及
形成经由导电接触件电连接到所述第一导电层的第二导电层。
2.根据权利要求1所述的形成多层互连结构的方法，其特征在于，形成绝缘层包括：
在第一导电层上的预定触孔形成区中形成掩模；
在除掩模之外的第一导电层上形成绝缘层；以及
移除掩模以在绝缘层中形成用作触孔的通孔。
3.根据权利要求2所述的形成多层互连结构的方法，其特征在于，形成绝缘层包括：
将液态绝缘材料施加在除掩模以外的第一导电层上；以及
固化液态绝缘材料。
4.根据权利要求1所述的形成多层互连结构的方法，其特征在于，形成绝缘层包括：形成多个绝缘层，形成多个通过各绝缘层的触孔，其中填充触孔包括用导电材料填充通过各绝缘层的触孔。
5.根据权利要求1所述的形成多层互连结构的方法，其特征在于，所述导电材料具有比第一导电层和/或第二导电层低的电阻率。
6.根据权利要求1所述的形成多层互连结构的方法，其特征在于，还包括在填充触孔之后，并且通过对第二导电层施加导电材料来形成第二导电层之后，烘焙所述导电材料。
7.根据权利要求1所述的形成多层互连结构的方法，其特征在于，还包括：
在将导电材料填充到触孔中之后烘焙所述导电材料；以及
在对第二导电层施加导电材料之后烘焙用于第二导电层的导电材料。
8.根据权利要求1所述的形成多层互连结构的方法，其特征在于，形成第二导电层包括使用液滴排放装置形成布线图案。
9.一种制造电路板的方法，包括：
在衬底上形成第一导电层；
在所述第一导电层上形成带有触孔的绝缘层；
利用液滴排放装置用导电材料填充所述触孔，以便形成导电接触件；以及
形成经由导电接触件电连接到所述第一导电层的第二导电层。
10.一种制造器件的方法，包括：
在衬底上形成第一导电层；
在所述第一导电层上形成带有触孔的绝缘层；
利用液滴排放装置用导电材料填充所述触孔，以便形成导电接触件；以及
形成经由导电接触件电连接到所述第一导电层的第二导电层。
CNB2004100628286A 2003-07-07 2004-06-25 形成多层互连结构方法、电路板制造方法及制造器件方法 Expired - Fee Related CN1327481C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003193028A JP2005032769A (ja) 2003-07-07 2003-07-07 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法
JP2003193028 2003-07-07

Publications (2)

Publication Number Publication Date
CN1577735A true CN1577735A (zh) 2005-02-09
CN1327481C CN1327481C (zh) 2007-07-18

Family

ID=34100183

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100628286A Expired - Fee Related CN1327481C (zh) 2003-07-07 2004-06-25 形成多层互连结构方法、电路板制造方法及制造器件方法

Country Status (5)

Country Link
US (1) US7026236B2 (zh)
JP (1) JP2005032769A (zh)
KR (1) KR100692445B1 (zh)
CN (1) CN1327481C (zh)
TW (1) TWI237848B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103793094A (zh) * 2012-11-02 2014-05-14 宸鸿科技(厦门)有限公司 触控面板及其制作方法
CN103875068A (zh) * 2011-10-17 2014-06-18 皇家飞利浦有限公司 穿晶片通路设备以及其制造方法
CN110648963A (zh) * 2019-09-29 2020-01-03 华进半导体封装先导技术研发中心有限公司 一种硅通孔互连结构的制备方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4052295B2 (ja) * 2004-08-25 2008-02-27 セイコーエプソン株式会社 多層配線基板の製造方法、電子デバイス及び電子機器
JP4258648B2 (ja) * 2004-08-31 2009-04-30 セイコーエプソン株式会社 多層配線基板の製造方法、電気光学装置の製造方法、および電子機器の製造方法
US7696625B2 (en) * 2004-11-30 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP1705012B1 (en) * 2005-03-22 2010-11-17 Brother Kogyo Kabushiki Kaisha Piezoelectric actuator, liquid transporting apparatus, and method of producing piezoelectric actuator
JP4379386B2 (ja) * 2005-06-23 2009-12-09 セイコーエプソン株式会社 多層構造形成方法
JP2007311377A (ja) * 2006-05-16 2007-11-29 Sony Corp 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置
US7858513B2 (en) 2007-06-18 2010-12-28 Organicid, Inc. Fabrication of self-aligned via holes in polymer thin films
IT1394959B1 (it) * 2009-07-28 2012-07-27 St Microelectronics Srl Fabbricazione di interconnessioni verticali in stack di integrazione, contattate da strato metallico superiore depositato
JP2011035037A (ja) * 2009-07-30 2011-02-17 Sony Corp 回路基板の製造方法および回路基板
JP6778869B2 (ja) * 2015-12-11 2020-11-04 株式会社Flosfia シリコン酸化膜の製造方法
EP4159473A1 (en) * 2018-10-31 2023-04-05 Jesús Francisco Barberan Latorre Method for producing a three-dimensional structure on a surface of a flat substrate, resulting substrate, and device for producing the substrate according to the method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2625268B2 (ja) 1991-03-19 1997-07-02 シャープ株式会社 アクティブマトリクス基板
JPH05251121A (ja) * 1991-12-18 1993-09-28 Xerox Corp 多層配線組立体
JP2591446B2 (ja) * 1993-10-18 1997-03-19 日本電気株式会社 半導体装置およびその製造方法
US5493152A (en) * 1993-11-09 1996-02-20 Vlsi Technology, Inc. Conductive via structure for integrated circuits and method for making same
KR100256056B1 (ko) * 1997-09-08 2000-05-01 윤종용 반도체 장치의 콘택 플러그 형성 방법
KR100272673B1 (ko) * 1998-06-02 2000-11-15 윤종용 반도체 메모리 장치의 제조 방법
JP3400440B2 (ja) * 2001-09-18 2003-04-28 沖電気工業株式会社 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103875068A (zh) * 2011-10-17 2014-06-18 皇家飞利浦有限公司 穿晶片通路设备以及其制造方法
CN103793094A (zh) * 2012-11-02 2014-05-14 宸鸿科技(厦门)有限公司 触控面板及其制作方法
CN103793094B (zh) * 2012-11-02 2017-02-15 宸鸿科技(厦门)有限公司 触控面板及其制作方法
CN110648963A (zh) * 2019-09-29 2020-01-03 华进半导体封装先导技术研发中心有限公司 一种硅通孔互连结构的制备方法

Also Published As

Publication number Publication date
JP2005032769A (ja) 2005-02-03
KR100692445B1 (ko) 2007-03-09
US20050026421A1 (en) 2005-02-03
TW200504820A (en) 2005-02-01
US7026236B2 (en) 2006-04-11
KR20050005796A (ko) 2005-01-14
CN1327481C (zh) 2007-07-18
TWI237848B (en) 2005-08-11

Similar Documents

Publication Publication Date Title
US7008809B2 (en) Pattern formation method and pattern formation apparatus, method for manufacturing device, electro-optical device, electronic device, and method for manufacturing active matrix substrate
CN1327481C (zh) 形成多层互连结构方法、电路板制造方法及制造器件方法
CN1109354C (zh) 薄膜半导体器件的制造方法
JP4192456B2 (ja) 薄膜形成方法ならびにこれを用いた薄膜構造体の製造装置、半導体装置の製造方法、および電気光学装置の製造方法
KR101061891B1 (ko) 배선의 제작 방법
KR101032338B1 (ko) 표시장치의 제작방법
JP4960434B2 (ja) 有機発光表示装置及びその製造方法
US7547567B2 (en) Method of forming film pattern, device, method of manufacturing device, electro-optical device, and electronic apparatus
CN1967813A (zh) 显示装置及其制造方法
CN1496198A (zh) 衬底和采用该衬底的有机电致发光器件
JP6115008B2 (ja) 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
US7179733B2 (en) Method of forming contact holes and electronic device formed thereby
CN101057347A (zh) 制造有机晶体管的自动对准方法
US20050142896A1 (en) Liquid drop jetting apparatus using charged beam and method for manufacturing a pattern using the apparatus
CN1187823C (zh) 半导体器件及其制造方法
US20060183036A1 (en) Method of forming film pattern, method of manufacturing device, electro-optical device, and electronic apparatus
CN1172352C (zh) 半导体装置及其制造方法
CN1886770A (zh) 薄膜晶体管集成电路装置、有源矩阵显示装置及其制造方法
CN1901169A (zh) 制造薄膜晶体管基板的方法
JP3951044B2 (ja) 成膜方法、並びにその方法を用いて製造したデバイス
TW200425813A (en) Forming method of pattern, manufacturing method of apparatus, optoelectronic device and electronic machine
CN1873999A (zh) 平板显示器及其制造方法
JP4656843B2 (ja) 半導体装置の作製方法
CN1822748A (zh) 膜图案的形成方法及器件的制造方法、电光学装置及电子机器
CN1585107A (zh) 形成多层互连结构的方法和多层布线板制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070718

Termination date: 20160625

CF01 Termination of patent right due to non-payment of annual fee