CN103560115A - 一种带有支撑保护结构的封装方法 - Google Patents

一种带有支撑保护结构的封装方法 Download PDF

Info

Publication number
CN103560115A
CN103560115A CN201310554998.5A CN201310554998A CN103560115A CN 103560115 A CN103560115 A CN 103560115A CN 201310554998 A CN201310554998 A CN 201310554998A CN 103560115 A CN103560115 A CN 103560115A
Authority
CN
China
Prior art keywords
layer
chip
metal
copper bump
ground floor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310554998.5A
Other languages
English (en)
Inventor
俞国庆
邵长治
谢皆雷
廖周芳
吴超
叶义军
詹亮
徐天翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NINGBO CHIPEX SEMICONDUCTOR Co Ltd
Original Assignee
NINGBO CHIPEX SEMICONDUCTOR Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NINGBO CHIPEX SEMICONDUCTOR Co Ltd filed Critical NINGBO CHIPEX SEMICONDUCTOR Co Ltd
Priority to CN201310554998.5A priority Critical patent/CN103560115A/zh
Publication of CN103560115A publication Critical patent/CN103560115A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种带有支撑保护结构的封装方法，该封装方法运用了铜凸点及TSV的技术实现了对接及电性互连，并且应用金属共晶键合的方法，实现了第二层芯片通过堆叠结构堆叠在第一层芯片上，并在第一层芯片和第二层芯片之间形成密闭的空腔，从而得到集成度更高的封装模块。本发明实现了多层芯片的晶圆级堆叠封装，提升了封装的信赖性及稳定性，芯片间形成的密封的空腔增加了多种保护选择，并且此种垂直连接缩短了连线距离，对功耗要求较低的功率芯片及电源管理芯片提供了解决方案，降低了信噪比，同时有助于减小多层芯片的外形尺寸，提供了更高的空间利用率及更高的电性互连密度。

Description

一种带有支撑保护结构的封装方法
技术领域
本发明属于半导体封装中的封装技术领域，特别是涉及一种带有支撑保护结构的封装方法，对应圆片级封装芯片堆叠的支撑及保护结构，最少涉及两片功能性芯片的堆叠，特别涉及金属支撑及保护结构，以及多层布线搭建的桥式导电结构，并且运用了Copperpillar及TSV的技术实现了对接及电性互连，从而得到集成度更高的封装模块，信赖性更高，堆叠成本更低。
背景技术
目前的封装技术依然是传统封装为主流，虽然进入21世纪以后，圆片级封装在影像传感器、闪存、逻辑器件及功率芯片等行业得到了大规模的应用，封装的市场份额也逐年保持高速增长，但是封装在技术上还存在许多不足，还有不少技术上的难题需要解决。
微电子行业以符合摩尔定律的速度在发展，决定了在单颗芯片上集成了更多的场效应管、各种电阻、电容器件及逻辑关系，也造成了在更小的单颗芯片上会有更多地I/O点需要做对外连接，对应这些要求，半导体封装行业的发展方向也是朝着高集成度、高密度、更薄、更小的方向发展。封装对应传统封装的优势：第一实现了更小，更薄，WLP（waferlevel package圆片级封装）可以做到封装尺寸和芯片设计尺寸1：1；第二，随着copper pillar（铜凸块）技术的发展，更小的I/O间距在大批量生产中成为了可能，所以在单位面积内通过圆片级封装可以实现更多地互连接口。第三，因为摒弃了传统封装的切割后单体封装、打线、涂胶、塑封等步骤，封装的大部分流程都是圆片级的工艺操作完成，材料浪费少、自动化水平高、减少了人员触碰芯片机会，所以成本更低、良率更高，制造周期更短。
但是封装仍然存在着信赖性的问题，最主要的问题来源是对芯片功能区的保护不够。如现在的3D堆叠封装中两层芯片直接进行的锡球焊点或者金属共晶互连，在互连区域结构直接悬空，造成功能区和外部环境直接接触，逐渐老化或者接触外部的一些侵蚀等伤害后就会出现功能型不良，造成信赖性和稳定性的不足。
发明内容
本发明所要解决的技术问题是提供一种可以实现封装信赖性及稳定性的带有支撑保护结构的封装方法。
本发明解决其技术问题所采用的技术方案是：提供一种带有支撑保护结构的封装方法，包括以下步骤：
（1）在第一层芯片的焊垫和芯片钝化层上生长形成第一钝化层，并在第一钝化层的相对应焊垫位置经过光刻形成焊垫开口，然后生长及电镀第一金属层，第一金属层经过光刻图形转移，形成需要的线路；
（2）在第一金属层上涂布第二钝化层，经过光刻形成开口，然后进行第二金属层的生长和电镀，第二金属层将作为铜凸点及支撑结构的电镀种子层；
（3）在第二金属层上涂布厚光刻胶，此光刻胶经过光刻图形转移后在对应生长铜凸点的位置暴露出深孔，并且完全漏出深孔底部的电镀种子层，在此深孔配合电镀种子层的结构上做铜电镀，生长铜凸点，铜凸点生长完成后，在铜凸点顶部生长锡帽，并去除厚光刻胶，并在第二金属层上形成支撑结构；
（4）在第二层芯片上制作铜凸点，通过第一层芯片的第一层金属和第二层芯片的重布线使得第二层芯片的铜凸点的布局和第一层芯片的铜凸点的布局形成镜像；
（5）第二层芯片翻转180度，实现第一层芯片和第二层芯片的对位，通过键合机的夹具进行预对位，键合机压合后，支撑结构及铜凸点以金属共晶的方式实现了共晶互连层，并且在两层芯片之间形成了空腔，即共晶互连层、第一层芯片和第二层芯片之间形成密闭的空腔；
（6）在第二层芯片背面进行光刻，以漏出第二层芯片的焊垫对应的硅区域，通过干法刻蚀做出硅孔，并且漏出第二层芯片的焊垫，经过化学气相沉积一层二氧化硅层，经过光刻后暴露出焊垫，再次溅射第三金属层，第三金属层经过图形转移后形成线路导通至背面，并形成焊盘，经过一层光刻胶涂覆，在焊盘区域形成图形，在焊盘区域生长对外电性连接结构。
在所述步骤（5）键合过程中键合机设置为真空状态或惰性气体填充状态。
所述第一金属层形成桥式导通结构。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明实现了多层芯片的晶圆级堆叠封装，同时此结构所发明的支撑保护结构提升了封装的信赖性及稳定性，并且此结构在成本上相比其他封装结构没有增加，芯片间形成的密封的空腔增加了多种保护选择，如空腔内可以是真空及其他特殊气体。并且此种垂直连接缩短了连线距离，对功耗要求较低的功率芯片及电源管理芯片提供了解决方案，降低了信噪比。并且有助于减小多层芯片的外形尺寸，提供了更高的空间利用率及更高的电性互连密度。
附图说明
图1是本发明提供第一层芯片做出第一层金属并结构化的剖面示意图；
图2是本发明提供第一层芯片做出第二层金属并结构化的剖面示意图；
图3是本发明提供第一层芯片铜凸点及支撑结构生长完成后的剖面示意图；
图4是本发明提供第一层芯片铜凸点及支撑结构生长完成后的结构主视图；
图5是本发明提供第一层芯片及第二层芯片对位压合后依靠支撑结构形成腔体的剖面示意图；
图6是本发明提供的第二层芯片开始背面处理后的剖面示意图；
图7是本发明提供的第二层芯片背面布线完成后的剖面示意图；
图8是本发明提供的成品示意图；
图9是图4的三维图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的封装方法完成的封装结构为一种带有支撑保护结构的封装结构，包含第一层芯片、第二层芯片、第一层芯片及第二层芯片堆叠键合后的结构及对外电性接口。该封装结构可广泛应用于功率芯片、电源管理芯片、逻辑芯片及闪存芯片等。
该带有支撑保护结构的封装结构，如图8所示，至少包括两层芯片，两层芯片之间实现互连，并且在其中一层芯片上引出对外的接口，第二层芯片通过堆叠结构堆叠在第一层芯片上，并在第一层芯片和第二层芯片之间形成密闭的空腔。其中，每层芯片基于圆片级封装。所述空腔内为真空状态或充有惰性气体。
所述第一层芯片的焊垫和第二层芯片的焊垫通过线路、铜凸点和铜通孔互连实现外部的电性互连，其中，所述第一金属层上形成桥式导通结构以实现空腔体内外的电性互连。
如图2、图3、图4和图9所示，所述第一层芯片包括第一硅基板、芯片钝化层、芯片焊垫、焊垫开口、第一钝化层、第一金属层；所述第一硅基板上有所述芯片钝化层；所述芯片钝化层和芯片焊垫上生长有所述第一钝化层；所述第一钝化层在对应所述芯片焊垫的位置形成焊垫开口；所述焊垫开口处生长有第一金属层；所述第一金属层上形成线路，引入支撑结构的内部；所述第一金属层上生长有第二钝化层，所述第二钝化层上有开口；所述开口处设有第二金属层；所述第二金属层作为铜凸点及支撑结构的电镀种子层；所述第二金属层上设有铜凸点和支撑结构；所述铜凸点顶部有锡帽；所述第二层芯片与第一层芯片呈镜像结构。
如图5所示，所述堆叠结构包括金属共晶键合支撑层；所述第一层芯片的铜凸点与支撑结构和第二层芯片的铜凸点与支撑结构相互压合，使得两层芯片的支撑结构形成金属共晶键合支撑层，所述金属共晶键合支撑层、第一层芯片和第二层芯片之间形成密闭的空腔。
所述两层芯片中任意一层芯片作为对外电性连接的承载结构，在该层芯片的背面通过TSV加工形成对外的电性互连。本实施方式中采用第二层芯片进行对外电性互联，见图6和图7所示。
需要说明的是，所述支撑层的材料可以是钛、铜、锡的组合。所述支撑连接层的材料可以是锡及锡合金或者是金、铬。所述锡球锡帽的材料可以是锡、锡银合金及锡银铜合金。所述支撑层及铜凸点的高度从10um-100um。
本发明涉及一种带有支撑保护结构的封装方法，其封装过程如图1-图8所示。
第一层芯片未经加工之前包含第一硅基板11、芯片钝化层12、芯片焊垫13、焊垫开口14，经过第一钝化层15的沉积，并且光刻图形转移后，第一钝化层15在对应芯片焊垫13的位置形成焊垫开口16。在此基础上，溅镀第一金属层16，第一金属层经过光刻后形成重布线线路，此线路将作为桥式导通结构。可选的，第一金属层的材质为钛铜，厚度为0.2-1um；可选的，第一钝化层为一种负性光刻胶，有较佳的绝缘性及热膨胀系数，厚度2-10um。
在金属层上涂布第二钝化层23，经过光刻形成开口24，然后进行第二金属层22的生长和电镀，第二金属层22将作为铜凸点及支撑结构的电镀种子层，同时此层金属层也可以在表面做线路排布，但此层金属无法通过支撑结构42形成腔体内外的连接。通过第二钝化层23，支撑结构42的铜和第一金属层16形成了绝缘。可选的，第二金属层22材质为钛铜，经过电镀后厚度0.5-1.5um，并作为种子层。
在第二金属层22及芯片表面涂布厚光刻胶33，此光刻胶经过光刻图形转移后在对应生长铜凸点的位置暴漏出有一定直径及高度的深孔，并且完全漏出深孔底部的铜种子层，此时铜种子层依然保持整面性，以方便电镀过程中的均一通电。在此深孔配合种子层的结构上做铜电镀，以生长后续制程所需要高度的铜凸点31，此时铜凸点31的高度要比光刻胶的深孔低，铜凸点31的高度通过电镀时间掌控。铜凸点31生长完成后，可以有两种方式来生长铜凸点顶部的锡帽32，其中一种为和电镀铜凸点同样的方式进行电镀锡，之后锡球回流，去除厚光刻胶；另一种方式为厚光刻胶去除，正面涂覆助焊剂，然后在铜凸点及助焊剂的基础上通过植球的方式在每一个铜凸点上对应放置一颗锡球，之后锡球回流。至此芯片的铜凸点工艺完成。可选的，铜凸点的高度10-100um，锡帽高度40-100um。同时在第二金属层上形成支撑结构。
第二层芯片的铜凸点31制作和第一片芯片基本相同，所有结构以第一层芯片的标记来表示，唯一不同的是，因第二层芯片需要和第一层芯片做对位键合，所以第二层芯片的所有凸点布局要和第一层芯片形成镜像，此要求可以通过第一层芯片的第一层金属16和第二层芯片的重布线来完成。需要重新布线的芯片焊垫在重新布线的过程中通过第一金属层形成的线路44引入支撑结构42的内部。
两层芯片皆完成芯片铜凸点31生长后，第二层芯片需要翻转180度，以实现第一层和第二层芯片的对位，铜凸点及支撑结构需要完成对应，通过键合机的夹具进行预对位，此时两层芯片之间还有一定空隙，以方便在键合过程中，键合机腔体中的真空或者特殊气体可以传导到芯片键合中的每一个腔体中。压合后，支撑层及铜凸点以金属共晶的方式实现了金属共晶键合支撑层51，并且在芯片之间形成了空腔52，即金属共晶键合支撑层、第一层芯片和第二层芯片之间形成密闭的空腔。可选的，此空腔52里可以是真空及特殊气体。
第二层芯片视厚度进行背面减薄作业，减薄后，在背面进行光刻，以漏出第二层芯片的焊垫对应的硅区域，之后通过干法刻蚀做出硅孔，并且漏出第二层芯片的焊垫61，经过化学气相沉积一层二氧化硅层62，经过光刻后暴漏出焊垫61，此步骤完成后，再次溅射第三层金属72，此金属经过图形转移后形成线路导通至背面，并成型成焊盘71。再经过一层光刻胶73涂覆，在焊盘区域形成图形，以方便生长下一步的对外电性连接结构81。
本实施例提供的光刻图形化动作都是经过涂光刻胶、烘干、曝光、显影、刻蚀来实现的。

Claims (3)

1.一种带有支撑保护结构的封装方法，其特征在于，包括以下步骤：
（1）在第一层芯片的焊垫和芯片钝化层上生长形成第一钝化层，并在第一钝化层的相对应焊垫位置经过光刻形成焊垫开口，然后生长及电镀第一金属层，第一金属层经过光刻图形转移，形成需要的线路；
（2）在第一金属层上涂布第二钝化层，经过光刻形成开口，然后进行第二金属层的生长和电镀，第二金属层将作为铜凸点及支撑结构的电镀种子层；
（3）在第二金属层上涂布厚光刻胶，此光刻胶经过光刻图形转移后在对应生长铜凸点的位置暴露出深孔，并且完全漏出深孔底部的电镀种子层，在此深孔配合电镀种子层的结构上做铜电镀，生长铜凸点，铜凸点生长完成后，在铜凸点顶部生长锡帽，并去除厚光刻胶，并在第二金属层上形成支撑结构；
（4）在第二层芯片上制作铜凸点，通过第一层芯片的第一层金属和第二层芯片的重布线使得第二层芯片的铜凸点的布局和第一层芯片的铜凸点的布局形成镜像；
（5）第二层芯片翻转180度，实现第一层芯片和第二层芯片的对位，通过键合机的夹具进行预对位，键合机压合后，支撑结构及铜凸点以金属共晶的方式实现了共晶互连层，并且在两层芯片之间形成了空腔，即共晶互连层、第一层芯片和第二层芯片之间形成密闭的空腔；
（6）在第二层芯片背面进行光刻，以漏出第二层芯片的焊垫对应的硅区域，通过干法刻蚀做出硅孔，并且漏出第二层芯片的焊垫，经过化学气相沉积一层二氧化硅层，经过光刻后暴露出焊垫，再次溅射第三金属层，第三金属层经过图形转移后形成线路导通至背面，并形成焊盘，经过一层光刻胶涂覆，在焊盘区域形成图形，在焊盘区域生长对外电性连接结构。
2.根据权利要求1所述的带有支撑保护结构的封装方法，其特征在于，在所述步骤（5）键合过程中键合机设置为真空状态或惰性气体填充状态。
3.根据权利要求1所述的带有支撑保护结构的封装方法，其特征在于，所述第一金属层形成桥式导通结构。
CN201310554998.5A 2013-11-08 2013-11-08 一种带有支撑保护结构的封装方法 Pending CN103560115A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310554998.5A CN103560115A (zh) 2013-11-08 2013-11-08 一种带有支撑保护结构的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310554998.5A CN103560115A (zh) 2013-11-08 2013-11-08 一种带有支撑保护结构的封装方法

Publications (1)

Publication Number Publication Date
CN103560115A true CN103560115A (zh) 2014-02-05

Family

ID=50014328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310554998.5A Pending CN103560115A (zh) 2013-11-08 2013-11-08 一种带有支撑保护结构的封装方法

Country Status (1)

Country Link
CN (1) CN103560115A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648963A (zh) * 2019-09-29 2020-01-03 华进半导体封装先导技术研发中心有限公司 一种硅通孔互连结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186091A (ja) * 2004-12-27 2006-07-13 Mitsubishi Heavy Ind Ltd 半導体装置及びその製造方法
JP2006196705A (ja) * 2005-01-13 2006-07-27 Tokyo Ohka Kogyo Co Ltd 回路素子の形成方法および多層回路素子
US20060170089A1 (en) * 2005-01-31 2006-08-03 Fujitsu Limited Electronic device and method for fabricating the same
US20070008051A1 (en) * 2005-07-11 2007-01-11 Toshimasa Tsuda Electronic component and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186091A (ja) * 2004-12-27 2006-07-13 Mitsubishi Heavy Ind Ltd 半導体装置及びその製造方法
JP2006196705A (ja) * 2005-01-13 2006-07-27 Tokyo Ohka Kogyo Co Ltd 回路素子の形成方法および多層回路素子
US20060170089A1 (en) * 2005-01-31 2006-08-03 Fujitsu Limited Electronic device and method for fabricating the same
US20070008051A1 (en) * 2005-07-11 2007-01-11 Toshimasa Tsuda Electronic component and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648963A (zh) * 2019-09-29 2020-01-03 华进半导体封装先导技术研发中心有限公司 一种硅通孔互连结构的制备方法

Similar Documents

Publication Publication Date Title
CN103681613B (zh) 具有离散块的半导体器件
CN105575913B (zh) 埋入硅基板扇出型3d封装结构
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
CN101252096B (zh) 芯片封装结构以及其制作方法
CN101800207B (zh) 半导体器件的封装结构及其制造方法
CN106653617A (zh) 堆叠式集成电路结构及形成方法
CN108074828A (zh) 封装结构及其形成方法
CN103730429B (zh) 封装结构
CN104538375A (zh) 一种扇出PoP封装结构及其制造方法
CN103745931B (zh) 引线框架和封装结构的形成方法
US20070246837A1 (en) IC chip package with minimized packaged-volume
JP2012253392A (ja) モールド再構成ウェハーを利用したスタックパッケージ及びその製造方法
CN103887291A (zh) 三维扇出型PoP封装结构及制造工艺
US11756844B2 (en) Semiconductor device with a protection mechanism and associated systems, devices, and methods
CN103400830B (zh) 多层芯片堆叠结构及其实现方法
CN103972111B (zh) 引线框架结构的形成方法
CN101807560A (zh) 半导体器件的封装结构及其制造方法
CN104659004A (zh) 一种PoP封装结构及其制造方法
CN104766806A (zh) 晶圆三维集成的方法
CN104064545A (zh) 半导体封装结构
CN103972113B (zh) 封装方法
CN106935517A (zh) 集成无源器件的框架封装结构及其制备方法
TW201240044A (en) Packaging substrate with well structure filled with insulator and manufacturing method
CN203589014U (zh) 一种带有支撑保护结构的封装结构
WO2023103964A1 (zh) 封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140205