WO2014048988A1 - Verfahren zur herstellung eines optoelektronischen bauelements - Google Patents

Verfahren zur herstellung eines optoelektronischen bauelements Download PDF

Info

Publication number
WO2014048988A1
WO2014048988A1 PCT/EP2013/069966 EP2013069966W WO2014048988A1 WO 2014048988 A1 WO2014048988 A1 WO 2014048988A1 EP 2013069966 W EP2013069966 W EP 2013069966W WO 2014048988 A1 WO2014048988 A1 WO 2014048988A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
carrier
contact
recess
semiconductor layer
Prior art date
Application number
PCT/EP2013/069966
Other languages
English (en)
French (fr)
Inventor
Siegfried Herrmann
Norwin Von Malm
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to KR1020157010780A priority Critical patent/KR20150058504A/ko
Priority to CN201380050764.5A priority patent/CN104704642B/zh
Priority to JP2015533571A priority patent/JP6099752B2/ja
Priority to US14/430,893 priority patent/US20150255685A1/en
Publication of WO2014048988A1 publication Critical patent/WO2014048988A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • the invention relates to a method according to claim 1 and a component according to another independent
  • an optically active layer is grown on a growth substrate. Subsequently, the optically active layer is patterned from the free side, wherein electrical contacts are introduced. The electrical contacts are provided with a positively doped layer and with a negatively doped layer in
  • the object of the invention is to provide an improved method for the production of the component and a simply constructed component.
  • the object of the invention is achieved by the method according to claim 1 and by the device according to a
  • the carrier is integrated into the device. Thus omitted the
  • optoelectronic component both the structure of the carrier and the size of the carrier are optimally adapted to the device.
  • the connecting layer is an electrically insulating material, in particular a
  • Adhesive material used used.
  • the use of the electrically insulating material as a connecting layer offers the advantage that it is also possible to use electrically conductive materials or semiconducting materials as the carrier.
  • the use of an adhesive material offers the possibility of enabling a secure and firm connection between the layer structure and the carrier with a small layer thickness.
  • Adhesive material can be achieved a saving of cost.
  • a carrier is used
  • electrically semiconductive or electrically conductive material in particular used in the form of a film.
  • conductive material as a carrier in particular in the form of a film has the advantage that the processing is easily possible.
  • thin carriers can be formed which represent sufficient stability for the optoelectronic component.
  • the introduction of the recess in the carrier for forming the contacts is carried out quickly. Thus process time and thus costs are saved.
  • the contacts are formed in each case or together in a common method step.
  • the contacts in each case completely fill a recess, wherein the recess extends through the carrier and in particular additionally through a semiconductor layer extends through.
  • a contact for the electrical contacting of a semiconductor layer may be formed continuously, for instance between the carrier and including the semiconductor layer to be contacted. This means that the contact is seamless and no connecting layers, such as a solder layer or a
  • the contact has only an electrically conductive material, which may be, for example, a metal or a metal alloy.
  • the contact is in one piece in one
  • the electrical contacts are provided with a mirror layer to improve the reflective properties.
  • a bonding material is used which is substantially transparent to the light emitted by the device.
  • a carrier is used, whose side of the
  • the first contact is formed in such a way that the first contact on a side facing the negatively doped semiconductor layer
  • a filling material with inhomogeneities is used, wherein the filling material
  • the filler material for introducing a contact for example, with a DRIE process can be quickly and easily removed.
  • Bonding layer are generated by laser ablation, wherein an opening of the carrier can act as a shutter. This also makes fast and easy processing possible.
  • FIGS. 1 to 3 a first method section
  • FIG. 4 a second method section
  • FIGS. 5 and 6 a third method section
  • FIGS. 7 and 8 a fourth method section
  • FIGS. 9 and 10 a fifth method section
  • FIG. 11 a sixth method section
  • FIG. 12 shows a view with regard to the carrier of a first embodiment according to FIG. 11,
  • FIG. 13 shows a view with regard to the carrier of a second embodiment according to the sixth method section
  • FIG. 14 shows a view of a carrier according to a third embodiment
  • FIGS. 15 to 17 a fourth process section
  • FIG. 18 shows a thinned wafer
  • Figure 19 is a schematic representation of an optical element
  • FIG. 20 shows components with converter and lens
  • FIG. 21 shows a component with a carrier structure.
  • FIG. 1 shows a first method step, in which a negatively doped semiconductor layer 2 is grown on a growth substrate 1. On the negatively doped semiconductor layer 2 is a positively doped semiconductor layer 3rd
  • the negatively doped semiconductor layer 2 will be referred to as the first
  • the first semiconductor layer 2 can also be p-doped and the second semiconductor layer can be n-doped.
  • the first and second semiconductor layers 2, 3 form e.g. a thin-film diode.
  • Semiconductor layer 2,3 form a layer structure.
  • the growth substrate 1 may be formed, for example, in the form of sapphire or crystalline silicon.
  • the growth substrate 1 may be constructed of silicon carbide or gallium nitride.
  • the first and second semiconductor layers 2, 3 are epitaxially grown on the growth substrate 1. Depending on the chosen embodiment, a
  • Intermediate layer can be applied to the growth substrate 1, which has substantially the same lattice structure as the layer structure to be grown. In this way, growth of the first semiconductor layer 2 can be improved be so less or no errors in the
  • Grid structure of the first semiconductor layer can be generated during growth. Subsequently, as shown in Figure 2, a
  • the mirror layer 4 may be a metal
  • the opening 5 can simultaneously with the application of the mirror layer 4th
  • an electrically conductive layer is applied to the mirror layer 4.
  • the conductive layer 6 like the mirror layer 4, has the opening 5. This can be generated separately or together with the opening in the mirror layer 4. Thereby, the opening 5 in the two layers 4 and 6, the same or different
  • the first and second semiconductor layers 2, 3 can be used as
  • Layer structures fall in particular those in which the epitaxially produced layer structure usually a layer sequence of different individual layers
  • the layer structures, the at least one active For example, layer or active region based on InGaAlN may preferably have electromagnetic radiation in an ultraviolet to green
  • the semiconductor layers 2, 3 or the semiconductor chip may also be based on InGaAlP
  • Layer structure having at least one active layer or an active region based on InGaAlP can be
  • the semiconductor layers 2, 3 may also comprise other III-V compound semiconductor material systems, for example an AlGaAs-based material, or II-VI compound semiconductor material systems.
  • an active layer comprising an AlGaAs-based material may be capable of emitting electromagnetic radiation having one or more spectral components in a red to infrared wavelength range.
  • An II-VI compound semiconductor material system may include at least one second main group element such as Be, Mg, Ca, Sr, and a sixth main group element such as O, S, Se.
  • an II-VI compound semiconductor material system comprises a binary, ternary or quaternary compound containing at least one
  • Element from the sixth main group includes.
  • Such a binary, ternary or quaternary compound can also be used.
  • the growth substrate 1 can be a semiconductor material, for example an abovementioned one
  • the growth substrate 1 may include or be made of sapphire, GaAs, GaP, GaN, InP, SiC, Si, and / or Ge.
  • the semiconductor layers 2, 3 may have, for example, a conventional pn junction, an active region
  • Double heterostructure a single quantum well structure (SQW structure) or a multiple quantum well structure (MQW structure) have.
  • the term quantum well structure includes in the context of the application in particular any
  • quantum well structure does not include information about the dimensionality of the quantization. It thus includes quantum wells, quantum wires and quantum dots and any combination of these structures.
  • the semiconductor layers 2, 3 may contain, in addition to the active region, further functional layers and
  • Charge carrier transport layers ie electron or
  • Barrier layers planarization layers, buffer layers, protective layers, contact layers and / or electrodes and combinations thereof.
  • a trench 7 is introduced into the first and second semiconductor layer 2, 3, which forms part of Layer structure consisting of the first and the second semiconductor layer 2, 3 of the remaining part of the
  • the trench 7 is formed circumferentially around a part of the layer structure 2, 3 and up to the
  • Process step according to Figure 4 are areas of
  • Figure 5 shows the arrangement of Figure 4, wherein the arrangement is reversed.
  • the arrangement according to FIG. 5 is fastened via a connecting layer 8 to an upper side 9 of a carrier 10.
  • the material of the bonding layer is also filled in the area of the opening 5.
  • the opening 5 can be filled with a further filling material 11.
  • the filling material 11 completely fills the opening 5.
  • the filling material is adjacent to the second
  • the filling material 11 and the second semiconductor layer 3 are removed in regions, so that the first semiconductor layer 2 is partially exposed in the first recess 14.
  • the remaining filling material 11 surrounds the first recess 14 in the lateral direction.
  • the remaining filling material 14 is arranged in the lateral direction between the first recess 14 and the mirror layer 4.
  • the filling material 11 may be reflective.
  • the filler contains particles to increase the Reflectivity, such as titanium oxide particles.
  • Connecting layer 8 become the first and the second
  • Semiconductor layer 2,3 is attached to the mirror layer 5 and the conductive layer 4 at the top 9 of the carrier 10.
  • a filling material 11 with inhomogeneities for example cavities and / or
  • the filling material 11 may be formed, for example, as a photosensitive material. This way can be a simple
  • the bonding layer 8 may be made of an adhesive material
  • the connecting layer 8 may also be in the form of an electrically conductive material, for example made of metal, which fixes the semiconductor layers 2, 3 to the upper side 9 of the carrier 10 via a solder connection.
  • Adhesives are the following materials: thermoplastics (e.g., Brewer Science Waferbond), bicomponent
  • Polyurethanes (DELO-PUR 9604), two-component epoxy resins (di- or polyepoxides based on bisphenol A,
  • Novolaks etc. hardeners polyamines, mercaptans), polyimides (Adhesives HD 3007 / HD 7010 Dupont / HD Microsystems)
  • the bonding process according to FIG. 6 is carried out, for example, in a membrane bonder. Depending on the selected
  • Connecting layer 8 in the range less than 10 ym between the top of the carrier 10 and the free top of the free mirror layer or the free upper surface of the conductive layer 6 can be achieved.
  • Bond layer 8 may also be less than 1 ym, for example.
  • Connecting layer 8 can also be electrically conductive
  • Example Si, Ge, GaAs can be used as the carrier 10.
  • the carrier 10 can also be in the form of a film, wherein the layer thicknesses can be, for example, in the range of 100 ⁇ m, but also smaller up to the range of 10 ⁇ m.
  • the carrier may be provided with an electrical insulation layer, for example, with an ALD, CVD or PVD process.
  • the carrier 10 may also be in the form of an electrically insulating layer, in particular in the form of a film, for example in the form of a plastic film.
  • Suitable filler material 11 is, for example, a photosensitive material (ProTEK) or a coating, which can be removed again with a DRIE process.
  • connection carrier 10 in the form of films, in particular in the form of metal foils
  • connection carrier 10 to the semiconductor layers 2, 3 due to the process sequence planar, very thin and homogeneous configured.
  • an ESD diode can be integrated directly into the system, for example between the contact pads on a bottom side of the carrier.
  • the ESD diode can also be integrated directly into the silicon. This can be done by a local implantation, wherein the connection via a Bondpadmetallmaschine or the associated Umverdrahtungsebenen done.
  • Passivation takes place, for example, with an ALD method after etching back the mirror layer 4.
  • a first recess 14 in the region of the opening 5 of the mirror layer 4 is introduced from an underside 13 of the carrier 10 ago.
  • a second recess 14 in the region of the opening 5 of the mirror layer 4 is introduced from an underside 13 of the carrier 10 ago.
  • the first and the second recess 14, 15 are introduced depending on the material of the carrier 10 with appropriate methods.
  • etching methods can be used.
  • metal-removing methods such as e.g.
  • Connecting layer 8 is removed, so that the second recess 15 to the conductive layer 6 or missing
  • Bonding layer 8 for example, a DRIE process for removing the bonding layer 8 and the filling material 11 may be used.
  • the filling material 11 and the bonding layer 8 may be provided, for example, with a
  • Side wall of the recess 14 may be formed in the form of a mirror layer. After the application of the insulating layer 17 and structuring thereof, the first recess 14 still directly adjoins the first semiconductor layer 2. In addition, the second recess 15 adjoins the conductive layer 6
  • the insulating layer 17 can
  • a TEOS-based CVD process For example, be deposited using an ALD or a TEOS-based CVD process.
  • Embodiment is applied before the introduction of the electrically conductive material for producing the first contact, an electrically conductive and reflective metal layer on the free surface of the negatively doped semiconductor layer 2 and the free surface of the insulating layer 17 in the region of the first recess 14.
  • Material for example, filled with a metal using a galvanic process and then a first or a second contact pad 18, 19 applied to a bottom of the insulating layer 17.
  • a planarization step may take place before or after the application of the contact pads 18, 19, for example by means of CMP. This process status is shown in FIG.
  • a first contact 32 is formed in the first recess 14.
  • a second contact 33 may be in the second
  • Recess 15 are formed.
  • the introduction of the first contact 32 or the second contact 33 can in a
  • Process step are performed, such as by filling the recess 14 or 15 with an electrically conductive Material in particular using a galvanic process.
  • the first contact 32 extends through the carrier 10, the connection layer 8, the mirror layer 4 and the second semiconductor layer 3 into the first semiconductor layer 2.
  • the formation of the first contact 32 for electrical contacting of the first semiconductor layer 2 is thus simultaneously in the carrier 10 and in the second
  • the first contact 32 between the first semiconductor layer 2 and the first contact pad 18 is formed in particular continuously. That means the first one
  • Contact 32 is approximately integrally formed within the first recess between the first semiconductor layer 2 and the first contact pad 18.
  • the first contact 32 has only one electrically conductive material that is used in a method step for filling the first recess 14 between the first semiconductor layer 2 and the first contact pad 18.
  • the first contact 32 has only one electrically conductive material that is used in a method step for filling the first recess 14 between the first semiconductor layer 2 and the first contact pad 18.
  • connection layer is a different material from the first part or from the further part of the contact 32
  • the second contact 32 extends through the carrier 10 and the connection layer 8. Within the second recess 15, the second contact 33 is in particular
  • Silicon dioxide layer are formed.
  • the growth substrate 1 is removed.
  • the growth substrate 1 for example, with a
  • Laser Abhebvon be lifted or removed with a CMP process. Subsequently, an upper side surface 20 of the first semiconductor layer 2 is roughened. This process state is shown in FIG. 11, wherein the thickness of the first semiconductor layer 2 is shown enlarged. In addition, the individual components are isolated.
  • FIG. 12 shows a first component 21 with a top view of the first and the second contact pads 18, 19.
  • the first and the second contact pads 18, 19 are electrically separated by a second trench 22.
  • Embodiment a plurality of first and second recesses 14, 15 are provided, which are filled with electrically conductive material and the first and second electrical
  • the first electrical contacts for the negatively doped semiconductor layer 2 are arranged in a 4 ⁇ 4 arrangement.
  • the second electrical contacts for the positively doped semiconductor layer 3 are arranged in the form of four second electrical contacts arranged in series.
  • FIG. 13 shows an embodiment of a second one
  • Component 34 wherein arranged in four corner regions second contact pads 19 are provided.
  • Contact pads 19 are separated from the first contact pad 18 via a respective second trench 22. Analogous to the arrangement of the second contact pads 19 and the second electrical contacts 33 are arranged in the corner regions of the square. Analogous to the formation of the shape of the first contact pad 18, the first electrical contacts 32 are distributed uniformly over the surface of the first contact pad 18.
  • Figure 14 shows an embodiment of a third
  • Component 35 wherein only a second contact pad 19 is disposed in a corner region, which is electrically insulated via a second trench 22 from the first contact pad 18, which is formed substantially square. In an analogous manner, only a second electrical contact 33 to
  • FIGS. 12 to 14 are only examples of possible division of the first and second contact pads 18, 19 and the corresponding first and second electrical contacts 32, 33.
  • FIG. 15 shows a further embodiment which is shown in FIG.
  • Insulation layer 23 is formed.
  • the first is a first
  • Contact pad 18 formed in two layers, wherein the first layer rests on the insulating layer 17 and the second layer on the first layer and on the further insulating layer 23.
  • the additional insulation layer 23 has in the region of the first recess 14 a recess which is formed by a missing planarization process.
  • the first contact pad 18 has an indentation 24 in the region of the second layer.
  • Figure 17 shows a view of the first and the second contact pad 18, 19.
  • Insulation layer 23 it is possible to make the geometry of the first and second contact pads 18, 19 more flexible and decouple from the actual arrangement of the first and second contacts.
  • Figure 18 shows a carrier 10 in the form of a
  • Semiconductor wafer having an annular peripheral edge 24 having a relation to a central region 36 increased thickness is designed as a silicon wafer.
  • This shape of the carrier is achieved by thinning an inner region of the wafer, wherein a circumferential edge region remains in a greater thickness.
  • the carrier according to Figure 18 is e.g. produced with a Taiko process of the company Disco. The thickness of the
  • Silicon wafer has in the middle region 36, for example, 10 ym.
  • the carrier shown in FIG. 18 is used as carrier 10 according to FIG. Subsequently, appropriate
  • Figure 19 illustrates the process status of Figure 8. Analogous to the arrangement shown in FIG. 19, a multiplicity of components can be processed onto the carrier according to FIG. 19.
  • FIG. 20 shows a process state in which two
  • Components are arranged according to Figure 16 on a support 10, wherein between the components 21 is a circumferential
  • Separating structure 25 has been applied in the form of a frame, for example by means of a photoresist.
  • a converter layer 26 and a lens 27 applied in the Frame on the negatively doped semiconductor layer 2, a converter layer 26 and a lens 27 applied.
  • the frame-shaped separation structure 25 is produced, for example, by means of a photoresist process.
  • Frame structure may be made of, for example, a plastic, for example benzocyclobutenes.
  • Converter layer 26 comprises, for example, silicone, in which a luminescent conversion substance, for example YAG: Ce or other substances, is embedded.
  • an ESD diode 28 is schematically introduced into the carrier 10 by a corresponding doping.
  • the ESD diode 28 may also be formed on an underside of the carrier 10, for example between the contact pads 18, 19.
  • the component shown in FIG. 20 can then be applied to a further carrier structure 29 with vias 30 and further
  • Component 21 is arranged on the upper side of the support structure 29.
  • the other contacts are on the bottom of the

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Die Erfindung betrifft ein optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements, wobei auf einem Aufwachssubstrat eine Schichtstruktur mit einer positiv dotierten Halbleiterschicht (2 oder 3) und einer negativ dotierten Halbleiterschicht (3 oder 2) mit einer aktiven Zone zur Erzeugung von Licht und einer Spiegelschicht (4) aufgewachsen wird, wobei die Schichtstruktur über eine Verbindungsschicht (8) auf einer ersten Seite eines Trägers (10) befestigt wird, und wobei über eine zweite Seite des Trägers (10) elektrische Kontakte für die Schichtstruktur eingebracht werden und das Aufwachssubstrat entfernt wird.

Description

Beschreibung
Verfahren zur Herstellung eines optoelektronischen
Bauelements
Die Erfindung betrifft ein Verfahren gemäß Patentanspruch 1 und ein Bauelement gemäß einem weiteren unabhängigen
Patentanspruch . Aus DE 10 2010 025 320 AI ist ein optoelektronisches
Bauelement und ein Verfahren zu dessen Herstellung bekannt.
Bei dem beschriebenen Verfahren wird eine optisch aktive Schicht auf einem Aufwachssubstrat aufgewachsen. Anschließend wird die optisch aktive Schicht von der freien Seite her strukturiert, wobei elektrische Kontakte eingebracht werden. Die elektrischen Kontakte stehen mit einer positiv dotierten Schicht und mit einer negativ dotierten Schicht in
Verbindung. Nach Abschluss der Strukturierung wird das
Bauelement auf einem Träger befestigt. Anschließend wird das Aufwachssubstrat entfernt.
Die Aufgabe der Erfindung besteht darin, ein verbessertes Verfahren zur Herstellung des Bauelementes und ein einfach aufgebautes Bauelement bereitzustellen.
Die Aufgabe der Erfindung wird durch das Verfahren gemäß dem Patentanspruch 1 und durch das Bauelement gemäß einem
weiteren unabhängigen Patentanspruch gelöst.
Ein Vorteil des beschriebenen Verfahrens und des
beschriebenen Bauelementes besteht darin, dass der Träger in das Bauelement integriert ist. Somit entfallen die
Arbeitsschritte, die für eine Trägerherstellung extra notwendig sind, wie zum Beispiel das Ausbilden von Vias, das Füllen von Vias, Bondpads auf der Vorderseite und so weiter. Zudem kann durch die Integration des Trägers in das
optoelektronische Bauelement sowohl die Struktur des Trägers als auch die Größe des Trägers optimal an das Bauelement angepasst werden.
Weitere vorteilhafte Ausführungsformen des Verfahrens und des Bauelementes sind in den abhängigen Ansprüchen angegeben.
In einer Ausführungsform wird als Verbindungsschicht ein elektrisch isolierendes Material, insbesondere ein
Klebematerial verwendet. Die Verwendung des elektrisch isolierenden Materials als Verbindungsschicht bietet den Vorteil, dass auch elektrisch leitende Materialien oder halbleitende Materialen als Träger verwendet werden können. Insbesondere bietet die Verwendung eines Klebematerials die Möglichkeit, eine sichere und feste Verbindung zwischen der Schichtstruktur und dem Träger bei kleiner Schichtdicke zu ermöglichen. Zudem kann durch die Verwendung von
Klebematerial eine Einsparung von Kosten erreicht werden.
In einer weiteren Ausführungsform wird als Träger ein
elektrisch halbleitendes oder elektrisch leitendes Material, insbesondere in Form einer Folie verwendet. Die Verwendung eines elektrisch halbleitenden oder eines elektrisch
leitenden Materials als Träger, insbesondere in Form einer Folie bietet den Vorteil, dass die Verarbeitung einfach möglich ist. Zudem können dünne Träger ausgebildet werden, die eine ausreichende Stabilität für das optoelektronische Bauelement darstellen. Insbesondere bei der Verwendung von dünnen Trägern ist die Einbringung der Ausnehmung in dem Träger zur Ausbildung der Kontakte schnell durchzuführen. Somit wird Prozesszeit und damit Kosten eingespart.
In einer weiteren Ausführung werden die Kontakte jeweils oder zusammen in einem gemeinsamen Verfahrensschritt ausgebildet. Die Kontakte füllen insbesondere jeweils eine Ausnehmung vollständig auf, wobei sich die Ausnehmung durch den Träger und insbesondere zusätzlich durch eine Halbleiterschicht hindurch erstreckt. Ein Kontakt zur elektrischen Kontaktierung einer Halbleiterschicht kann durchgängig, etwa zwischen einschließlich dem Träger und einschließlich der zu kontaktierenden Halbleiterschicht, ausgebildet sein. Das bedeutet, dass der Kontakt nahtlos ausgebildet ist und keine Verbindungsschichten, etwa eine Lotschicht oder eine
Klebeschicht, aufweist. Insbesondere weist der Kontakt lediglich ein elektrisch leitfähiges Material auf, das beispielsweise ein Metall oder eine Metalllegierung sein kann. Beispielweise ist der Kontakt einstückig in einem
Verfahrensschritt hergestellt.
In einer weiteren Ausführung werden zur Verbesserung der reflektierenden Eigenschaften die elektrischen Kontakte mit einer Spiegelschicht versehen.
In einer weiteren Ausführungsform wird zur Verbesserung der reflektierenden Eigenschaften des Bauelementes auf der Seite des Trägers ein Verbindungsmaterial verwendet, das für das vom Bauelement emittierte Licht im Wesentlichen durchlässig ist. Zudem wird ein Träger verwendet, dessen Seite der
Verbindungsschicht zugewandt und spiegelnd ausgebildet ist. Damit wird Licht, das von der aktiven Zone in Richtung des Trägers abgestrahlt wird, von der spiegelnden Seite des
Trägers reflektiert. Somit wird der über die Abstrahlseite abgegebene Lichtfluss erhöht.
In einer weiteren Ausführungsform ist der erste Kontakt in der Weise ausgebildet, dass der erste Kontakt an einer der negativ dotierten Halbleiterschicht zugewandten Seite
spiegelnd ausgebildet ist. Auch dadurch wird die Reflexion des emittierten Lichts in Richtung der Abstrahlseite erhöht.
In einer weiteren Ausführungsform wird ein Füllmaterial mit Inhomogenitäten verwendet, wobei das Füllmaterial
beispielsweise ein fotosensitives Material aufweist. Auf diese Weise kann eine einfache Prozessierung erreicht werden. Zudem kann das Füllmaterial zur Einbringung eines Kontaktes beispielsweise mit einem DRIE-Prozess schnell und einfach entfernt werden.
Beispielsweise können die Ausnehmungen in der
Verbindungsschicht durch Laserablation erzeugt werden, wobei eine Öffnung des Trägers dabei als Blende fungieren kann. Auch dadurch ist eine schnelle und einfache Prozessierung möglich . Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im
Zusammenhang mit der folgenden Beschreibung der
Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden, wobei
Figuren 1 bis 3 einen ersten Verfahrensabschnitt, Figur 4 einen zweiten Verfahrensabschnitt,
Figuren 5 und 6 einen dritten Verfahrensabschnitt, Figuren 7 und 8 einen vierten Verfahrensabschnitt, Figuren 9 und 10 einen fünften Verfahrensabschnitt, Figur 11 einen sechsten Verfahrensabschnitt,
Figur 12 eine Ansicht mit Blick auf den Träger einer ersten Ausführungsform gemäß Figur 11,
Figur 13 eine Ansicht mit Blick auf den Träger einer zweiten Ausführungsform gemäß dem sechsten Verfahrensabschnitt, Figur 14 einen Blick auf einen Träger gemäß einer dritten Ausführungsform,
Figuren 15 bis 17 einen vierten Prozessabschnitt, Figur 18 einen gedünnten Wafer,
Figur 19 eine schematische Darstellung eines optischen
Bauelementes mit der Verwendung eines gedünnten Wafers als Träger,
Figur 20 Bauelemente mit Konverter und Linse, und Figur 21 ein Bauelement mit einer Trägerstruktur.
Figur 1 zeigt einen ersten Verfahrensschritt, bei dem auf ein Aufwachssubstrat 1 eine negativ dotierte Halbleiterschicht 2 aufgewachsen wird. Auf die negativ dotierte Halbleiterschicht 2 wird eine positiv dotierte Halbleiterschicht 3
aufgewachsen. An einer Grenzfläche zwischen der negativ dotierten Halbleiterschicht 2 und der positiv dotierten
Halbleiterschicht 3 ist eine aktive Zone vorgesehen, die ausgebildet ist, um Licht zu erzeugen. Die negativ dotierte Halbleiterschicht 2 wird im Folgenden als erste
Hableiterschicht 2 und die positiv dotierte Halbleiterschicht 3 wird im Folgenden als zweite Halbleiterschicht 3
bezeichnet. Alternativ kann auch die erste Halbleiterchicht 2 p-dotiert und die zweite Halbleiterschicht n-dotiert sein. Die erste und die zweite Halbleiterschicht 2, 3 bilden z.B. eine Dünnfilmdiode. Die erste und die zweite
Halbleiterschicht 2,3 bilden eine Schichtstruktur.
Das Aufwachssubstrat 1 kann beispielsweise in Form von Saphir oder kristallinen Silizium ausgebildet sein. Zudem kann das Aufwachssubstrat 1 aus Siliziumkarbid oder aus Galliumnitrid aufgebaut sein. Die erste und zweite Halbleiterschicht 2, 3 werden epitaktisch auf dem Aufwachssubstrat 1 aufgewachsen. Abhängig von der gewählten Ausführungsform kann eine
Zwischenschicht auf dem Aufwachssubstrat 1 aufgebracht werden, die im Wesentlichen die gleiche Gitterstruktur wie die aufzuwachsende Schichtstruktur aufweist. Auf diese Weise kann ein Aufwachsen der ersten Halbleiterschicht 2 verbessert werden, sodass weniger oder keine Fehler in der
Gitterstruktur der ersten Halbleiterschicht beim Aufwachsen erzeugt werden. Anschließend wird, wie in Figur 2 dargestellt ist, eine
Spiegelschicht 4 auf die zweite Halbleiterschicht 3
aufgebracht. Die Spiegelschicht 4 kann ein Metall
beispielsweise Silber und/oder Titan mit einem hohen
Reflektionskoeffizienten enthalten. Zudem ist in der
Spiegelschicht 4 eine Öffnung 5 vorgesehen, sodass nach dem
Aufbringen der Spiegelschicht 4 im Bereich der Öffnung 5 eine Oberfläche der positiv dotierten Halbleiterschicht 3
freiliegt, wie in Figur 2 dargestellt ist. Die Öffnung 5 kann gleichzeitig mit dem Aufbringen der Spiegelschicht 4
vorgesehen sein oder nachträglich in die Spiegelschicht 4 eingebracht werden. In einem folgenden Verfahrensschritt, der in Figur 3 dargestellt ist, wird auf die Spiegelschicht 4 eine elektrisch leitende Schichtö aufgebracht. Abhängig von der gewählten Ausführungsform kann auch auf die leitende Schicht 6 verzichtet werden. Die leitende Schicht 6 weist ebenso wie die Spiegelschicht 4 die Öffnung 5 auf. Diese kann separat oder zusammen mit der Öffnung in der Spiegelschicht 4 erzeugt werden. Dadurch kann die Öffnung 5 in den beiden Schichten 4 und 6 die gleiche oder unterschiedliche
Ausnehmungen aufweisen.
Die erste und zweite Halbleiterschicht 2,3 können als
Epitaxieschichtenfolge, also als epitaktisch gewachsene
Schichtstruktur, ausgeführt sein. Dabei können die
Halbleiterschichten 2, 3 beispielsweise auf der Basis von InGaAlN ausgeführt sein. Unter InGaAlN-basierten
Schichtstrukturen fallen insbesondere solche, bei denen die epitaktisch hergestellte Schichtstruktur in der Regel eine Schichtenfolge aus unterschiedlichen Einzelschichten
aufweist, die mindestens eine Einzelschicht enthält, die ein Material aus dem III-V-Verbindungshalbleitermaterialsystem InxAlyGal-x-yN mit 0 <= x <= 1, 0 <= y <= 1 und x + y <= 1 aufweist. Die Schichtstrukturen, die zumindest eine aktive Schicht oder einen aktiven Bereich auf Basis von InGaAlN aufweist, kann beispielsweise bevorzugt elektromagnetische Strahlung in einem ultravioletten bis grünen
Wellenlängenbereich emittieren.
Alternativ oder zusätzlich können die Halbleiterschichten 2, 3 beziehungsweise der Halbleiterchip auch auf InGaAlP
basieren, das heißt, dass die Schichtstruktur
unterschiedliche Einzelschichten aufweisen kann, wovon mindestens eine Einzelschicht ein Material aus dem III-V-
Verbindungshalbleitermaterialsystem InxAlyGal-x-yP mit 0 <= x <= 1, 0 <= y <= 1 und x + y <= 1 aufweist. Die
Schichtstruktur, die zumindest eine aktive Schicht oder einen aktiven Bereich auf Basis von InGaAlP aufweist, kann
beispielsweise bevorzugt elektromagnetische Strahlung mit einer oder mehreren spektralen Komponenten in einen grünen bis roten Wellenlängenbereich emittieren.
Alternativ oder zusätzlich können die Halbleiterschichten 2, 3 auch andere III-V-Verbindungshalbleitermaterialsysteme, beispielsweise ein AlGaAs-basiertes Material, oder II-VI- Verbindungshalbleitermaterialsysteme aufweisen. Insbesondere kann eine aktive Schicht, die ein AlGaAs-basiertes Material aufweist, geeignet sein, elektromagnetische Strahlung mit einer oder mehreren spektralen Komponenten in einem roten bis infraroten Wellenlängenbereich zu emittieren.
Ein II-VI-Verbindungshalbleitermaterialsystem kann wenigstens ein Element aus der zweiten Hauptgruppe, wie beispielsweise Be, Mg, Ca, Sr, und ein Element aus der sechsten Hauptgruppe, wie beispielsweise 0, S, Se, aufweisen. Insbesondere umfasst ein II-VI-Verbindungshalbleitermaterialsystem eine binäre, ternäre oder quaternäre Verbindung, die wenigstens ein
Element aus der zweiten Hauptgruppe und wenigstens ein
Element aus der sechsten Hauptgruppe umfasst. Eine solche binäre, ternäre oder quaternäre Verbindung kann zudem
beispielsweise ein oder mehrere Dotierstoffe sowie
zusätzliche Bestandteile aufweisen. Beispielsweise gehören zu den II-VI-Verbindungshalbleitermaterialien ZnSe, ZnTe, ZnO, ZnMgO, ZnS, CdS, ZnCdS, MgBeO.
Das Aufwachssubstrat 1 kann dabei ein Halbleitermaterial, beispielsweise ein oben genanntes
Verbindungshalbleitermaterialsystem, umfassen. Insbesondere kann das Aufwachssubstrat 1 Saphir, GaAs, GaP, GaN, InP, SiC, Si und/oder Ge umfassen oder aus einem solchen Material sein. Die Halbleiterschichten 2,3 können als aktiven Bereich beispielsweise einen herkömmlichen pn-Übergang, eine
Doppelheterostruktur, eine Einfach-Quantentopfstruktur (SQW- Struktur) oder eine Mehrfach-Quantentopfstruktur (MQW- Struktur) aufweisen. Die Bezeichnung Quantentopfstruktur umfasst im Rahmen der Anmeldung insbesondere jegliche
Struktur, beider Ladungsträger durch Einschluss
( "confinement " ) eine Quantisierung ihrer Energiezustände erfahren können. Insbesondere beinhaltet die Bezeichnung Quantentopfstruktur keine Angabe über die Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen. Die Halbleiterschichten 2,3 können neben dem aktiven Bereich weitere funktionale Schichten und
funktionelle Bereiche umfassen, etwa p- oder n-dotierte
Ladungsträgertransportschichten, also Elektronen- oder
Löchertransportschichten, undotierte oder p- oder n-dotierte Confinement- , Cladding- oder Wellenleiterschichten,
Barriereschichten, Planarisierungsschichten, Pufferschichten, Schutzschichten, Kontaktschichten und/oder Elektroden sowie Kombinationen daraus. Solche Strukturen, die den aktiven
Bereich oder die weiteren funktionalen Schichten und Bereiche betreffend sind dem Fachmann insbesondere hinsichtlich
Aufbau, Funktion und Struktur bekannt und werden von daher an dieser Stelle nicht näher erläutert.
In einem folgenden Verfahrensschritt, der in Figur 4
dargestellt ist, wird ein Graben 7 in die erste und zweite Halbleiterschicht 2, 3 eingebracht, der einen Teil der Schichtstruktur bestehend aus der ersten und der zweiten Halbleiterschicht 2, 3 von dem übrigen Teil der
Schichtstruktur trennt. Der Graben 7 ist umlaufend um einen Teil der Schichtstruktur 2,3 ausgebildet und bis zum
Aufwachssubstrat 1 geführt.
Abhängig von der gewählten Ausführungsform werden die
Verfahrensschritte der Figuren 1 bis 3 auf einer größeren Fläche eines Aufwachssubstrates 1 ausgeführt, wobei
gleichzeitig bei den Verfahrensschritten der Figuren 2 und 3 für mehrere optoelektronische Bauelemente entsprechende voneinander getrennte Spiegelschichten 4 und leitende
Schichten 6 auf die großflächige erste und zweite
Halbleiterschicht 2, 3 aufgebracht werden. In dem
Verfahrensschritt gemäß Figur 4 werden Bereiche der
großflächigen Schichtstruktur in einzelne Teilbereiche für jeweils ein Bauelement strukturiert.
Figur 5 zeigt die Anordnung der Figur 4, wobei die Anordnung umgedreht ist. Die Anordnung gemäß Figur 5 wird über eine Verbindungsschicht 8 auf eine Oberseite 9 eines Trägers 10 befestigt. Das Material der Verbindungsschicht wird auch in den Bereich der Öffnung 5 eingefüllt. Abhängig von der gewählten Ausführungsform kann die Öffnung 5 mit einem weiteren Füllmaterial 11 aufgefüllt werden. In den Figuren 6 und 7 füllt das Füllmaterial 11 die Öffnung 5 vollständig auf. Das Füllmaterial grenzt dabei an die zweite
Halbleiterschicht 3, die leitende Schicht 6 und an die
Spiegelschicht 4 an. Zur Ausbildung der ersten Ausnehmung 14 wird das Füllmaterial 11 und die zweite Halbleiterschicht 3 bereichsweise entfernt, so dass in der ersten Ausnehmung 14 die erste Halbleiterschicht 2 bereichsweise freigelegt wird. Insbesondere umgibt das verbleibende Füllmaterial 11 die erste Ausnehmung 14 in lateraler Richtung. Das verbleibende Füllmaterial 14 ist dabei in der lateralen Richtung zwischen der ersten Ausnehmung 14 und der Spiegelschicht 4 angeordnet. Das Füllmaterial 11 kann reflektierend ausgebildet sein. Zum Beispiel enthält das Füllmaterial Partikel zur Steigerung der Reflektivität , etwa Titanoxid-Partikel. Mit Hilfe der
Verbindungsschicht 8 werden die erste und die zweite
Halbleiterschicht 2,3 mit der Spiegelschicht 5 und der leitenden Schicht 4 an der Oberseite 9 des Trägers 10 befestigt. In einer Ausführungsform wird ein Füllmaterial 11 mit Inhomogenitäten, beispielweise Hohlräumen und/oder
Füllstoffen und/oder Streupartikeln verwendet. Zudem kann das Füllmaterial 11 beispielsweise als fotosensitives Material ausgebildet sein. Auf diese Weise kann eine einfache
Prozessierung erreicht werden.
Die Verbindungsschicht 8 kann aus einem Klebematerial
gebildet sein, beispielsweise als elektrisch nicht leitender Klebstoff ausgebildet sein. In einer weiteren Ausführungsform kann die Verbindungsschicht 8 auch in Form eines elektrisch leitenden Materials, beispielsweise aus Metall ausgebildet sein, das über eine Lötverbindung die Halbleiterschichten 2,3 an der Oberseite 9 des Trägers 10 befestigt. Für die Ausbildung der Verbindungsschicht in Form eines
Klebstoffes eignen sich folgende Materialien: Thermoplaste (z.B. Brewer Science Waferbond) , zweikomponentige
Polyurethane (DELO-PUR 9604), zweikomponentige Epoxidharze (Di- oder Polyepoxide auf der Basis von Bisphenol A,
Novolaken etc., Härter Polyamine, Merkaptane), Polyimide (Adhesives HD 3007 / HD 7010 Dupont/ HD Microsystems)
Acrylate, Silikone (Dimetylsilikon) .
Der Klebevorgang gemäß Figur 6 wird beispielsweise in einem Membranbonder durchgeführt. Abhängig von der gewählten
Ausführungsform können Schichtdicken für die
Verbindungsschicht 8 im Bereich kleiner als 10 ym zwischen der Oberseite des Trägers 10 und der freien Oberseite der freien Spiegelschicht beziehungsweise der freien Oberseite der leitenden Schicht 6 erreicht werden. Die Dicke der
Verbindungsschicht 8 kann beispielsweise auch kleiner als 1 ym sein. Bei der Verwendung einer nicht elektrisch leitenden
Verbindungsschicht 8 können auch elektrisch leitende
Materialien wie zum Beispiel Metalle (Mo, W, C, CuW, AISi, AlSiC) oder elektrisch halbleitende Materialien wie zum
Beispiel Si, Ge, GaAs als Träger 10 verwendet werden. Der Träger 10 kann auch in Form einer Folie ausgebildet sein, wobei die Schichtdicken zum Beispiel im Bereich von 100 ym, aber auch kleiner bis in den Bereich von 10 ym sein können. Bei der Ausbildung des Trägers 10 aus einem Metall, kann der Träger mit einer elektrischen Isolierungsschicht zum Beispiel mit einem ALD-, CVD- oder PVD-Prozess versehen werden. Der Träger 10 kann auch in Form einer elektrisch isolierenden Schicht, insbesondere in Form einer Folie, beispielsweise in Form einer Kunststofffolie ausgebildet sein.
Weiterhin kann vor dem Klebeprozess die Öffnung 5 mit einem Füllmaterial 11 aufgefüllt werden. Als Füllmaterial 11 eignet sich beispielsweise ein fotosensitives Material (ProTEK) oder ein Coating, die mit einem DRIE-Prozess wieder abgetragen werden können.
Durch die Bereitstellung des Trägers 10 in Form von Folien, insbesondere in Form von Metallfolien kann eine Rolle zu Rolle Herstellung bei dem Verbindungsprozess gemäß Figur 6 eingesetzt werden. Zudem kann die Verbindung Träger 10 zu den Halbleiterschichten 2, 3 aufgrund der Prozessfolge planar, sehr dünn und homogen ausgestaltet werden. Weiterhin kann eine ESD-Diode direkt in das System integriert werden, zum Beispiel zwischen die Kontaktpads auf einer Unterseite des Trägers. Bei einer Ausbildung des Trägers 10 in Form von Silizium kann die ESD-Diode auch direkt in das Silizium integriert werden. Dies kann durch eine lokale Implantation erfolgen, wobei der Anschluss über eine Bondpadmetallisierung beziehungsweise die damit verbundenen Umverdrahtungsebenen erfolgt.
Bei der Verwendung einer Lötverbindung als Verbindungsschicht auf einem passivierten Träger 10 aus Silizium wird die Strukturierung durch die Gräben 7 (Mesastrukturierung) nach dem Ablösen des Aufwachssubstrates 1 durchgeführt. Die
Passivierung erfolgt beispielsweise mit einem ALD-Verfahren nach einem Rückätzen der Spiegelschicht 4.
In einem folgenden Verfahrensschritt, der in Figur 7
dargestellt ist, wird von einer Unterseite 13 des Trägers 10 her eine erste Ausnehmung 14 im Bereich der Öffnung 5 der Spiegelschicht 4 eingebracht. Zudem wird eine zweite
Ausnehmung 15 im Bereich der Spiegelschicht eingebracht. Die erste und die zweite Ausnehmung 14, 15 werden abhängig von dem Material des Trägers 10 mit entsprechenden Verfahren eingebracht. Bei der Ausbildung des Trägers 10 in Form von halbleitendem Material können beispielsweise Ätzverfahren eingesetzt werden. Bei der Ausbildung des Trägers 10 in Form von Metall können metallabtragende Verfahren wie z.B.
Laserablation eingesetzt werden. Dieser Verfahrensstand ist in Figur 7 dargestellt. Anschließend werden in einem folgenden Verfahrensschritt die Verbindungsschicht 8 und gegebenenfalls das Füllmaterial 11 oberhalb der ersten Ausnehmung 14 entfernt, sodass die
Ausnehmung 14 bis an die negativ dotierte Halbleiterschicht 2 grenzt, die oberhalb der aktiven Zone 16 angeordnet ist.
Zudem wird im Bereich der zweiten Ausnehmung 15 die
Verbindungsschicht 8 entfernt, sodass die zweite Ausnehmung 15 bis zu der leitenden Schicht 6 oder bei fehlender
leitenden Schicht 6 bis zur Spiegelschicht 4 geführt ist. Dieser Verfahrensstand ist in Figur 8 dargestellt.
Abhängig von der Art des Füllmaterials 11 und der
Verbindungsschicht 8 kann zum Beispiel ein DRIE-Prozess zum Entfernen der Verbindungsschicht 8 und des Füllmaterials 11 verwendet werden. Zudem kann das Füllmaterial 11 und die Verbindungsschicht 8 zum Beispiel mit einem
Laserablationsverfahren entfernt werden. Dabei dient die im Träger 10 bereits vorgesehen erste und/oder zweite Ausnehmung 14, 15 als Blende. In einem folgenden Verfahrensschritt, der in Figur 9
dargestellt ist, wird auf die Unterseite 13, und die
Seitenwände der ersten und der zweiten Ausnehmung 14, 15 eine Isolationsschicht 17 aufgebracht. Abhängig von der gewählten Ausführungsform kann die Isolationsschicht 17 an der
Seitenwand der Ausnehmung 14 in Form einer Spiegelschicht ausgebildet sein. Nach dem Aufbringen der Isolationsschicht 17 und Strukturieren derselben grenzt die erste Ausnehmung 14 noch direkt an die erste Halbleiterschicht 2. Zudem grenzt die zweite Ausnehmung 15 an die leitende Schicht 6
beziehungsweise bei fehlender leitender Schicht 6 an die Spiegelschicht 4. Die Isolationsschicht 17 kann
beispielsweise mit Hilfe eines ALD oder eines TEOS-basierten CVD-Prozess abgeschieden werden. In einer weiteren
Ausführungsform wird vor dem Einbringen des elektrisch leitfähigen Materials für das Herstellen des ersten Kontaktes eine elektrisch leitende und spiegelnde Metallschicht auf die freie Fläche der negativ dotierten Halbleiterschicht 2 und die freie Fläche der Isolationsschicht 17 im Bereich der ersten Ausnehmung 14 aufgebracht.
In einem folgenden Verfahrensschritt werden die erste und die zweite Ausnehmung 14, 15 mit einem elektrisch leitenden
Material, beispielsweise mit einem Metall unter Verwendung eines galvanischen Verfahrens aufgefüllt und anschließend ein erstes beziehungsweise ein zweites Kontaktpad 18, 19 auf eine Unterseite der Isolationsschicht 17 aufgebracht. Abhängig von der Ausführungsform des Trägers 10 kann vor oder nach dem Aufbringen der Kontaktpads 18, 19 ein Planarisierungsschritt erfolgen, zum Beispiel mittels CMP . Dieser Verfahrensstand ist in Figur 10 dargestellt.
Ein erster Kontakt 32 wird in der ersten Ausnehmung 14 ausgebildet. Ein zweiter Kontakt 33 kann in der zweiten
Ausnehmung 15 ausgebildet werden. Das Einbringen des ersten Kontakts 32 oder des zweiten Kontakts 33 kann in einem
Verfahrensschritt durchgeführt werden, etwa durch Auffüllen der Ausnehmung 14 oder 15 mit einem elektrisch leitenden Material insbesondere unter Verwendung eines galvanischen Verfahrens .
Der erste Kontakt 32 erstreckt sich durch den Träger 10, die Verbindungsschicht 8, die Spiegelschicht 4 und die zweite Halbleiterschicht 3 hindurch in die erste Halbleiterschicht 2. Die Ausbildung des ersten Kontakts 32 zur elektrischen Kontaktierung der ersten Halbleiterschicht 2 wird somit gleichzeitig im Träger 10 und in der zweiten
Halbleiterschicht 3 durchgeführt. Innerhalb der ersten
Ausnehmung 14 ist der erste Kontakt 32 zwischen der ersten Halbleiterschicht 2 und dem ersten Kontaktpad 18 insbesondere durchgängig ausgebildet. Das bedeutet, dass der ersten
Kontakt 32 innerhalb der ersten Ausnehmung zwischen der ersten Halbleiterschicht 2 und dem ersten Kontaktpad 18 etwa einstückig ausgebildet ist. Beispielweise weist der erste Kontakt 32 lediglich ein elektrisch leitfähiges Material auf, das bei einem Verfahrensschritt zur Auffüllung der ersten Ausnehmung 14 zwischen der ersten Halbleiterschicht 2 und dem ersten Kontaktpad 18 verwendet wird. Insbesondere ist der
Kontakt 32 frei von einer Verbindungsschicht, die einen von dem Träger 10 lateral umgegebenen ersten Teil des Kontakts 32 mit einem von der zweiten Halbleiterschicht 3 lateral
umgegebenen weiteren Teil des Kontakts 32 verbindet, wobei die Verbindungsschicht ein von dem ersten Teil oder von dem weiteren Teil des Kontakts 32 verschiedenes Material
aufweist .
Der zweite Kontakt 32 erstreckt sich durch den Träger 10 und die Verbindungsschicht 8 hindurch. Innerhalb der zweiten Ausnehmung 15 ist der zweite Kontakt 33 insbesondere
durchgängig ausgebildet. Beispielweise weist der zweite
Kontakt 33 lediglich ein elektrisch leitfähiges Material auf, das bei einem Verfahrensschritt zur Auffüllung der zweiten Ausnehmung 15 verwendet wird. In Figur 10 ist der zweite
Kontakt 33 über die Spiegelschicht 4 und die leitende Schicht 6 mit der zweiten Halbleiterschicht 3 elektrisch verbunden. Davon abweichend kann der zweite Kontakt 33 auch unmittelbar im elektrischen Kontakt mit der zweiten Halbleiterschicht 3 stehen .
Zudem kann bei der Verwendung eines Trägers aus einem
halbleitenden Material, beispielsweise in Form eines
Siliziumwafers die Isolationsschicht 17 als
Siliziumdioxidschicht ausgebildet werden.
Anschließend wird das Aufwachssubstrat 1 entfernt. Dazu kann das Aufwachssubstrat 1 beispielsweise mit einem
Laserabhebeverfahren abgehoben werden oder mit einem CMP- Verfahren abgetragen werden. Anschließend wird eine obere Seitenfläche 20 der ersten Halbleiterschicht 2 aufgeraut. Dieser Verfahrensstand ist in Figur 11 dargestellt, wobei die Dicke der ersten Halbleiterschicht 2 vergrößert dargestellt ist. Zudem werden die einzelnen Bauelemente vereinzelt.
Figur 12 zeigt ein erstes Bauelement 21 mit einer Draufsicht auf das erste und das zweite Kontaktpad 18, 19. Das erste und das zweite Kontaktpad 18, 19 sind durch einen zweiten Graben 22 elektrisch getrennt. Zudem sind in der dargestellten
Ausführungsform mehrere erste und zweite Ausnehmungen 14, 15 vorgesehen, die mit elektrisch leitendem Material gefüllt sind und die erste beziehungsweise zweite elektrische
Kontakte 32, 33 darstellen. Die ersten elektrischen Kontakte für die negativ dotierte Halbleiterschicht 2 sind in einer 4 x 4 Anordnung angeordnet. Die zweiten elektrischen Kontakte für die positiv dotierte Halbleiterschicht 3 sind in Form von vier in Reihe angeordneten zweiten elektrischen Kontakten angeordnet.
Figur 13 zeigt eine Ausführungsform eines zweiten
Bauelementes 34, wobei in vier Eckbereichen angeordnete zweite Kontaktpads 19 vorgesehen sind. Die zweiten
Kontaktpads 19 sind über jeweils einen zweiten Graben 22 von dem ersten Kontaktpad 18 getrennt. Analog zu der Anordnung der zweiten Kontaktpads 19 sind auch die zweiten elektrischen Kontakte 33 in den Eckbereichen des Quadrates angeordnet. Analog zu der Ausbildung der Form des ersten Kontaktpads 18 sind die ersten elektrischen Kontakte 32 gleichmäßig über die Fläche des ersten Kontaktpads 18 verteilt angeordnet. Figur 14 zeigt eine Ausführungsform eines dritten
Bauelementes 35, wobei nur ein zweites Kontaktpad 19 in einem Eckbereich angeordnet ist, das über einen zweiten Graben 22 von dem ersten Kontaktpad 18, das im Wesentlichen quadratisch ausgebildet ist, elektrisch isoliert ist. In analoger Weise ist auch nur ein zweiter elektrischer Kontakt 33 zur
Kontaktierung der positiv dotierten Halbleiterschicht 3 vorgesehen. Zudem sind über die Fläche des ersten Kontaktpads 18 gleichmäßig verteilt erste elektrische Kontakte
32vorgesehen .
Die in den Figuren 12 bis 14 dargestellten Ausführungsformen sind nur Beispiele von möglicher Aufteilung des ersten und des zweiten Kontaktpads 18, 19 und der entsprechenden ersten und zweiten elektrischen Kontakte 32,33.
Figur 15 zeigt eine weitere Ausführungsform, die im
Wesentlichen gemäß Figur 11 aufgebaut ist, wobei jedoch eine zusätzliche Isolationsschicht 23 auf dem ersten Kontaktpad 18 teilweise in einem Bereich angrenzend an das zweite
Kontaktpad 19 aufgebracht ist. Weiterhin ist das zweite
Kontaktpad 18 seitlich bis über die zusätzliche
Isolationsschicht 23 ausgebildet. Zudem ist das erste
Kontaktpad 18 in zwei Schichten ausgebildet, wobei die erste Schicht auf der Isolationsschicht 17 und die zweite Schicht auf der ersten Schicht und auf der weiteren Isolationsschicht 23 aufliegt. Die zusätzliche Isolationsschicht 23 weist im Bereich der ersten Ausnehmung 14 eine Vertiefung auf, die sich durch einen fehlenden Planarisierungsprozess ausbildet. In analoger Weise weist das erste Kontaktpad 18 im Bereich der zweiten Schicht eine Einbuchtung 24 auf. Eine solche
Einbuchtung kann auch im Bereich der Ausnehmung 15 entstehen. Anschließend kann das erste und zweite Kontaktpad 18, 19 planarisiert werden, sodass seine Struktur gemäß Figur 16 erhalten wird.
Figur 17 zeigt eine Ansicht auf das erste und das zweite Kontaktpad 18, 19. Durch das Vorsehen der zusätzlichen
Isolationsschicht 23 ist es möglich, die Geometrie des ersten und des zweiten Kontaktpads 18, 19 flexibler zu gestalten und von der tatsächlichen Anordnung der ersten und der zweiten Kontakte zu entkoppeln.
Figur 18 zeigt einen Träger 10 in Form eines
Halbleiterwafers , der einen ringförmig umlaufenden Rand 24 mit einer gegenüber einem Mittenbereich 36 erhöhten Dicke aufweist. Beispielsweise ist der Wafer als Siliziumwafer ausgebildet. Diese Form des Trägers wird dadurch erreicht, dass ein innerer Bereich des Wafers gedünnt wird, wobei ein umlaufender Randbereich in einer größeren Dicke verbleibt. Dadurch wird der Wafer in seiner mechanischen Stabilität unterstützt. Der Träger gemäß Figur 18 wird z.B. mit einem Taiko-Verfahren der Firma Disco hergestellt. Die Dicke des
Siliziumwafers weist im Mittenbereich 36 beispielsweise 10 ym auf .
Der in Figur 18 dargestellte Träger wird als Träger 10 gemäß Figur 6 verwendet. Anschließend werden entsprechende
Strukturierungsmaßnahmen durchgeführt, wobei Figur 19 den Verfahrensstand gemäß Figur 8 darstellt. Analog zu der in Figur 19 dargestellten Anordnung können eine Vielzahl von Bauelementen auf den Träger gemäß Figur 19 prozessiert werden .
Figur 20 zeigt einen Verfahrensstand, bei dem zwei
Bauelemente gemäß Figur 16 auf einem Träger 10 angeordnet sind, wobei zwischen die Bauelemente 21 eine umlaufende
Trennstruktur 25 in Form eines Rahmens beispielsweise mit Hilfe eines Fotolacks aufgebracht wurde. Zudem wurde in den Rahmen auf die negativ dotierte Halbleiterschicht 2 eine Konverterschicht 26 und eine Linse 27 aufgebracht.
Die rahmenförmige Trennstruktur 25 wird beispielsweise mit Hilfe eines Fotoresistprozesses hergestellt. Die
Rahmenstruktur kann beispielsweise aus einem Kunststoff, zum Beispiel Benzocyclobutene hergestellt werden. Die
Konverterschicht 26 weist beispielsweise Silikon auf, in das ein lumineszierender Konversionsstoff zum Beispiel YAG: Ce oder andere Stoffe eingebettet ist.
In Figur 20 ist schematisch eine ESD-Diode 28 durch eine entsprechende Dotierung in den Träger 10 eingebracht. Zudem kann die ESD-Diode 28 auch auf einer Unterseite des Trägers 10 ausgebildet sein, zum Beispiel zwischen den Kontaktpads 18, 19.
Das in Figur 20 dargestellte Bauelement kann anschließend auf eine weitere Trägerstruktur 29 mit Vias 30 und weiteren
Kontakten 31 aufgebracht werden, wie in einem schematischen
Querschnitt in Figur 21 dargestellt. Die weiteren Kontakte 31 sind auf einer Unterseite der Trägerstruktur 29 und das
Bauelement 21 auf der Oberseite der Trägerstruktur 29 angeordnet .
Die weiteren Kontakte sind auf der Unterseite der
Trägerstruktur 29 angeordnet und über die Vias 30 mit
entsprechenden Kontaktpads 18, 19 des Bauelements verbunden. Obwohl die Erfindung im Detail durch das bevorzugte
Ausführungsbeispiel näher illustriert und beschrieben wurde, so ist die Erfindung nicht durch die offenbarten Beispiele eingeschränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der
Erfindung zu verlassen. Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2012 217 533.4, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugs zeichenliste
1 AufwachsSubstrat
2 negativ dotierte Halbleiterschicht
3 positiv dotierte Halbleiterschicht
4 Spiegelschicht
5 Öffnung
6 leitende Schicht
7 Graben
8 Verbindungsschicht
9 Oberseite
10 Träger
11 Füllmaterial
13 Unterseite
14 1. Ausnehmung
15 2. Ausnehmung
16 aktive Zone
17 Isolationsschicht
18 1. Kontaktpad
19 2. Kontaktpad
20 Oberseite
21 1. Bauelement
22 2. Graben
23 zusätzliche Isolationsschicht
24 Rand
25 Trennstruktur
26 Konverterschicht
27 Linse
28 ESD Diode
29 Trägerstruktur
30 Via
31 weitere Kontakte
32 1. elektrischer Kontakt
33 2. elektrischer Kontakt
34 2. Bauelement
35 3. Bauelement
36 Mittenbereich

Claims

Patentansprüche
1. Verfahren zur Herstellung eines optoelektronischen
Bauelements ,
wobei auf einem Aufwachssubstrat (1) eine Schichtstruktur mit einer ersten Halbleiterschicht (2), einer zweiten
Halbleiterschicht (3), und mit einer aktiven Zone (16) zur Erzeugung von Licht aufgewachsen wird, wobei auf die dem Aufwachssubstrat abgewandte erste Halbleiterschicht eine Spiegelschicht (4) aufgebracht wird, wobei die
Schichtstruktur über eine Verbindungsschicht (8) auf einer ersten Seite eines Trägers (10) befestigt wird, und wobei über eine zweite Seite des Trägers elektrische Kontakte für die Schichtstruktur eingebracht werden, und wobei das
Aufwachssubstrat entfernt wird.
2. Verfahren nach Anspruch 1,
wobei
- eine erste Ausnehmung (14) in den Träger (10), in die
Verbindungsschicht (8) und in die zweite Halbleiterschicht (3) eingebracht wird, so dass die erste Ausnehmung an die erste Halbleiterschicht (2) angrenzt, und
- ein erster Kontakt (32) zur elektrischen Kontaktierung der erste Halbleiterschicht (2) in die Ausnehmung eingebracht wird.
3. Verfahren nach Anspruch 2,
wobei das Einbringen des ersten Kontakts (32) in einem
Verfahrensschritt durchgeführt wird, so dass sich der erste Kontakt durch den Träger (10), die Verbindungsschicht (8) und die zweite Halbleiterschicht (3) hindurch in die erste
Halbleiterschicht (2) erstreckt.
4. Verfahren nach Anspruch 1,
wobei in die Verbindungsschicht (8), in den Träger (10) und in die zweite Halbleiterschicht (3) eine Ausnehmung
eingebracht wird, wobei die Ausnehmung an die erste
Halbleiterschicht (2) grenzt, wobei eine Seitenfläche der Ausnehmung mit einer Isolationsschicht bedeckt wird, wobei ein erster elektrischer Kontakt (32) zur Kontaktierung der ersten Halbleiterschicht in die Ausnehmung eingebracht wird, wobei in den Träger eine zweite Ausnehmung eingebracht wird, wobei die zweite Ausnehmung an die Spiegelschicht oder eine die Spiegelschicht bedeckende elektrisch leitende Schicht grenzt, wobei eine Seitenfläche der zweiten Ausnehmung mit einer weiteren Isolationsschicht bedeckt wird, wobei ein zweiter elektrischer Kontakt (33) zur Kontaktierung einer zweiten Halbeiterschicht (3) in die zweite Ausnehmung eingebracht wird.
5. Verfahren nach Anspruch 4,
a. wobei vor dem Einbringen des ersten und/oder des zweiten Kontaktes eine weitere Spiegelschicht auf die Seitenfläche der ersten und/oder der zweiten Ausnehmung aufgebracht wird, b. oder wobei ein für das von der aktiven Zone (16)
emittierte Licht im wesentlichen durchlässiges
Verbindungsmaterial verwendet wird, und wobei als Träger ein Träger (10) verwendet wird, der an einer der
Verbindungsschicht zugewandten Seite spiegelnd ausgebildet ist, oder
c. wobei der erste Kontakt (32) in der Weise ausgebildet wird, dass der erste Kontakt an einer der ersten
Halbleiterschicht zugewandten Seite spiegelnd ausgebildet ist .
6. Verfahren nach Anspruch 4 oder 5,
wobei auf den Träger eine dritte Isolationsschicht
aufgebracht wird, wobei auf die dritte Isolationsschicht ein elektrisch leitendes erstes Kontaktpad (Kontaktfläche) (18) aufgebracht wird, die mit dem ersten Kontakt (32) in
Verbindung steht, und wobei auf die dritte Isolationsschicht ein elektrisch leitendes zweites Kontaktpad (19) aufgebracht wird, die mit dem zweiten Kontakt (33) in Verbindung steht, wobei das erste und das zweite Kontaktpad elektrisch
voneinander isoliert sind, wobei auf das erste Kontaktpad eine vierte Isolationsschicht aufgebracht wird, wobei das zweite Kontaktpad wenigstens teilweise auf die vierte
Isolationsschicht aufgebracht wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Verbindungsschicht (8) aus einem elektrisch
isolierenden Material, insbesondere aus einem Klebematerial gebildet wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, wobei als Träger (10) ein elektrisch halbleitendes oder ein elektrisch leitendes Material, insbesondere in Form einer Folie verwendet wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Aufwachssubstrat von einer Oberfläche der ersten Halbleiterschicht entfernt wird, wobei die freigelegte
Oberfläche der freigegebenen ersten Halbleiterschicht
aufgeraut wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, wobei als Träger ein Wafer, insbesondere ein gedünnter Wafer mit einem dickeren Randbereich verwendet wird.
11. Optoelektronisches Bauelement (21, 34, 35), das
insbesondere nach einem der Ansprüche 1 bis 10 hergestellt ist, mit einem Träger (10) mit einer Schichtstruktur mit einer zweiten Halbleiterschicht (3) und einer ersten
Halbleiterschicht (2) mit einer aktiven Zone zur Erzeugung von Licht und einer Spiegelschicht (4),
wobei die Schichtstruktur (2, 3) über eine Verbindungsschicht (8) mit einer ersten Seite des Trägers (10) verbunden ist, und wobei im Träger (10) ein erster elektrischer Kontakt (32) und ein zweiter elektrischer Kontakt (33) zur Kontaktierung der Schichtstruktur (2, 3) vorgesehen sind, wobei die
Kontakte (32, 33) von der ersten Seite zu einer gegenüber liegenden zweiten Seite des Trägers (10) geführt sind, und wobei die Verbindungsschicht (8) aus einem elektrisch
isolierenden Material gebildet ist.
12. Optoelektronisches Bauelement (21, 34, 35) mit einem Träger (10) und einer Schichtstruktur aufweisend eine erste Halbleiterschicht (2), eine zweite Halbleiterschicht (3) und eine aktive Zone (16) zur Erzeugung von Licht, wobei
- die Schichtstruktur über eine Verbindungsschicht (8) mit einer ersten Seite des Trägers (10) verbunden ist,
- die Verbindungsschicht (8) aus einem elektrisch
isolierenden Material gebildet ist,
- das Bauelement einen ersten Kontakt (32) und einen
zweiten Kontakt (33) zur elektrischen Kontaktierung der Schichtstruktur aufweist,
- sich der erste Kontakt (32) zur elektrischen
Kontaktierung der ersten Halbleiterschicht (2)
bereichsweise von einer Rückseite des Trägers (10) durch eine Ausnehmung (14) hindurch zu der ersten
Halbleiterschicht (2) erstreckt,
- die Ausnehmung in dem Träger (10), in der
Verbindungsschicht (8) und in der zweiten
Halbleiterschicht (3) ausgebildet ist, und
- der erste Kontakt (32) innerhalb der Ausnehmung
durchgängig ausgebildet ist.
13. Bauelement nach Anspruch 12,
wobei eine Spiegelschicht (4) des Bauelements, die
Verbindungsschicht (8), die zweite Halbleiterschicht (3) und der Träger (10) die Ausnehmung (14) aufweisen, wobei die Ausnehmung (14) an die erste Halbleiterschicht (2) grenzt, wobei die zweite Halbleiterschicht (3) zwischen der ersten Halbleiterschicht (2) und dem Träger (10) angeordnet ist, wobei eine Seitenfläche der Ausnehmung (14) mit einer
Isolationsschicht (17) bedeckt ist, wobei der erste
elektrische Kontakt (32) in der Ausnehmung (14) angeordnet ist, wobei in dem Träger (10) eine weitere Ausnehmung (15) eingebracht ist, wobei die weitere Ausnehmung (15) an die Spiegelschicht (4) oder eine die Spiegelschicht bedeckende elektrisch leitende Schicht (6) grenzt, wobei eine
Seitenfläche der weiteren Ausnehmung (15) mit einer Isolationsschicht (17) bedeckt ist, wobei der zweite
elektrische Kontakt (33) in der weiteren Ausnehmung (15) angeordnet ist.
14. Bauelement nach einem der Ansprüche 11 bis 12,
wobei auf den Träger (10) eine Isolationsschicht (17) aufgebracht ist, wobei auf die Isolationsschicht (17) ein elektrisch leitendes erstes Kontaktpad (Kontaktfläche) (18) aufgebracht wird, das mit dem ersten Kontakt (32) in
Verbindung steht, und wobei auf die Isolationsschicht (17) ein elektrisch leitendes zweites Kontaktpad (19) aufgebracht ist, das mit dem zweiten Kontakt (33) in Verbindung steht, und wobei das erste und das zweite zwei Kontaktpad (18, 19) elektrisch voneinander getrennt sind, wobei auf das erste Kontaktpad eine weitere Isolationsschicht (23) aufgebracht ist, wobei das zweite Kontaktpad (19) auch auf die weitere Isolationsschicht (23) teilweise aufgebracht ist.
15. Bauelement nach einem der Ansprüche 11 bis 14,
wobei der Träger (10) aus einem elektrisch halbleitenden oder elektrisch leitenden Material, insbesondere aus Metall gebildet ist.
16. Bauelement nach einem der Ansprüche 11 bis 15,
wobei der Träger (10) in Form einer Folie aus Metall oder einem Halbleitermaterial ausgebildet ist.
17. Bauelement nach einem der Ansprüche 11 bis 16,
wobei die Verbindungsschicht (8) eine Schichtdicke von kleiner als 10 ym, insbesondere kleiner als lym, und wobei der Träger (10) eine Schichtdicke von kleiner als lOOym, insbesondere kleiner als 10ym aufweist.
18. Bauelement nach einem der Ansprüche 11 bis 16,
wobei eine für das von der aktiven Zone emittierte Licht im Wesentlichen durchlässiges Verbindungsmaterial vorgesehen ist, und wobei als Träger ein Träger verwendet wird, der an einer der Verbindungsschicht zugewandten Seite spiegelnd ausgebildet ist.
PCT/EP2013/069966 2012-09-27 2013-09-25 Verfahren zur herstellung eines optoelektronischen bauelements WO2014048988A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020157010780A KR20150058504A (ko) 2012-09-27 2013-09-25 광전자 소자를 제조하기 위한 방법
CN201380050764.5A CN104704642B (zh) 2012-09-27 2013-09-25 用于制造光电子器件的方法
JP2015533571A JP6099752B2 (ja) 2012-09-27 2013-09-25 オプトエレクトロニクスコンポーネントの製造方法、およびオプトエレクトロニクスコンポーネント
US14/430,893 US20150255685A1 (en) 2012-09-27 2013-09-25 Method for producing an optoelectronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012217533.4 2012-09-27
DE102012217533.4A DE102012217533A1 (de) 2012-09-27 2012-09-27 Verfahren zur Herstellung eines optoelektronischen Bauelements

Publications (1)

Publication Number Publication Date
WO2014048988A1 true WO2014048988A1 (de) 2014-04-03

Family

ID=49253295

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/069966 WO2014048988A1 (de) 2012-09-27 2013-09-25 Verfahren zur herstellung eines optoelektronischen bauelements

Country Status (5)

Country Link
US (1) US20150255685A1 (de)
JP (1) JP6099752B2 (de)
KR (1) KR20150058504A (de)
DE (1) DE102012217533A1 (de)
WO (1) WO2014048988A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150142327A (ko) * 2014-06-11 2015-12-22 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR20160003739A (ko) * 2013-04-23 2016-01-11 코닌클리케 필립스 엔.브이. 발광 장치를 위한 측면 상호접속부
US10388824B2 (en) 2017-08-31 2019-08-20 Toyoda Gosei Co., Ltd. Method for producing light-emitting device
KR20190104968A (ko) * 2019-09-03 2019-09-11 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013111496A1 (de) * 2013-10-18 2015-04-23 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102013111977A1 (de) * 2013-10-30 2015-04-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Anordnung mit mindestens einem solchen optoelektronischen Halbleiterchip
DE102014103828A1 (de) 2014-03-20 2015-09-24 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen
DE102014107123A1 (de) * 2014-05-20 2015-11-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
DE102014110071A1 (de) * 2014-07-17 2016-01-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102014112551A1 (de) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102014116935A1 (de) 2014-11-19 2016-05-19 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015100578A1 (de) * 2015-01-15 2016-07-21 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015105509A1 (de) 2015-04-10 2016-10-13 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015108056A1 (de) 2015-05-21 2016-11-24 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015211185A1 (de) * 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102015113310B4 (de) * 2015-08-12 2022-08-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
DE102015114587A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102016101652A1 (de) 2016-01-29 2017-08-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit Seitenkontakten
DE102016111113A1 (de) * 2016-06-17 2017-12-21 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102016113274B4 (de) 2016-07-19 2023-03-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102016114550B4 (de) * 2016-08-05 2021-10-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement und Verfahren zur Herstellung von Bauelementen
KR101892227B1 (ko) * 2016-12-22 2018-08-27 주식회사 포스코 무방향성 전기강판 적층체 및 그 제조방법
DE102017107201A1 (de) 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
DE102017115794A1 (de) 2017-07-13 2019-01-17 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
KR20190019745A (ko) * 2017-08-18 2019-02-27 주식회사 루멘스 발광소자 및 그 제조방법
DE102017125105A1 (de) * 2017-10-26 2019-05-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102018101815A1 (de) 2018-01-26 2019-08-01 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102018122568A1 (de) * 2018-09-14 2020-03-19 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement mit erstem und zweitem kontaktelement und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102018123930A1 (de) * 2018-09-27 2020-04-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip mit erstem und zweitem Kontaktelement und Verfahren zur Herstellung des optoelektronischen Halbleiterchips
DE102018125281A1 (de) * 2018-10-12 2020-04-16 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
DE102018128692A1 (de) * 2018-11-15 2020-05-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit ersten Verbindungsbereichen und optoelektronische Vorrichtung
DE102019106938A1 (de) * 2019-03-19 2020-09-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement mit isolierender Schicht und Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
DE102019108216A1 (de) * 2019-03-29 2020-10-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement mit dielektrischer Schicht und transparenter leitfähiger Schicht und Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
DE102021202026A1 (de) 2021-03-03 2022-09-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
DE102021123996A1 (de) 2021-09-16 2023-03-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektornisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009053064A1 (de) * 2009-11-13 2011-05-19 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements
DE102010025320A1 (de) 2010-06-28 2011-12-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US20120007120A1 (en) * 2010-07-12 2012-01-12 Hak Hwan Kim Light emitting device and method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050191584A1 (en) * 2004-02-27 2005-09-01 Kevin Shea Surface treatment of a dry-developed hard mask and surface treatment compositions used therefor
JP4777757B2 (ja) * 2005-12-01 2011-09-21 スタンレー電気株式会社 半導体発光素子及びその製造方法
US20070207611A1 (en) * 2006-03-03 2007-09-06 Lavoie Adrien R Noble metal precursors for copper barrier and seed layer
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008021403A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
JP5244703B2 (ja) * 2009-05-22 2013-07-24 昭和電工株式会社 発光ダイオード及び発光ダイオードランプ、並びに照明装置
DE102009032486A1 (de) * 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
KR101252032B1 (ko) * 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009053064A1 (de) * 2009-11-13 2011-05-19 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements
DE102010025320A1 (de) 2010-06-28 2011-12-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US20120007120A1 (en) * 2010-07-12 2012-01-12 Hak Hwan Kim Light emitting device and method of manufacturing the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160003739A (ko) * 2013-04-23 2016-01-11 코닌클리케 필립스 엔.브이. 발광 장치를 위한 측면 상호접속부
KR102145891B1 (ko) 2013-04-23 2020-08-20 루미리즈 홀딩 비.브이. 발광 장치를 위한 측면 상호접속부
KR20150142327A (ko) * 2014-06-11 2015-12-22 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
CN106415861A (zh) * 2014-06-11 2017-02-15 Lg伊诺特有限公司 发光元件和照明装置
US10186639B2 (en) 2014-06-11 2019-01-22 Lg Innotek Co., Ltd. Light emitting device and lighting apparatus
US10333031B2 (en) 2014-06-11 2019-06-25 Lg Innotek Co., Ltd. Light emitting element and lighting device
US10411166B2 (en) 2014-06-11 2019-09-10 Lg Innotek Co., Ltd. Light emitting device and lighting apparatus
KR102019914B1 (ko) 2014-06-11 2019-11-04 엘지이노텍 주식회사 발광 소자
US11094850B2 (en) 2014-06-11 2021-08-17 Suzhou Lekin Semiconductor Co., Ltd. Light emitting device and lighting apparatus having enhanced optical and electrical characteristics by diffusion barrier layer
US10388824B2 (en) 2017-08-31 2019-08-20 Toyoda Gosei Co., Ltd. Method for producing light-emitting device
KR20190104968A (ko) * 2019-09-03 2019-09-11 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR102170219B1 (ko) 2019-09-03 2020-10-26 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Also Published As

Publication number Publication date
US20150255685A1 (en) 2015-09-10
CN104704642A (zh) 2015-06-10
KR20150058504A (ko) 2015-05-28
JP6099752B2 (ja) 2017-03-22
JP2015530755A (ja) 2015-10-15
DE102012217533A1 (de) 2014-03-27

Similar Documents

Publication Publication Date Title
WO2014048988A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements
DE102012109460B4 (de) Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
EP2583305B1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP3345225B1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
DE112015000850B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement
EP2332183A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
EP2057696B1 (de) Optoelektronischer halbleiterchip und verfahren zur dessen herstellung
DE112015006061T5 (de) Lichtemittierende Vorrichtung
DE102014101896A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil
DE112017000332B4 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102010033137A1 (de) Leuchtdiodenchip
DE102013109316A1 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102012106953A1 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2019063412A1 (de) Strahlungsemittierendes halbleiterbauelement und verfahren zur herstellung von strahlungsemittierenden halbleiterbauelementen
DE10147886A1 (de) Lumineszenzdiode und Herstellungsverfahren
WO2018184842A1 (de) Verfahren zum herstellen eines optoelektronischen halbleiterchip und optoelektronischer halbleiterchip
WO2015011028A1 (de) Optoelektronischer halbleiterchip, halbleiterbauelement und verfahren zur herstellung von optoelektronischen halbleiterchips
DE102008015253B4 (de) Verfahren zur Herstellung eines Laserbauelements und Laserbauelement
WO2020064892A1 (de) Optoelektronisches halbleiterbauelement mit saphirträger und dessen herstellungsverfahren
WO2021037568A1 (de) Verfahren zur herstellung strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierendes bauelement
DE102010032813A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102018124337A1 (de) Ankerstrukturen und verfahren zur gleichmässigen waferplanarisierung und -bondung
DE102021124146A1 (de) Licht emittierender halbleiterchip und verfahren zur herstellung eines licht emittierenden halbleiterchips
DE112022002708T5 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
WO2017129562A1 (de) Verfahren zur herstellung einer mehrzahl von bauelementen

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13766969

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015533571

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14430893

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20157010780

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 13766969

Country of ref document: EP

Kind code of ref document: A1