DE102015211185A1 - Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips - Google Patents

Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips Download PDF

Info

Publication number
DE102015211185A1
DE102015211185A1 DE102015211185.7A DE102015211185A DE102015211185A1 DE 102015211185 A1 DE102015211185 A1 DE 102015211185A1 DE 102015211185 A DE102015211185 A DE 102015211185A DE 102015211185 A1 DE102015211185 A1 DE 102015211185A1
Authority
DE
Germany
Prior art keywords
layer
carrier
semiconductor chip
photoresist
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015211185.7A
Other languages
English (en)
Inventor
Anna Kasprzak-Zablocka
Korbinian Perzlmaier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102015211185.7A priority Critical patent/DE102015211185A1/de
Priority to PCT/EP2016/064002 priority patent/WO2016202978A1/de
Publication of DE102015211185A1 publication Critical patent/DE102015211185A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bonding area, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/0512—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05183—Rhenium [Re] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/0519—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05613—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05616—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05618—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/0562—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05683—Rhenium [Re] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05699—Material of the matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H01L2224/05799—Base material
    • H01L2224/058—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05801—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05809—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H01L2224/05799—Base material
    • H01L2224/058—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05801—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05811—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H01L2224/05799—Base material
    • H01L2224/058—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05801—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05813—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H01L2224/05799—Base material
    • H01L2224/058—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05801—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05816—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H01L2224/05799—Base material
    • H01L2224/058—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05817—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H01L2224/05799—Base material
    • H01L2224/058—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05817—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/0582—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H01L2224/05799—Base material
    • H01L2224/058—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05838—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05839—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H01L2224/05799—Base material
    • H01L2224/058—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05838—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05844—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H01L2224/05799—Base material
    • H01L2224/058—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05838—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05847—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H01L2224/05799—Base material
    • H01L2224/058—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05838—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05855—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Abstract

Optoelektronischer Halbleiterchip (100) mit einer Strahlungshauptseite (101), umfassend eine Halbleiterschichtenfolge (2), die zur Emission von Strahlung eingerichtet ist, einen strukturierten Träger (1), der an der Strahlungshauptseite (101) abgewandten Seite des Halbleierchips (100) angeordnet ist, wobei die p-dotierte Halbleiterschicht (23) mittels einer ersten Anschlussschicht (3) elektrisch kontaktiert ist und die n-dotierte Halbleiterschicht (21) mittels einer zweiten Anschlussschicht (4) elektrisch kontaktiert ist, wobei die erste Anschlussschicht (3) mittels einer ersten Kontaktschicht (5) elektrisch kontaktiert ist und die zweite Anschlussschicht (4) mittels einer zweiten Kontaktschicht (6) elektrisch kontaktiert ist, wobei die erste und zweite Kontaktschicht (5, 6) den Träger (1) vollständig durchdringen und die erste Kontaktschicht (5) lateral beabstandet zur zweiten Kontaktschicht (6) angeordnet ist, wobei der Träger (1) ein stabilisierendes Material umfasst, das aus der Gruppe ausgewählt ist, die einen Fotolack, ein anorganisch-organisches Hybridmaterial, ein spin-on Material, ein mittels Siebdruckverfahren aufgebrachtes Isolationsmaterial und dielektrisches Material umfasst.

Description

  • Die Erfindung betrifft einen optoelektronischen Halbleiterchip. Ferner betrifft die Erfindung ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips.
  • In optoelektronischen Halbleiterchips werden in der Regel Träger verwendet, um nach dem Ablösen einer Halbleiterschichtenfolge von dem Aufwachssubstrat eine ausreichende Stabilität für den optoelektronischen Halbleiterchip zu gewährleisten. Bisher werden optoelektronische Halbleiterchips zur Stabilisierung mittels eines Moldprozesses mit Epoxiden, Silikonen oder sonstigen Kunststoffen verarbeitet. Ein Nachteil dieses Moldprozesses ist, dass nach dem Vergießen die Kontaktschichten, insbesondere die Rückseitenkontakte, freigeschliffen werden müssen, die zuvor üblicherweise galvanisch aufgebracht worden sind.
  • Eine Aufgabe der Erfindung ist es, einen optoelektronischen Halbleiterchip bereitzustellen, der einfach und/oder kostengünstig hergestellt werden kann. Ferner ist eine Aufgabe der Erfindung, ein kostengünstiges Verfahren zur Herstellung eines optoelektronischen Halbleiterchips bereitzustellen. Insbesondere wird ein Verfahren bereitgestellt, das die Freilegung der galvanisch aufgebrachten Kontaktschichten vermeidet. Ferner vermeidet das Verfahren einen sogenannten Moldprozess.
  • Diese Aufgaben werden durch einen optoelektronischen Halbleiterchip gemäß dem unabhängigen Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche. Ferner werden diese Aufgaben durch ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips gemäß dem unabhängigen Anspruch 9 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen des Verfahrens sind Gegenstand der abhängigen Ansprüche 10 bis 13.
  • In zumindest einer Ausführungsform weist der optoelektronische Halbleiterchip eine Strahlungshauptseite auf. Der optoelektronische Halbleiterchip umfasst eine Halbleiterschichtenfolge, die mindestens eine n-dotierte Halbleiterschicht, mindestens eine p-dotierte Halbleiterschicht und eine zwischen der mindestens einen n-dotierten Halbleiterschicht und der mindestens einen p-dotierten Halbleiterschicht angeordnete aktive Schicht umfasst. Insbesondere ist die Strahlungshauptseite senkrecht zu einer Wachstumsrichtung der Halbleiterschichtenfolge des optoelektronischen Halbleiterchips orientiert. Insbesondere wird über die Strahlungshauptseite Strahlung emittiert. Die aktive Schicht ist zur Emission von Strahlung eingerichtet. Der optoelektronische Halbleiterchip weist einen strukturierten Träger auf, der an oder auf der Strahlungshauptseite abgewandten Seite des Halbleiterchips angeordnet ist.
  • Die p-dotierte Halbleiterschicht ist mittels einer ersten Anschlussschicht elektrisch kontaktiert. Die n-dotierte Halbleiterschicht ist mittels einer zweiten Anschlussschicht elektrisch kontaktiert. Die erste Anschlussschicht ist mittels einer ersten Kontaktschicht elektrisch kontaktiert.
  • Die zweite Anschlussschicht ist mittels einer zweiten Kontaktschicht elektrisch kontaktiert. Die erste und zweite Kontaktschicht durchdringen den Träger vollständig. Die erste Kontaktschicht ist lateral beabstandet zur zweiten Kontaktschicht angeordnet. Der Träger umfasst ein stabilisierendes Material, das aus der Gruppe ausgewählt ist, die einen Fotolack, ein anorganisch-organisches Hybridmaterial, ein spin-on Material, ein mittels Siebdruckverfahren aufgebrachtes Isolationsmaterial und dielektrisches Material umfasst oder daraus besteht.
  • Die Halbleiterschichtenfolge des optoelektronischen Halbleiterchips basiert bevorzugt auf einem III-V-Verbindungshalbleitermaterial. Das Halbleitermaterial kann bevorzugt auf ein Nitridverbindungshalbleitermaterial, wie AlnIn1-n-mGamN oder auf ein Phosphid-Verbindungshalbleitermaterial, wie AlnIn1-n-mGamP oder auch auf ein Arsenid-Verbindungshalbleitermaterial, wie AlnIn1-n-mGamAs basieren, wobei jeweils 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und m + n ≤ 1 ist. "Auf ein Nitridverbindungshalbleitermaterial basierend" bedeutet im vorliegenden Zusammenhang, dass die Halbleiterschichtenfolge oder zumindest eine Schicht davon ein III-Nitrid-Verbindungshalbleitermaterial, vorzugsweise InxAlyGa1-x-yN umfasst, wobei 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften des InxAlyGa1-x-yN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (In, Al, Ga, N), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
  • Die Halbleiterschichtenfolge beinhaltet eine aktive Schicht mit mindestens einem pn-Übergang und/oder mit einer oder mit mehreren Quantentopfstrukturen. Im Betrieb des Halbleiterchips wird in der aktiven Schicht eine elektromagnetische Strahlung erzeugt. Die aktive Schicht ist insbesondere zur Emission von Strahlung eingerichtet. Eine Wellenlänge oder ein Wellenlängenmaximum der Strahlung liegt bevorzugt im ultravioletten und/oder sichtbaren und/oder infraroten Spektralbereich, insbesondere bei Wellenlängen zwischen einschließlich 420 nm und 800 nm, zum Beispiel zwischen einschließlich 420 nm und 480 nm.
  • Gemäß zumindest einer Ausführungsform handelt es sich bei dem optoelektronischen Halbleiterchip um einen Leuchtdiodenchip, kurz LED. Der Halbleiterchip ist dann bevorzugt dazu eingerichtet, blaues Licht, grünes Licht, rotes Licht, gelbes Licht oder weißes Licht zu emittieren.
  • Gemäß zumindest einer Ausführungsform handelt es sich bei dem optoelektronischen Halbleiterchip um einen Dünnfilmhalbleiterchip, insbesondere ein Dünnfilmleuchtdiodenchip.
  • Gemäß zumindest einer Ausführungsform ist die p-dotierte Halbleiterschicht mittels einer ersten Anschlussschicht elektrisch kontaktiert. Die erste Anschlussschicht bildet mit anderen Worten den p-Kontakt des optoelektronischen Halbleiterchips aus. Die erste Anschlussschicht kann insbesondere an der der Strahlungshauptseite abgewandten Seite des optoelektronischen Halbleiterchips angeordnet sein.
  • Die erste Anschlussschicht kann aus einem Metall bestehen oder dieses umfassen. Die erste Anschlussschicht kann einen Schichtaufbau aufweisen. Beispielsweise kann die erste Anschlussschicht eine erste Schicht aus einem ersten Metall oder Legierung und eine zweite Schicht aus einem zweiten Metall oder einer zweiten Legierung umfassen. Insbesondere ist das erste Metall von dem zweiten Metall verschieden.
  • Alternativ oder zusätzlich kann die n-dotierte Halbleiterschicht mittels einer zweiten Anschlussschicht elektrisch kontaktiert sein. Die zweite Anschlussschicht bildet dann mit anderen Worten den n-Kontakt des optoelektronischen Halbleiterchips aus. Die zweite Anschlussschicht kann insbesondere an der der Strahlungshauptseite des optoelektronischen Halbleiterchips abgewandten Seite angeordnet sein. Die zweite Anschlussschicht kann eine Schichtenfolge aufweisen. Beispielsweise kann die zweite Anschlussschicht eine erste Metallschicht, eine Haftvermittlungsschicht und ein Metall umfassen oder daraus bestehen. Die zweite Anschlussschicht kann ein leitfähiges Oxid aufweisen. Insbesondere weist dann die zweite Anschlussschicht das leitfähige Oxid in Verbindung mit einer Metallschicht auf.
  • Gemäß zumindest einer Ausführungsform ist die erste Anschlussschicht mittels einer ersten Kontaktschicht elektrisch kontaktiert. Mit anderen Worten ermöglicht die erste Kontaktschicht einen Stromfluss über den p-Kontakt des optoelektronischen Halbleiterchips.
  • Gemäß zumindest einer Ausführungsform ist die zweite Anschlussschicht mittels einer zweiten Kontaktschicht elektrisch kontaktiert. Mit anderen Worten ist die zweite Kontaktschicht dazu eingerichtet, Strom oder Ladungsträger von dem n-Kontakt zu transportieren.
  • Gemäß zumindest einer Ausführungsform weist die erste und/oder zweite Anschlussschicht jeweils mindestens ein Material aus Gold (Au), Silber (Ag), Titan (Ti), Platin (Pt), Palladium (Pd), Kupfer (Cu), Nickel (Ni), Indium (In), Rhenium (Rh), Chrom (Cr), Aluminium (Al), Wolfram (W), Zinn (Sn), Blei (Pb), Germanium (Ge), Bismut (Bi), Antimon (Sb), Zink (Zn) Kombinationen oder Legierungen oder Oxide oder Nitride davon auf oder besteht daraus. Alternativ oder zusätzlich weist die erste und/oder zweite Kontaktschicht jeweils mindestens ein Metall aus den oben genannten Metallen, eine Kombination dieser Metalle oder Legierungen davon auf oder besteht daraus.
  • Gemäß zumindest einer Ausführungsform durchdringt die erste und/oder zweite Kontaktschicht den strukturierten Träger vollständig. Insbesondere ist der Träger direkt oder indirekt an oder auf der zweiten Anschlussschicht strukturiert aufgebracht. Mit "direkt" wird hier und im Folgenden direkter mechanischer und/oder elektrischer Kontakt verstanden. Insbesondere sind dann keine weiteren Elemente oder Schichten zwischen dem Träger und der zweiten Anschlussschicht angeordnet. Mit "indirekt" wird hier und im Folgenden unmittelbarer mechanischer und/oder elektrischer Kontakt verstanden. Insbesondere ist dann zwischen dem Träger und der zweiten Anschlussschicht zumindest ein Element oder eine Schicht, beispielsweise eine Isolationsschicht, angeordnet. Die erste und/oder zweite Kontaktschicht durchdringen den Träger, erstrecken sich also von der Unterseite des Trägers durch den Träger bis zu seiner Oberseite des Trägers. Die erste Kontaktschicht kann dabei lateral beabstandet zur zweiten Kontaktschicht angeordnet sein. Das heißt, in einer Richtung, die beispielsweise parallel zur Oberfläche des Trägers verläuft oder parallel zur Strahlungshauptseite verläuft, wird im Abstand zur ersten Kontaktschicht eine zweite Kontaktschicht erzeugt. Mit anderen Worten ist die erste und/oder zweite Kontaktschicht in dem Träger eingebettet.
  • Gemäß zumindest einer Ausführungsform ragt die erste und/oder zweite Kontaktschicht in Seitenansicht oder im Querschnitt auf den optoelektronischen Halbleiterchip über den Träger in Richtung weg von der Strahlungshauptseite hinaus. Mit anderen Worten wird hier ein optoelektronischer Halbleiterchip erzeugt, dessen Kontaktschichten nicht bündig mit der der Strahlungshauptseite abgewandten Oberfläche des Trägers abschließt, sondern Kanten aufweist, die über die Oberfläche des Trägers hinausragen. Damit sind erste und zweite Kontaktschicht leichter in einem folgenden Prozessschritt lötbar. Diese hinausragende erste und/oder zweite Kontaktschicht kann durch einen zweischichtigen Fotolack und/oder durch ein zweischichtiges Dielektrikum erzeugt werden. Insbesondere umfassen der zweischichtige Fotolack und/oder das zweischichtige Dielektrikum den Träger und eine Fotolackschicht oder Metallschicht. In einem ersten Schritt kann der Träger strukturiert werden. Anschließend kann das Aufbringen der Fotolackschicht oder der Metallschicht erfolgen. Die Metallschicht kann eine Schablone oder Maske sein. In einem anschließenden Verfahrensschritt kann die Fotolackschicht oder Metallschicht selektiv abgelöst werden. Insbesondere erfolgt das selektive Ablösen der Fotolackschicht oder Metallschicht nach dem Sintern der ersten und/oder zweiten Kontaktschicht. Damit ist die erste und/oder zweite Kontaktschicht gegenüber der Oberfläche des Trägers erhaben.
  • Gemäß zumindest einer Ausführungsform weist die erste und/oder zweite Kontaktschicht ein Metall auf. Alternativ oder zusätzlich kann die erste und/oder zweite Kontaktschicht ein Pastenlot aufweisen. Mit Pastenlot oder Lötpaste wird hier insbesondere eine pastöse Mischung aus einem Lotmetallpulver, zum Beispiel aus Zinn, Silber, Kupfer, Gold, Indium, Blei, Nickel, Germanium, Bismut, Antimon, und einem Flussmittel verstanden. Alternativ oder zusätzlich kann die erste und/oder zweite Kontaktschicht ein Metallpulver aufweisen oder aus einem Metallpulver bestehen. Das Metallpulver kann zusätzlich mit Hilfsstoffen versetzt sein. Das Metallpulver kann in einem Verfahrensschritt gesintert werden. Insbesondere erfolgt das Sintern bei niedrigen Temperaturen, also bei Temperaturen von < 400 °C, < 450 °C oder < 500 °C. Alternativ kann das Sintern des Metallpulvers auch selektiv, zum Beispiel über Lasersintern, erfolgen.
  • Gemäß zumindest einer Ausführungsform weist der Träger ein stabilisierendes Material auf oder besteht aus diesem stabilisierenden Material. Das stabilisierende Material kann aus einer Gruppe ausgewählt sein, die ein Fotolack, ein anorganisch-organisches Hybridmaterial, ein spin-on Material, ein mittels Siebdruckverfahren aufgebrachtes Isolationsmaterial und ein dielektrisches Material umfasst.
  • Gemäß zumindest einer Ausführungsform ist das stabilisierende Material ein Fotolack. Insbesondere ist der Fotolack fotostrukturierbar und/oder thermisch strukturierbar. Insbesondere ist der Fotolack durch Überlastung und/oder Überbelichtung stabilisiert. Bei dem Fotolack (englisch: photoresist) kann es sich um einen Negativlack oder einen Positivlack handeln. Der Negativlack polymerisiert durch Belichtung und einem nachfolgenden optionalen Ausheizschritt zur Stabilisierung. Das heißt nach der Entwicklung bleiben die belichteten Bereiche stehen. Bei einem Positivlack wird der bereits verfestigte Lack durch Belichtung wieder löslich für entsprechende Entwicklerlösungen. Das heißt nach der Entwicklung bleiben nur die Bereiche übrig, welche durch eine Maske vor der Bestrahlung geschützt sind und somit nicht belichtet werden. Insbesondere werden als Positivlacke Harze, beispielsweise Novalackharze, zusammen mit einer fotoaktiven Komponente, beispielsweise von polymeren Diazoverbindungen und einem Lösungsmittel, verwendet. Diese können durch eine Rotationsbeschichtung aus einer flüssigen Phase auf eine erste und/oder zweite Anschlussschicht aufgebracht werden. Die Positivlacke werden einem Ausheizschritt unterzogen, wobei das Lösungsmittel und der Lack aushärten. Anschließend kann der Lack je nach gewünschter Struktur mit UV-Licht belichtet werden. Dabei bricht die fotoaktive Komponente mit Hilfe des Lichts auf und der Lack wird an den belichteten Stellen löslich. Nach der Belichtung können diese Teile mit einer geeigneten Entwicklerlösung weggespült werden und es bleiben die unbelichteten Teile des Fotolacks übrig. Nach der Entwicklung kann alternativ oder zusätzlich ein Ausheizschritt zur Stabilisierung des Fotolacks erfolgen.
  • Es kann jeder beliebige Fotolack verwendet werden. Gemäß zumindest einer Ausführungsform kann der Fotolack ein permanenter Fotoloack sein. Der Fotolack kann aus einer Gruppe ausgewählt werden, die ein epoxybasierten Fotolack, ein siloxanbasierten Fotolack, Polyimid Materialien, BCB (Bisbenzocyclobuten) und Bisbenzocyclobuten fluoriniertes Polymer umfasst.
  • Gemäß zumindest einer Ausführungsform ist der Fotolack ein permanenter Fotolack, beispielsweise ein permanenter Epoxy Negativfotolack.
  • Gemäß zumindest einer Ausführungsform weist das stabilisierende Material des Trägers ein anorganisch-organisches Hybridmaterial auf oder besteht daraus. Das Hybridpolymer weist organische und anorganische Bereiche auf, die kovalent miteinander verbunden sind. Das Hybridpolymer weist insbesondere starke kovalente Bindungen zwischen anorganischen und organischen Bereichen auf. Auf diese Weise werden die Eigenschaften sehr gegensätzlicher Materialien, wie beispielsweise Glas oder Keramik, mit denen organischer Polymere oder Silikone auf molekularer Ebene verbunden. Insbesondere weist das Hybridpolymer eine hohe mechanische Stabilität auf. Insbesondere sind Hybridpolymere Verbindungen, die durch Vernetzung von funktionellen organischen Bereichen mit anorganischen Bereichen mittels chemischer Nanotechnologie hergestellt wurden. Insbesondere besteht das Hybridpolymer aus einem anorganisch basierenden Netzwerk, beispielsweise aus Silikon, Si-O-Si-Backbone plus zusätzlich organischen Bereichen oder Anteilen oder Netzwerken.
  • Das Hybridpolymer kann beispielsweise auch als Ormocer® (Organic Modified Ceramics) bezeichnet werden.
  • Gemäß zumindest einer Ausführungsform ist das stabilisierende Material des Trägers ein spin-on Material oder der Träger weist dieses spin-on Material auf. Das spin-on Material kann beispielsweise ein spin-on Glas sein. Spin-on Materialien können beispielsweise mittels Rotationsbeschichtung, insbesondere durch spin coating oder auch spin-on aufgebracht werden. Das stabilisierende Material kann ein Glas aufweisen oder daraus bestehen, wobei das Glas mittels physikalischer Gasphasenabscheidung, kurz PVD, insbesondere Plasma-enhanced PVD, erzeugt ist.
  • Gemäß zumindest einer Ausführungsform weist das stabilisierende Material des Trägers ein Isolationsmaterial auf oder besteht daraus. Insbesondere ist das Isolationsmaterial mittels Siebdruckverfahren aufgebracht. Das Isolationsmaterial ist beispielsweise ein polyesterbasiertes Material oder Polymermaterial.
  • Gemäß zumindest einer Ausführungsform ist das stabilisierende Material dielektrisch und aus einer Gruppe ausgewählt, die Siliziumoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumnitrid, Titanoxid, Titannitrid und Parylene umfasst. Das dielektrische stabilisierende Material kann dotiert, beispielsweise mit Bor oder Phosphor, sein. Das dielektrische stabilisierende Material kann mittels chemischer Gasphasenabscheidung, kurz CVD, oder als spin-on Glas aufgebracht werden.
  • Der Träger kann zunächst ganzflächig aufgebracht werden und in einem folgenden Prozessschritt mittels einer Fototechnik und/oder eines Ätzprozesses strukturiert werden. Es resultiert ein strukturierter Träger.
  • Gemäß zumindest einer Ausführungsform weist der Träger eine maximale Dicke auf, die mindestens oder genau dreimal, viermal, fünfmal, sechsmal, siebenmal, achtmal, neunmal, zehnmal oder dreißigmal größer als die maximale Dicke der Hableiterschichtenfolge ist. Insbesondere umfasst die Halbleiterschichtenfolge mindestens die n-dotierte Halbleiterschicht, mindestens die p-dotierte Halbleiterschicht und die aktive Schicht. Insbesondere weist der Träger eine Dicke auf, die größer als 20 µm, 30 µm, 40 µm, 50 µm, 60 µm, 70 µm, 80 µm, 90 µm, 100 µm, 110 µm, 120 µm, 130 µm, 140 µm oder 200 µm ist. Insbesondere ist der Träger als Schicht ausgeformt und weist eine Schichtdicke von mindestens 100 µm auf. Insbesondere ist die Schicht des Trägers strukturiert, weist also Bereiche auf, die von der ersten und/oder zweiten Kontaktschicht durchdrungen ist. Die Schicht kann eine homogene oder eine inhomogene Schichtdicke aufweisen. Im Fall, dass der Träger eine inhomogene Schichtdicke aufweist, meint mit einer Schichtdicke von mindestens 100 µm, dass die dickste oder die größte Dicke des Trägers mindestens 100 µm ist.
  • Gemäß zumindest einer Ausführungsform ist der Träger als strukturierte Schicht ausgeformt und weist eine Schichtdicke von mindestens 100 µm auf.
  • Die Erfinder haben erkannt, dass durch einen erfindungsgemäßen optoelektronischen Halbleiterchip im Vergleich zu konventionellen Halbleiterchips Verfahrensschritte während der Herstellung eingespart werden können, was zu einer Vereinfachung des Verfahrens und Herstellungsprozesses und damit zu einer Kostensenkung führt. Insbesondere müssen die galvanisch aufgebrachten Kontaktschichten mittels eines Dünnprozesses nicht mehr freigelegt werden, wenn ein hier beschriebener erfindungsgemäßer Träger verwendet wird. Ferner können Moldprozesse zur Stabilisierung des optoelektronischen Halbleiterchips vermieden werden, da der Träger eine ausreichende Stabilität aufweist. Ferner können dicke Kontaktschichten zur galvanischen Aufbringung vermieden werden. Dies spart Kosten und Material. Ferner kann die Vermeidung der Prozessierung von Moldmaterial im Frontend ermöglicht werden, was eine mögliche Quelle von Partikelkontamination darstellt.
  • Es wird weiterhin ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben. Das Verfahren zur Herstellung des optoelektronischen Halbleiterchips stellt vorzugsweise einen optoelektronischen Halbleiterchip her. Das heißt, sämtliche für das Verfahren offenbarten Merkmale sind auch für den optoelektronischen Halbleiterchip offenbart und umgekehrt.
  • Gemäß zumindest einer Ausführungsform weist das Verfahren zur Herstellung eines optoelektronischen Halbleiterchips mit einer Strahlungshauptseite die folgenden Schritte auf:
    • A) Bereitstellen mindestens einer n-dotierten Halbleiterschicht, mindestens einer p-dotierten Halbleiterschicht und eine zwischen der mindestens einen n-dotierten Halbleiterschicht und der mindestens einen p-dotierten Halbleiterschicht angeordneten aktiven Schicht. Die aktive Schicht ist insbesondere zur Emission von Strahlung eingerichtet. Insbesondere emittiert die aktive Schicht im Betrieb des optoelektronischen Halbleiterchips Strahlung.
    • B) Aufbringen einer ersten Anschlussschicht auf die der Strahlungshauptseite abgewandte Seite einer p-dotierten Halbleiterschicht zur elektrischen Kontaktierung.
    • C) Aufbringen einer zweiten Anschlussschicht auf die der Strahlungshauptseite abgewandten Seite einer n-dotierten Halbleiterschicht zur elektrischen Kontaktierung.
    • D) Aufbringen eines strukturierten Trägers auf die erste und/oder zweite Anschlussschicht. Der Träger umfasst insbesondere ein stabilisierendes Material, das aus der Gruppe ausgewählt ist, die ein Fotolack, ein anorganisch-organisches Hybridmaterial, ein spin-on Material, ein mittels Siebdruckverfahren aufgebrachtes Isolationsmaterial und ein dielektrisches Material umfasst.
    • E) Aufbringen einer ersten und/oder zweiten Kontaktschicht, sodass die erste und/oder zweite Kontaktschicht den Träger vollständig durchdringen, wobei die erste Kontaktschicht lateral zur zweiten Kontaktschicht beabstandet angeordnet ist.
  • Insbesondere erfolgt das Aufbringen des Trägers mittels Sprühen, Schleudern oder Laminieren. Insbesondere wird der Träger mittels spin-on oder Fotolithografie aufgebracht.
  • Gemäß zumindest einer Ausführungsform wird der Träger im Schritt D) ganzflächig auf die erste und/oder zweite Anschlussschicht aufgebracht. Insbesondere erfolgt anschließend das Strukturieren des Trägers. Das Strukturieren kann mittels einer Maske und durch selektives Aufbringen erfolgen. Im Falle eines Fotolacks kann anschließend eine Entwicklung des Fotolacks erfolgen. Dadurch wird eine Fixierung ermöglicht. Die Fixierung kann durch einen anschließenden Aushärtschritt (englisch: hard bake) erfolgen. Dies führt zu einer chemischen Stabilisierung der Struktur. Die Entwicklung kann beispielsweise mit Oxiden, Carbonaten oder Hydroxiden von Kalium oder Natrium durchgeführt werden. Das anschließende Aushärten (hard bake) kann bei Temperaturen von > 150 °C, beispielsweise 250 °C, durchgeführt werden.
  • Gemäß zumindest einer Ausführungsform wird die erste und/oder zweite Kontaktschicht im Schritt E) aus einer Paste eines Pulvers oder aus Kugeln zumindest eines Metalls oder einer Legierung erzeugt. Als Metall kommen die oben bereits für die erste und/oder zweite Kontaktschicht beschriebenen Metalle oder Legierungen aus den Metallen in Frage. Im Falle eines Pulvers kann eine anschließende Sinterung des Pulvers bei Temperaturen von < 500 °C, beispielsweise bei 450 °C, erfolgen. Alternativ kann eine Sinterung mittels eines Lasers erfolgen. Die Paste, das Pulver und/oder die Kugeln können weitere Additive, beispielsweise eine Lotpaste, oder Lotkugeln umfassen. Die erste und/oder zweite Kontaktschicht können über Siebdruck, Stencil Process oder Rakelprozesse aufgebracht werden. Die eingebrachten Metalle der ersten und/oder zweiten Kontaktschicht können mittels Reflow, Sintern, chemische Behandlung, selektives Lasern und/oder selektives Laserschmelzen verfestigt werden. Insbesondere kann die Paste eine Lötpaste sein.
  • Die erste und/oder zweite Kontaktschicht können alternativ lithografisch erzeugt werden.
  • Gemäß zumindest einer Ausführungsform wird nach Schritt D) eine Fotolackschicht oder Metallschicht auf den strukturierten Träger aufgebracht. Insbesondere erfolgt das Aufbringen der Fotolackschicht oder Metallschicht direkt auf dem strukturierten Träger. Die Fotolackschicht oder Metallschicht kann auf dem strukturierten Träger zumindest bereichsweise aufgebracht werden, so dass die Seitenflächen des Trägers die Fotolackschicht oder Metallschicht überragen. Alternativ bedeckt die Fotolackschicht oder Metallschicht den strukturierten Träger vollständig. Die Fotolackschicht oder Metallschicht kann zusätzlich den Träger überragen. Nach Schritt E) kann die Fotolackschicht oder Metallschicht entfernt werden, sodass die erste und/oder die zweite Kontaktschicht in Seitenansicht in Richtung weg von der Strahlungshauptseite über den Träger hinausragen. Mit anderen Worten wird hier eine Schicht, insbesondere aus Fotolack oder Metall, verwendet, die temporär auf den strukturierten Träger aufgebracht wird. Nach Aufbringen der ersten und/oder zweiten Kontaktschicht im Verfahrensschritt E) wird diese temporäre Schicht wieder entfernt. Dadurch können unterschiedliche Strukturhöhen der ersten und/oder zweiten Kontaktschicht im Vergleich zur Oberfläche des Trägers erzeugt werden. Insbesondere überragt die erste und/oder zweite Kontaktschicht den Träger in Richtung weg von der Strahlungshauptseite.
  • Gemäß zumindest einer Ausführungsform umfasst die Fotolackschicht einen Fotolack, der löslich ist und nach Schritt E) entfernt wird. Mit anderen Worten wird hier ein Fotolack bereitgestellt, der im Vergleich zum Träger nicht permanent im optoelektronischen Halbleiterchip vorhanden ist. Die Fotolackschicht hat die Aufgabe, eine Kante, das heißt ein unterschiedliches Höhenprofil zwischen Kontaktschichten und Oberfläche des Trägers, zu erzeugen. Damit kann eine leichte Anbringung der ersten und/oder zweiten Kontaktschicht, beispielsweise mittels Löten, erreicht werden. Der Fotolack der Fotolackschicht und des Trägers können ein gleiches Material aufweisen, die sich nur durch die Löslichkeit voneinander unterscheiden. So kann beispielsweise der Fotolack des Trägers unlöslich und der gleiche Fotolack der Fotolackschicht durch Überbelichtung oder thermische Behandlung löslich in einem entsprechenden Lösungsmittel sein.
  • Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
  • Es zeigen:
  • Die 1A und 1B jeweils eine Seitenansicht eines optoelektronischen Halbleiterchips 100 gemäß einer Ausführungsform,
  • die 2A bis 2C ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips 100 gemäß einer Ausführungsform, und
  • die 3A bis 3D ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips 100 gemäß einer Ausführungsform.
  • In den Ausführungsbeispielen und Figuren können gleiche, gleichartige oder gleich wirkende Elemente jeweils mit denselben Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind nicht als maßstabsgerecht anzusehen. Vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt werden.
  • Die 1A und 1B zeigen jeweils eine schematische Seitenansicht eines optoelektronischen Halbleiterchips 100 gemäß einer Ausführungsform. Der optoelektronische Halbleiterchip weist eine Halbleiterschichtenfolge 2 auf. Die Halbleiterschichtenfolge 2 weist eine n-dotierte Halbleiterschicht 21, eine aktive Schicht 22 und nachgeordnet eine p-dotierte Halbleiterschicht 23 auf. Die n-dotierte Halbleiterschicht 21 ist mittels einer zweiten Anschlussschicht 4 elektrisch kontaktiert. Die zweite Anschlussschicht 4 kann ein Schichtsystem 41, 42, 43 aus unterschiedlichen Metallen oder Legierungen aufweisen. Die p-dotierte Halbleiterschicht 23 ist mittels einer ersten Anschlussschicht 3 elektrisch kontaktiert. Die erste Anschlussschicht 3 kann ein Schichtsystem 31, 32 aus unterschiedlichen oder gleichen Metallen aufweisen. Der optoelektronische Halbleiterchip 100 weist eine Strahlungshauptseite 101 auf. Die Strahlungshauptseite 101 ist insbesondere senkrecht zu einer Wachstumsrichtung einer Halbleiterschichtenfolge 2 des Halbleiterchips 100 orientiert. Der Halbleiterchip 100 ist insbesondere dazu eingerichtet, im Betrieb ultraviolettes, sichtbares und/oder nahinfrarotes Licht über die Strahlungshauptseite, insbesondere in Richtung weg von dem Träger 1, zu emittieren. Zum Beispiel emittiert der Halbleiterchip 100 blaues Licht, etwa im Spektralbereich zwischen einschließlich 430 und 480 nm. Die erste und zweite Anschlussschicht 3, 4 sind insbesondere auf der der Strahlungshauptseite 101 abgewandten Seite der Halbleiterschichtenfolge 2 angeordnet. Der zweiten Anschlussschicht 4 ist eine zweite Kontaktschicht 6 direkt nachgeordnet. Die zweite Kontaktschicht 6 dient zur elektrischen Kontaktierung und ermöglicht einen Stromfluss. Der ersten Anschlussschicht 3 ist eine erste Kontaktschicht 5 direkt nachgeordnet. Die erste Kontaktschicht ermöglicht eine elektrische Kontaktierung und damit einen Stromfluss. Die erste und zweite Kontaktschicht sind innerhalb eines strukturierten Trägers 1 angeordnet. Der strukturierte Träger 1 umfasst oder besteht zumindest aus einem stabilisierenden Material. Das stabilisierende Material ist insbesondere ein Fotolack, ein anorganisch-organisches Hybridmaterial, ein spin-on Material oder ein mittels Siebdruckverfahren aufgebrachtes Isolationsmaterial. Alternativ kann es auch ein dielektrisches Material sein. Insbesondere ist das stabilisierende Material ein Fotolack, insbesondere ein fotostrukturierbarer Fotolack, der permanent im optoelektronischen Halbleiterchip 100 angeordnet ist. Der strukturierte Träger 1 dient zur Stabilisierung des optoelektronischen Halbleiterchips 100. Insbesondere durchdringen die erste und zweite Kontaktschicht 5, 6 den Träger 1 vollständig.
  • Die 1B zeigt eine schematische Seitenansicht eines optoelektronischen Halbleiterchips 100 gemäß einer Ausführungsform. Der optoelektronische Halbleiterchip 100 der 1B unterscheidet sich von dem optoelektronischen Halbleiterchip der 1A dadurch, dass die erste und zweite Kontaktschicht 5, 6 in Seitenansicht über den Träger in Richtung weg von der Strahlungshauptseite 101 hinausragen. Mit anderen Worten bilden der strukturierte Träger 1 und die erste und zweite Kontaktschicht 5, 6 keine einheitliche Oberfläche, sondern die erste und zweite Kontaktschicht 5, 6 sind gegenüber der Oberfläche des Trägers 1 erhaben. Damit ist ein leichteres Löten der ersten und zweiten Kontaktschicht 5, 6 in einem weiteren Prozessschritt möglich.
  • Die 2A bis 2C zeigen ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips 100 gemäß einer Ausführungsform. Die 2A zeigt das Bereitstellen mindestens einer n-dotierten Halbleiterschicht 21, mindestens einer p-dotierten Halbleiterschicht 23 und eine zwischen der mindestens einen n-dotierten Halbleiterschicht 21 und der mindestens einen p-dotierten Halbleiterschicht 23 angeordneten aktiven Schicht 22. Diese Schichten 21, 22, 23 bilden die Halbleiterschichtenfolge 2. Die aktive Schicht 22 ist zur Emission von Strahlung, insbesondere im Betrieb des Halbleiterchips, eingerichtet. Ferner zeigt die 2A den erfolgten Verfahrensschritt B), in dem eine erste Anschlussschicht 3 auf die der Strahlungshauptseite 101 abgewandten Seite einer p-dotierten Halbleiterschicht 23 aufgebracht wurde. Ferner zeigt die 2A bereits den erfolgten Verfahrensschritt C), in dem die zweite Anschlussschicht 4 auf die der Strahlungshauptseite 101 abgewandten Seite einer n-dotierten Halbleiterschicht 21 zur elektrischen Kontaktierung aufgebracht wurde. Insbesondere handelt es sich bei dem optoelektronischen Halbleiterchip 100 um einen Flip-Chip, also um einen Chip, der von einer Seite, insbesondere der Rückseite der Halbleiterschichtenfolge 2, elektrisch kontaktiert ist.
  • Bei dem optoelektronischen Halbleiterchip 100 der 2A wurde der Träger 1 ganzflächig aufgebracht. Der Träger 1 umfasst insbesondere ein stabilisierendes Material. Insbesondere wird das stabilisierende Material mittels Sprühen, Schleudern, Laminieren oder Drucken aufgebracht. Das stabilisierende Material kann flüssig sein. Der Träger 1 wird also ganzflächig auf die erste und zweite Anschlussschicht 3, 4 aufgebracht. Mit anderen Worten steht der Träger 1 zumindest teilweise in direktem Kontakt mit der zweiten und ersten Anschlussschicht 3, 4. Zwischen der ersten und/oder zweiten Anschlussschicht 3, 4 und dem Träger 1 können weitere Isolationsschichten, hier am Beispiel der Isolationsschicht 9 gezeigt, angeordnet sein. Die Isolationsschichten 9 verhindern einen Kurzschluss. Im anschließenden Verfahrensschritt, hier in 2B gezeigt, kann der Träger strukturiert werden. Beispielsweise kann der Träger 1 einen fotostrukturierbaren Fotolack aufweisen. Insbesondere wird der Fotolack durch Überbelichtung oder thermische Behandlung stabilisiert. Der ganzflächig ausgeformte Träger 1 kann anschießend belichtet werden. Insbesondere können Masken verwendet werden. Je nachdem, ob es sich um einen positiven oder negativen Fotolack handelt, kann durch die entsprechende Belichtung der Träger 1 strukturiert werden. Anschließend kann das Entwickeln des Fotolacks erfolgen. In einem weiteren Schritt kann der Fotolack ausgehärtet werden, sodass er seine mechanische Stabilität erhält. Nach dem Verfahrensschritt des Strukturierens des Trägers kann in einem weiteren Verfahrensschritt, hier in 2C, die erste und/oder zweite Kontaktschicht aufgebracht werden. Insbesondere wird die erste und zweite Kontaktschicht in den strukturierten Träger 1 eingebracht oder gefüllt. Die erste und/oder zweite Kontaktschicht kann ein Metall und/oder Pastenlot und/oder Metallpulver aufweisen. Beispielsweise kann die erste und/oder zweite Kontaktschicht dadurch erzeugt werden, dass Metallkugeln in den strukturierten Träger 1 gefüllt werden, anschließend erfolgt ein Erhitzen, sodass die Metallkugeln schmelzen und sich die erste und/oder zweite Kontaktschicht bildet. Es wird damit ein optoelektronischer Halbleiterchip 100 erzeugt, der dem der 1A identisch ist.
  • Die 3A bis 3D zeigen ein Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einer Ausführungsform. Die 3A entspricht im Wesentlichen der 2A. Die 3B entspricht im Wesentlichen der 2B mit Ausnahme, dass zusätzlich auf den strukturierten Träger 1 strukturiert eine Fotolackschicht oder Metallschicht 7 aufgebracht werden. Insbesondere ist die Fotolackschicht 7 eine nicht permanente Fotolackschicht oder lässt sich insbesondere wieder nach dem Verfahrensschritt E) entfernen. Nach Aufbringen der Fotolackschicht oder Metallschicht 7 wird der Verfahrensschritt E) durchgeführt, indem die erste und/oder zweite Kontaktschicht erzeugt werden. Die erste und/oder zweite Kontaktschicht 5, 6 durchdringen sowohl den strukturierten Träger 1 als auch die strukturierte Fotolackschicht oder Metallschicht 7. Strukturiert bedeutet hier, dass die Schicht jeweils Teilbereiche aus kleineren Schichten aufweist, wobei kleinere Bereiche der Teilschicht eine strukturierte Fotolackschicht oder Metallschicht bilden. In einem anschließenden Verfahrensschritt, wie in 3D gezeigt, wird die Fotolackschicht oder Metallschicht 7 wieder entfernt. Mit anderen Worten handelt es sich bei der Fotolackschicht oder Metallschicht um eine temporäre Schicht. Die Metallschicht 7 kann beispielsweise eine Schablone oder Maske sein. Damit kann ein optoelektronischer Halbleiterchip 100 erzeugt werden, wie in 3D gezeigt, der eine erste und zweite Kontaktschicht 5, 6 aufweist, die in Seitenansicht in Richtung weg von der Strahlungshauptseite 101 über den Träger 1 hinausragt. Dies kann zu einer leichten Anbindung der ersten und zweiten Kontaktschicht in einem weiteren Prozessschritt führen, beispielsweise durch Löten.
  • Gemäß zumindest einer Ausführungsform ist es möglich, dass der Träger ganzflächig aufgebracht wird, strukturiert wird, belichtet wird, anschließend kann die Fotolackschicht oder Metallschicht 7 aufgebracht, belichtet und anschließend entwickelt werden. In einem weiteren Verfahrensschritt kann dann der strukturierte Träger 1 entwickelt werden.
  • Alternativ kann der strukturierte Träger aufgebracht, belichtet und entwickelt werden und in einem nachfolgenden Prozess die Fotolackschicht oder Metallschicht aufgebracht werden, belichtet und entwickelt werden. Die Fotolackschicht oder Metallschicht 7 kann beispielsweise mittels Spraycoating oder durch eine Fototechnik aufgebracht werden.
  • Die Erfinder haben erkannt, dass durch den erfindungsgemäßen optoelektronischen Halbleiterchip 100 keine Galvanik erforderlich ist. Ferner muss der optoelektronische Halbleiterchip nicht gemoldet werden, das heißt mit einem Silikon oder Epoxy vergossen werden. Ein Abschleifen des Molds oder eines gemoldeten Trägers ist außerdem nicht erforderlich, um die erste und/oder zweite Kontaktschicht freizulegen.
  • Gemäß einer Ausführungsform kann statt einer Fotolackschicht oder Metallschicht 7 der strukturierte Träger 1 abgetragen werden. Die Abtragung kann beispielsweise mechanisch und/oder chemisch erfolgen. Dadurch kann eine erste und zweite Kontaktschicht erzeugt werden, die in Seitenansicht in Richtung weg von der Strahlungshauptseite über den Träger hinausragen.
  • Die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele und deren Merkmale können gemäß weiterer Ausführungsbeispiele auch miteinander kombiniert werden, auch wenn solche Kombinationen nicht explizit in den Figuren gezeigt sind. Weiterhin können die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele zusätzliche oder alternative Merkmale gemäß der Beschreibung im allgemeinen Teil aufweisen.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims (13)

  1. Optoelektronischer Halbleiterchip (100) mit einer Strahlungshauptseite (101), umfassend – mindestens eine n-dotierte Halbleiterschicht (21), – mindestens eine p-dotierte Halbleiterschicht (23) und – eine zwischen der mindestens einen n-dotierten Halbleiterschicht (21) und der mindestens einen p-dotierten Halbleiterschicht (23) angeordnete aktive Schicht (22), die zur Emission von Strahlung eingerichtet ist, – einen strukturierten Träger (1), der an der Strahlungshauptseite (101) abgewandten Seite des Halbleiterchips (100) angeordnet ist, – wobei die p-dotierte Halbleiterschicht (23) mittels einer ersten Anschlussschicht (3) elektrisch kontaktiert ist und die n-dotierte Halbleiterschicht (21) mittels einer zweiten Anschlussschicht (4) elektrisch kontaktiert ist, – wobei die erste Anschlussschicht (3) mittels einer ersten Kontaktschicht (5) elektrisch kontaktiert ist und die zweite Anschlussschicht (4) mittels einer zweiten Kontaktschicht (6) elektrisch kontaktiert ist, wobei die erste und zweite Kontaktschicht (5, 6) den Träger (1) vollständig durchdringen und die erste Kontaktschicht (5) lateral beabstandet zur zweiten Kontaktschicht (6) angeordnet ist, und wobei der Träger (1) ein stabilisierendes Material umfasst, das aus der Gruppe ausgewählt ist, die einen Fotolack, ein anorganisch-organisches Hybridmaterial, ein spin-on Material, ein mittels Siebdruckverfahren aufgebrachtes Isolationsmaterial und dielektrisches Material umfasst.
  2. Optoelektronischer Halbleiterchip (100) nach Anspruch 1, wobei das stabilisierende Material ein fotostrukturierbarer oder thermisch strukturierbarer Fotolack ist.
  3. Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüchen, wobei der Träger (1) eine maximale Dicke aufweist, die mindestens sechsmal größer als die maximale Dicke einer Halbleiterschichtenfolge (2) ist, wobei die Halbleiterschichtenfolge (2) mindestens die n-dotierte Halbleiterschicht (21), mindestens die p-dotierte Halbleiterschicht (23) und die aktive Schicht (22) umfasst.
  4. Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüchen, wobei die Anschlussschichten (3, 4) und/oder die Kontaktschichten (5, 6) jeweils mindestens ein Material aus Au, Ag, Ti, Pt, Pd, Cu, Ni, In, Rh, Cr, Al, W, Sn, Pb, Ge, Bi, Sb, Zn, Kombinationen oder Legierungen oder Oxide davon, aufweist.
  5. Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüchen, wobei der Träger (1) als Schicht ausgeformt ist und eine Schichtdicke von mindestens 80 µm aufweist.
  6. Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüchen, wobei das stabilisierende Material des Trägers (1) ein anorganisch-organisches Hybridmaterial oder ein spin-on Material ist.
  7. Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüchen, wobei das stabilisierende Material dielektrisch ist und aus einer Gruppe ausgewählt ist, die Siliziumoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumnitrid, Titanoxid und Titannitrid umfasst.
  8. Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüchen, wobei die erste und zweite Kontaktschicht (5, 6) in Seitensicht über den Träger in Richtung weg von der Strahlungshauptseite (101) hinausragt.
  9. Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (100) mit einer Strahlungshauptseite (101) mit den Schritten: A) Bereitstellen mindestens einer n-dotierten Halbleiterschicht (21), mindestens einer p-dotierten Halbleiterschicht (23) und eine zwischen der mindestens einen n-dotierten Halbleiterschicht (21) und der mindestens einen p-dotierten Halbleiterschicht (23) angeordneten aktiven Schicht (22), die zur Emission von Strahlung eingerichtet ist, B) Aufbringen einer ersten Anschlussschicht (3) auf die der Strahlungshauptseite (101) abgewandten Seite einer p-dotierten Halbleiterschicht (23) zur elektrischen Kontaktierung, C) Aufbringen einer zweiten Anschlussschicht (4) auf die der Strahlungshauptseite (101) abgewandten Seite einer n-dotierten Halbleiterschicht (21) zur elektrischen Kontaktierung, D) Aufbringen eines strukturierten Trägers (1) auf die erste und/oder zweite Anschlussschicht (3, 4), wobei der Träger (1) ein stabilisierendes Material umfasst, das aus der Gruppe ausgewählt ist, die ein Fotolack, ein anorganisch-organisches Hybridmaterial, ein spin-on Material, ein mittels Siebdruckverfahren aufgebrachtes Isolationsmaterial und dielektrisches Material umfasst, und E) Aufbringen einer ersten und zweiten Kontaktschicht (5, 6), so dass die erste und zweite Kontaktschicht (5, 6) den Träger (1) vollständig durchdringen, wobei die erste Kontaktschicht (5) lateral zur zweiten Kontaktschicht (6) beabstandet angeordnet ist.
  10. Verfahren nach Anspruch 9, wobei im Schritt D) der Träger (1) ganzflächig auf die erste und zweite Anschlussschicht (3, 4) aufgebracht wird und anschließend der Träger (1) strukturiert wird.
  11. Verfahren nach Anspruch 9, wobei nach Schritt D) eine Fotolackschicht oder Metallschicht (7) auf den strukturierten Träger (1) aufgebracht wird und nach Schritt E) die Fotolackschicht oder Metallschicht (7) entfernt wird, so dass die erste und die zweite Kontaktschicht (5, 6) in Seitensicht in Richtung weg von der Strahlungshauptseite (101) über den Träger (1) hinausragen.
  12. Verfahren nach zumindest einem der Ansprüche 10 bis 11, wobei die Fotolackschicht (7) einen Fotolack umfasst, der löslich ist und nach Schritt E) entfernt wird.
  13. Verfahren nach zumindest einem der Ansprüche 9 bis 12, wobei die erste und zweite Kontaktschicht (5, 6) im Schritt E) aus einer Paste, eines Pulvers oder Kugeln zumindest eines Metalls oder einer Legierung erzeugt wird, wobei im Falle eines Pulvers eine anschließende Sinterung des Pulvers bei Temperaturen von kleiner 500 °C oder eine Sinterung mittels eines Lasers erfolgt.
DE102015211185.7A 2015-06-18 2015-06-18 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips Pending DE102015211185A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102015211185.7A DE102015211185A1 (de) 2015-06-18 2015-06-18 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
PCT/EP2016/064002 WO2016202978A1 (de) 2015-06-18 2016-06-17 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015211185.7A DE102015211185A1 (de) 2015-06-18 2015-06-18 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Publications (1)

Publication Number Publication Date
DE102015211185A1 true DE102015211185A1 (de) 2016-12-22

Family

ID=56203345

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015211185.7A Pending DE102015211185A1 (de) 2015-06-18 2015-06-18 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Country Status (2)

Country Link
DE (1) DE102015211185A1 (de)
WO (1) WO2016202978A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854783B2 (en) 2015-07-16 2020-12-01 Osram Oled Gmbh Optoelectronic arrangement and method for producing an optoelectronic arrangement
DE102021118706A1 (de) 2021-07-20 2023-01-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und herstellungsverfahren

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016114550B4 (de) 2016-08-05 2021-10-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement und Verfahren zur Herstellung von Bauelementen
DE102017100812B4 (de) * 2017-01-17 2024-04-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009032486A1 (de) * 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102011015821A1 (de) * 2011-04-01 2012-10-04 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102012217533A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102012112988A1 (de) * 2012-12-21 2014-07-10 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, Verfahren zur Herstellung eines optoelektronischen Bauelements und Scheinwerfer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331450B1 (en) * 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
US20070126016A1 (en) * 2005-05-12 2007-06-07 Epistar Corporation Light emitting device and manufacture method thereof
DE102005041064B4 (de) * 2005-08-30 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
JP5882910B2 (ja) * 2010-01-19 2016-03-09 エルジー イノテック カンパニー リミテッド パッケージおよびその製造方法
DE102011016935A1 (de) * 2011-04-13 2012-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009032486A1 (de) * 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102011015821A1 (de) * 2011-04-01 2012-10-04 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102012217533A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102012112988A1 (de) * 2012-12-21 2014-07-10 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, Verfahren zur Herstellung eines optoelektronischen Bauelements und Scheinwerfer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854783B2 (en) 2015-07-16 2020-12-01 Osram Oled Gmbh Optoelectronic arrangement and method for producing an optoelectronic arrangement
US11527678B2 (en) 2015-07-16 2022-12-13 Osram Oled Gmbh Optoelectronic arrangement and method for producing an optoelectronic arrangement
DE102021118706A1 (de) 2021-07-20 2023-01-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und herstellungsverfahren

Also Published As

Publication number Publication date
WO2016202978A1 (de) 2016-12-22

Similar Documents

Publication Publication Date Title
DE102010025320B4 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102013013296B4 (de) Konverter-Kühlkörperverbund mit metallischer Lotverbindung und Verfahren zu dessen Herstellung
DE102010044559A1 (de) Licht emittierendes Halbleiterbauelement, Verfahren zu seiner Herstellung, Bildanzeigevorrichtung und elektronisches Gerät
WO2016202978A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102010031945A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102005040527A1 (de) Halbleitervorrichtung, ihr Herstellungsverfahren und Elektronikkomponenteneinheit
DE102016101564A1 (de) Vorrichtung mit einer metallisierungsschicht und herstellungsverfahren für eine vorrichtung
WO2011006719A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines anorganischen optoelektronischen halbleiterbauteils
DE112017003086T5 (de) LED-Package
EP3345225A1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
WO2013045576A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements mit einer drahtlosen kontaktierung
DE102006035485B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102013108986A1 (de) Anschlussstruktur sowie Halbleiterelement und Modelsubstrat mit einer solchen Anschlussstruktur
DE102015109755A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
WO2016062464A1 (de) Elektronische vorrichtung und verfahren zur herstellung einer elektronischen vorrichtung
DE102012111520A1 (de) Chipgehäuse und Verfahren zum Bilden eines Chipgehäuses
DE10214210B4 (de) Lumineszenzdiodenchip zur Flip-Chip-Montage auf einen lotbedeckten Träger und Verfahren zu dessen Herstellung
DE102016101526A1 (de) Herstellung eines Multichip-Bauelements
DE112018001205B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102012107876A1 (de) Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
WO2018172368A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
DE102013101598B9 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE2327878C3 (de) Verfahren zum Ätzen von mit Elektroden versehenen Halbleiterscheiben für Halbleiterbauelemente
WO2021018727A1 (de) Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement
DE102015112280A1 (de) Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication